JPH0142185Y2 - - Google Patents

Info

Publication number
JPH0142185Y2
JPH0142185Y2 JP1981144985U JP14498581U JPH0142185Y2 JP H0142185 Y2 JPH0142185 Y2 JP H0142185Y2 JP 1981144985 U JP1981144985 U JP 1981144985U JP 14498581 U JP14498581 U JP 14498581U JP H0142185 Y2 JPH0142185 Y2 JP H0142185Y2
Authority
JP
Japan
Prior art keywords
brush
electrode
output
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981144985U
Other languages
Japanese (ja)
Other versions
JPS5849821U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14498581U priority Critical patent/JPS5849821U/en
Publication of JPS5849821U publication Critical patent/JPS5849821U/en
Application granted granted Critical
Publication of JPH0142185Y2 publication Critical patent/JPH0142185Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Adjustable Resistors (AREA)
  • Keying Circuit Devices (AREA)

Description

【考案の詳細な説明】[Detailed explanation of the idea]

本考案は所謂デイジタルボリウム等に用いて好
適な可変デイジタル出力装置に関する。 従来の可変デイジタル出力装置は、例えばデイ
ジタルボリウムは、第1図に示すように、絶縁体
から成る基板1上に、ブラシ2の摺動方向に帯状
電極3を各列ごとに異なる所定の間隔で断続的に
配置し、ブラシ2の位置により各ビツト出力端子
4−1〜4−nの電位がVcまたは0になること
を利用してブラシ2の位置に応じたパラレルのデ
ジタル信号を出力する。 この従来の可変デイジタル出力装置では、電極
3と基板1との境界付近にブラシ2を位置させた
場合、接触が不安定となり、チヤタリングを起こ
す惧れがある。従来、チヤタリングを吸収する回
路として、例えばRc積分回路等を用いたチヤタ
リング雑音除去回路がある。しかしながらこの回
路で吸収し得るチヤタリングはその間隔が10ms
程度までのものであり、このような従来のチヤタ
リング雑音除去回路ではブラシ2が同じ位置に置
かれた場合等に発生する間隔が不一であらゆゆる
長さの間隔をもつたチヤタリングを吸収すること
はできない。 本考案の目的はこのような欠点を除去し、チヤ
タリングのない可変デイジタル出力装置を提供す
ることにある。 かかる目的達成のために、本考案は、ブラシの
摺動方向に、第1論理値に対応する第1電極と第
2論理値に対応する第2電極とを交番2進符号の
形態で配置し、前記第1および第2電極からの各
出力をフリツプフロツプに供給して、前記第1電
極に前記ブラシが接触したときにセツトし、前記
第2電極に前記ブラシが接触したときにリセツト
するようにし、前記フリツプフロツプの出力をデ
イジタル出力の各ビツト出力として取り出すよう
にしたことを特徴とするものである。 以下、図面を参照して本考案を詳細に説明す
る。第2図は本考案可変デイジタル出力装置の第
1の実施例を示し、絶縁体から成る基板1上に、
ブラシ2の摺動方向に、ハツチングで示す電極3
を従来のものと同様に配置する。この電極3間
に、散点模様を付して示す電極11を配置する。
電極3と電極11との間隙はブラシ2が両方の電
極3および11に同時に接触しない程度とする
が、できるだけ狭くするのが好ましい。各ブラシ
2に電極電圧Vcを供給する。電極3を各列ごと
にまとめ、その列に対応したノア形態のRSフリ
ツプフロツプ12のセツト端子Sに接続すると共
に、抵抗13を介して接地する。同様に電11を
各列ごとにまとめ、その列に対応したノア形RS
フリツプフロツプ12のリセツト端子Rに接続す
る共に、抵抗13を介して接地する。 各々のノア形RSフリツプフロツプ12のビツ
ト出力端子14に現れる出力Qnxは、ブラシ2の
摺動に従い第1表に示すように変化する。
The present invention relates to a variable digital output device suitable for use in a so-called digital volume or the like. A conventional variable digital output device, for example a digital volume, has strip electrodes 3 arranged at different predetermined intervals for each row in the sliding direction of a brush 2 on a substrate 1 made of an insulator, as shown in FIG. They are disposed intermittently, and a parallel digital signal corresponding to the position of the brush 2 is output by utilizing the fact that the potential of each bit output terminal 4-1 to 4-n becomes Vc or 0 depending on the position of the brush 2. In this conventional variable digital output device, when the brush 2 is located near the boundary between the electrode 3 and the substrate 1, the contact becomes unstable and there is a risk of chattering. Conventionally, as a circuit for absorbing chattering, there is a chattering noise removal circuit using, for example, an Rc integrating circuit. However, the chattering that can be absorbed by this circuit has an interval of 10 ms.
This kind of conventional chattering noise removal circuit absorbs chattering with irregular intervals and intervals of all lengths, which occur when the brushes 2 are placed at the same position. It is not possible. It is an object of the present invention to eliminate such drawbacks and provide a variable digital output device free from chattering. To achieve this objective, the present invention arranges a first electrode corresponding to a first logical value and a second electrode corresponding to a second logical value in the form of an alternating binary code in the sliding direction of the brush. , each output from the first and second electrodes is supplied to a flip-flop so that the flip-flop is set when the brush contacts the first electrode and reset when the brush contacts the second electrode. , the output of the flip-flop is taken out as each bit output of a digital output. Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 2 shows a first embodiment of the variable digital output device of the present invention, in which on a substrate 1 made of an insulator,
In the sliding direction of the brush 2, there is an electrode 3 shown by hatching.
are placed in the same way as before. Between these electrodes 3, an electrode 11 shown with a dotted pattern is arranged.
The gap between the electrode 3 and the electrode 11 is set to such an extent that the brush 2 does not come into contact with both electrodes 3 and 11 at the same time, but it is preferably made as narrow as possible. An electrode voltage Vc is supplied to each brush 2. The electrodes 3 are grouped in each column and connected to a set terminal S of a NOR type RS flip-flop 12 corresponding to that column, and also grounded via a resistor 13. In the same way, put together the electric wires 11 for each column, and set the Noah type RS corresponding to that column.
It is connected to the reset terminal R of the flip-flop 12 and also grounded via a resistor 13. The output Qnx appearing at the bit output terminal 14 of each NOR type RS flip-flop 12 changes as shown in Table 1 as the brush 2 slides.

【表】 例えば第3図において、ブラシ2を矢印A方向
に移動させ2点鎖線で示す位置で停止させた場
合、ブラシ2の先端が瞬時でも電極3に接触した
ならば、ノア形RSフリツプフロツプの出力Qnx
は「1」となり、その後その位置で「離間」←→
「接触」を繰り返しても出力14においてチヤタ
リングは全く起こらない。またブラシ2を矢印A
とは逆方向に移動させ実線で示す位置で停止させ
た場合、ブラシ2の先端が瞬時でも電極11に接
触したならば、出力Qnxは「0」となり、その後
その位置で「離間」←→「接触」を繰り返しても出
力14においてチヤタリングは起こらない。 第4図に第2の実施例を示す。この実施例は、
ブラシ2を接地し、抵抗13を介して各電極3お
よび11に電源電圧Vcを供給するようにし、フ
リツプフロツプ21をナンド形態のRSフリツプ
フロツプとした点が第1の実施例と異なる。な
お、第1の実施例の同様の箇所には同一の符号を
付す。 この実施例では、ブラシ2の先端が電極3に接
触するとナンド形RSフリツプフロツプ21の入
力端子の電位が零となつて出力端子22−1の
出力Q1xが「1」となり、ブラシ2の先端が電極
11に接すると、入力端子の電位が零となつて
出力Q1xが「0」となり、ブラシ2の先端が電極
3および電極11のいずれにも接触していないと
きは、従前の出力Qn(x−1)を保つ。この第2
の実施例の真理値を第2表に示す。
[Table] For example, in Fig. 3, when the brush 2 is moved in the direction of arrow A and stopped at the position indicated by the two-dot chain line, if the tip of the brush 2 contacts the electrode 3 even momentarily, the Noah type RS flip-flop Output Qnx
becomes “1”, and then “separate” at that position ←→
Even after repeated "contacts", no chattering occurs at the output 14. Also move brush 2 to arrow A
If the brush 2 is moved in the opposite direction and stopped at the position shown by the solid line, if the tip of the brush 2 touches the electrode 11 even momentarily, the output Qnx will be "0" and then "separate" at that position ←→" No chattering occurs at the output 14 even after repeated contact. FIG. 4 shows a second embodiment. This example is
This embodiment differs from the first embodiment in that the brush 2 is grounded, the power supply voltage Vc is supplied to each electrode 3 and 11 through a resistor 13, and the flip-flop 21 is a NAND-type RS flip-flop. Note that the same parts in the first embodiment are given the same reference numerals. In this embodiment, when the tip of the brush 2 contacts the electrode 3, the potential at the input terminal of the NAND-type RS flip-flop 21 becomes zero, the output Q 1 x at the output terminal 22-1 becomes "1", and the tip of the brush 2 comes into contact with the electrode 3. When the brush 2 comes into contact with the electrode 11, the potential of the input terminal becomes zero and the output Q 1 x becomes "0", and when the tip of the brush 2 is not in contact with either the electrode 3 or the electrode 11, the previous output Keep Qn(x-1). This second
Table 2 shows the truth values of the examples.

【表】 第5図および第6図に第3の実施例を示す。こ
の実施例では、電極3に電圧Vcを供給し、電極
11を接地し、各ブラシ2の間31を絶縁し、各
ブラシ2の電圧の変化を比較回路で検出してその
出力によりノア形RSフリツプフロツプを駆動す
る。 第6図はこの実施例における1ビツト分の回路
構成の一例を示す。ここに、32は電極3、電極
11およびブラシ2に相当する等価回路であり、
ブラシ2が電極3に接触しているときは、この等
価回路におけるスイツチコンタクト33はVc側
接点34に接し、ブラシ2が電極11に接触して
いるときは、スイツチコンタクト33はアース側
接点35に接する。ブラシ2が電極3および電極
11のいずれにも接触していないときは、スイツ
チコンタクト33は中立状態になる。 抵抗36,37および38を直列に接続し、抵
抗36の開放端に電圧Vcを供給する共に抵抗3
8の開放端に電圧−VEを供給する。スイツチコ
ンタクト33の端子39を抵抗36と抵抗37と
の接続点40に接続し、この接続点40とトラン
ジスタTr1のベースとを抵抗41で結合する。抵
抗37と抵抗38との接続点42とトランジスタ
Tr2のベースとを抵抗43で結合する。抵抗44
を介して電圧VcをトランジスタTr1に供給し、抵
抗45を介して電圧VcをトランジスタTr2に供給
する。トランジスタTr1のコレクタ出力をノア形
RSフリツプフロツプ12のリセツト端子Rに供
給する。トランジスタTr2のコレクタ出力をイン
バータ46を介してノア形RSフリツプフロツプ
12のセツト端子Sに供給する。 抵抗36,37および38ならびに電圧Vcお
よび−VEの値は、スイツチコンタクト33が中
立状態にあるときに、トランジスタTr1が導通状
態になり、トランジスタTr2が遮断状態になるよ
うに定める。すなわち、接続点40の電位がアー
ス電位より所定の値だけ高くなりトランジスタ
Tr1にはベース電流が流れてこのトランジスタ
Tr1が導通状態になるように、また、接続点42
の電位がアース電位に近いかそれよりも負になつ
てトランジスタTr2にはベース電流が流れずこの
トランジスタTr2が遮断状態になるようにする。 第3の実施例の真理値を第3表に示す。
[Table] A third embodiment is shown in FIGS. 5 and 6. In this embodiment, the voltage Vc is supplied to the electrode 3, the electrode 11 is grounded, the space 31 between each brush 2 is insulated, the voltage change of each brush 2 is detected by a comparator circuit, and the output is used as a NOR type RS. Drives the flip-flop. FIG. 6 shows an example of the circuit configuration for one bit in this embodiment. Here, 32 is an equivalent circuit corresponding to the electrode 3, electrode 11 and brush 2,
When the brush 2 is in contact with the electrode 3, the switch contact 33 in this equivalent circuit is in contact with the Vc side contact 34, and when the brush 2 is in contact with the electrode 11, the switch contact 33 is in contact with the ground side contact 35. come into contact with When the brush 2 is not in contact with either the electrode 3 or the electrode 11, the switch contact 33 is in a neutral state. Resistors 36, 37, and 38 are connected in series, and voltage Vc is supplied to the open end of resistor 36, and resistor 3
Supply voltage -V E to the open end of 8. A terminal 39 of the switch contact 33 is connected to a connection point 40 between the resistors 36 and 37, and this connection point 40 is coupled to the base of the transistor Tr1 through a resistor 41. Connection point 42 between resistor 37 and resistor 38 and transistor
It is connected to the base of Tr 2 through a resistor 43. resistance 44
The voltage Vc is supplied to the transistor Tr 1 through the resistor 45, and the voltage Vc is supplied to the transistor Tr 2 through the resistor 45. The collector output of transistor Tr 1 is NOR type.
It is supplied to the reset terminal R of the RS flip-flop 12. The collector output of the transistor Tr 2 is supplied to the set terminal S of the NOR type RS flip-flop 12 via the inverter 46. The values of resistors 36, 37 and 38 and voltages Vc and -VE are determined such that when switch contact 33 is in a neutral state, transistor Tr 1 is in a conductive state and transistor Tr 2 is in a cut-off state. In other words, the potential at the connection point 40 becomes higher than the ground potential by a predetermined value, and the transistor
The base current flows through Tr 1 and this transistor
Also, connect the connection point 42 so that Tr 1 becomes conductive.
The potential of the transistor Tr 2 becomes close to or more negative than the ground potential, so that no base current flows through the transistor Tr 2 and the transistor Tr 2 is cut off. Table 3 shows the truth values of the third embodiment.

【表】 すなわち、ブラシ2が電極3に接触していると
きは、第6図スイツチコンタクト33が接点34
に接し、接続点40の電位がVc、接続点42の
電位がこれよりやや低い正電位となる。このと
き、トランジスタTr1およびTr2は共に導通し、
トランジスタTr1およびTr2のコレクタ出力は共
に「0」レベルになるが、トランジスタTr2のコ
レクタ出力はインバータ46で反転されるから、
ノア形RSフリツプフロツプ12の端子Sに「1」
が供給され、その出力Qnxは「1」となる。 ブラシ2が電極11に接触しているときは、ス
イツチコンタクト33が接点35に接し、接続点
40はアース電位、接続点42は負電位となり、
トランジスタTr1およびTr2は共に遮断状態にな
る。従つて、ノア形RSフリツプフロツプ12の
リセツト端子Rに「1」、セツト端子に「0」が
供給され、その出力Qnxは「0」となる。 ブラシ2が電極3および11のいずれにも接触
していないときは、スイツチコンタクト33は中
立となる。この場合は、前述したように、トラン
ジスタTr1が導通、トランジスタTr2が遮断状態
になり、トランジスタTr1のコレクタ出力「0」
ノア形RSフリツプフロツプ12のリセツト端子
Rにそのまま供給され、トランジスタTr2のコレ
クタ出力「1」はインバータ46で反転されその
出力「0」がセツト端子Sに供給される。従つて
ノア形RSフリツプフロツプ12の出力Qnxは変
化せず従前の論理値Qn(x−1)の状態を保つ。 第7図AおよびBは可変デイジタル出力装置の
出力を3ビツトとしたときの電極3および11の
配置例を示し、特に第7図Aは出力が通常の自然
2進符号になるように電極3および11を配置し
た例、第7図Bは出力が交番2進符号になるよう
に電極3および11を配置した例である。本考案
可変デイジタル出力装置では、ブラシ2が電極3
および11のいずれにも接触していない状態で電
源が投入された場合、そのブラシ2に対応するビ
ツトのRSフリツプフロツプ12または21の出
力Qnxが「1」になるか「0」になるかは不定で
ある。第7図Aの通常の自然2進符号に従つた電
極配置では、矢印Xの位置において、最悪の場合
3つのビツトの出力が共に不定となる惧れがあ
る。これに対し第7図Bの交番2進符号に対応し
た電極配置では1つのビツト出力が不定となるだ
けで済む。 なお、第7図Aに示す通常の自然2進符号に従
つた電極配置を採つたとしても1または2以上の
ビツト出力が不定となるブラシ位置は電極間間隙
を極力せまくしてあるから摺動可能な範囲のごと
く一部に限られ、実用上問題はない。 以上説明したように本考案可変デイジタル出力
装置によれば、電極の境界付近にブラシが停止さ
れ、ブラシと電極との間で間隔の不均一なチヤタ
リングが続いたとしても、出力にはそれが全く現
れず、安定した可変デイジタル出力を得ることが
できる。
[Table] That is, when the brush 2 is in contact with the electrode 3, the switch contact 33 in FIG.
, the potential of the connection point 40 is Vc, and the potential of the connection point 42 is a positive potential that is slightly lower than this. At this time, transistors Tr 1 and Tr 2 are both conductive,
The collector outputs of transistors Tr 1 and Tr 2 are both at the "0" level, but the collector output of transistor Tr 2 is inverted by the inverter 46, so
"1" to terminal S of NOR type RS flip-flop 12
is supplied, and its output Qnx becomes "1". When the brush 2 is in contact with the electrode 11, the switch contact 33 is in contact with the contact point 35, the connection point 40 is at ground potential, the connection point 42 is at a negative potential,
Transistors Tr 1 and Tr 2 are both cut off. Therefore, "1" is supplied to the reset terminal R of the NOR type RS flip-flop 12, "0" is supplied to the set terminal, and its output Qnx becomes "0". When the brush 2 is not in contact with any of the electrodes 3 and 11, the switch contact 33 is neutral. In this case, as described above, transistor Tr 1 is conductive, transistor Tr 2 is in a cut-off state, and the collector output of transistor Tr 1 is "0".
It is supplied as is to the reset terminal R of the NOR type RS flip-flop 12, and the collector output "1" of the transistor Tr2 is inverted by the inverter 46, and its output "0" is supplied to the set terminal S. Therefore, the output Qnx of the NOR type RS flip-flop 12 does not change and maintains the previous logical value Qn(x-1). 7A and 7B show an example of the arrangement of the electrodes 3 and 11 when the output of the variable digital output device is 3 bits. In particular, FIG. 7A shows an arrangement of the electrodes 3 and 11 so that the output becomes a normal natural binary code. FIG. 7B shows an example in which the electrodes 3 and 11 are arranged so that the output is an alternating binary code. In the variable digital output device of the present invention, the brush 2 is connected to the electrode 3.
If the power is turned on without contacting any of brush 2 and 11, it is uncertain whether the output Qnx of RS flip-flop 12 or 21 of the bit corresponding to brush 2 will be "1" or "0". It is. In the electrode arrangement according to the normal natural binary code shown in FIG. 7A, in the worst case, the outputs of all three bits may become undefined at the position of the arrow X. On the other hand, in the electrode arrangement corresponding to the alternating binary code shown in FIG. 7B, only one bit output becomes undefined. Note that even if the electrode arrangement is in accordance with the normal natural binary code shown in Fig. 7A, the brush position where the output of one or more bits is unstable is made as close as possible to the gap between the electrodes, so that sliding cannot occur. This is limited to a limited range of possibilities and poses no practical problem. As explained above, according to the variable digital output device of the present invention, even if the brush is stopped near the boundary of the electrodes and chattering continues with uneven spacing between the brush and the electrodes, the output will not suffer from any chattering. Therefore, stable variable digital output can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の可変デイジタル出力装置の一例
の要部を示す構成図、第2図は本考案可変デイジ
タル出力装置の第1の実施例の要部を示す構成
図、第3図は本考案可変デイジタル出力装置の動
作を説明するための部分側面図、第4図は本考案
可変デイジタル出力装置の第2の実施例の要部を
示す構成図、第5図および第6図は第3の実施例
を示し、第5図は電極、ブラシ等を示す構成図、
第6図は1ビツト分の回路図、第7図Aは通常の
自然2進符号になるように電極を配置した例を示
す線図、第7図Bは交番2進符号になるように電
極を配置した例を示す線図である。 1……基板、2……ブラシ、3……符号「1」
に相当する電極、4……ビツト出力端子、11…
…符号「0」に相当する電極、12……ノア形
RSフリツプフロツプ、13……抵抗、14……
ビツト出力端子、21……ナンド形RSフリツプ
フロツプ、31……絶縁部、32……電極および
ブラシ等価回路、33……等価回路のスイツチコ
ンタクト、34……等価回路のVc側接点、35
……等価回路のアース側接点、36〜38……抵
抗、39……スイツチコンタクトの端子、40…
…接続点、41……抵抗、42……接続点、43
〜45……抵抗、46……インバータ、Vc……
電源電圧、S……セツト端子、R……リセツト端
子、……セツト端子、……リセツト端子。
FIG. 1 is a block diagram showing the main parts of an example of a conventional variable digital output device, FIG. 2 is a block diagram showing the main parts of a first embodiment of the variable digital output device of the present invention, and FIG. 3 is a block diagram showing the main parts of an example of the variable digital output device of the present invention. A partial side view for explaining the operation of the variable digital output device, FIG. 4 is a block diagram showing the main part of the second embodiment of the variable digital output device of the present invention, and FIGS. An example is shown, and FIG. 5 is a configuration diagram showing electrodes, brushes, etc.
Figure 6 is a circuit diagram for 1 bit, Figure 7A is a diagram showing an example in which electrodes are arranged to form a normal natural binary code, and Figure 7B is a diagram showing electrodes arranged to form an alternating binary code. It is a line diagram showing an example of arrangement. 1... Board, 2... Brush, 3... Code "1"
Electrodes corresponding to 4...bit output terminals, 11...
...Electrode corresponding to code "0", 12...Noah type
RS flip-flop, 13...Resistor, 14...
Bit output terminal, 21... NAND type RS flip-flop, 31... Insulating section, 32... Electrode and brush equivalent circuit, 33... Switch contact of equivalent circuit, 34... Vc side contact of equivalent circuit, 35
...Equivalent circuit ground side contact, 36-38...Resistor, 39...Switch contact terminal, 40...
... Connection point, 41 ... Resistance, 42 ... Connection point, 43
~45...Resistor, 46...Inverter, Vc...
Power supply voltage, S...set terminal, R...reset terminal,...set terminal,...reset terminal.

Claims (1)

【実用新案登録請求の範囲】 1 ブラシの摺動方向に、第1論理値に対応する
第1電極と第2論理値に対応する第2電極とを
交番2進符号の形態で配置し、前記第1および
第2電極からの各出力をフリツプフロツプに供
給して、前記第1電極に前記ブラシが接触した
ときにセツトし、前記第2電極に前記ブラシが
接触したときにリセツトするようにし、前記フ
リツプフロツプの出力をデイジタル出力の各ビ
ツト出力として取り出すようにしたことを特徴
とする可変デイジタル出力装置。 2 実用新案登録請求の範囲第1項記載の可変デ
イジタル出力装置において、前記第1および第
2電極からの各出力を前記フリツプフロツプに
直接に供給するようにしたことを特徴とする可
変デイジタル出力装置。 3 実用新案登録請求の範囲第1項記載の可変デ
イジタル出力装置において、前記第1および第
2電極からの各出力を前記ブラシを介して前記
フリツプフロツプに供給するようにしたことを
特徴とする可変デイジタル出力装置。
[Claims for Utility Model Registration] 1. A first electrode corresponding to a first logical value and a second electrode corresponding to a second logical value are arranged in the form of an alternating binary code in the sliding direction of the brush, and Respective outputs from the first and second electrodes are provided to a flip-flop so as to be set when the brush contacts the first electrode and reset when the brush contacts the second electrode; A variable digital output device characterized in that the output of a flip-flop is taken out as each bit output of a digital output. 2 Utility Model Registration The variable digital output device according to claim 1, characterized in that each output from the first and second electrodes is directly supplied to the flip-flop. 3 Utility Model Registration The variable digital output device according to claim 1, characterized in that each output from the first and second electrodes is supplied to the flip-flop via the brush. Output device.
JP14498581U 1981-10-01 1981-10-01 variable digital output device Granted JPS5849821U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14498581U JPS5849821U (en) 1981-10-01 1981-10-01 variable digital output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14498581U JPS5849821U (en) 1981-10-01 1981-10-01 variable digital output device

Publications (2)

Publication Number Publication Date
JPS5849821U JPS5849821U (en) 1983-04-04
JPH0142185Y2 true JPH0142185Y2 (en) 1989-12-11

Family

ID=29937930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14498581U Granted JPS5849821U (en) 1981-10-01 1981-10-01 variable digital output device

Country Status (1)

Country Link
JP (1) JPS5849821U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002000915A (en) * 2000-06-19 2002-01-08 Three Stone:Kk Mounting device of pachinko game machine, pachinko game machine managing system using the same, pachinko game machine managing method and recording medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4946276U (en) * 1972-07-27 1974-04-23
JPS5415187A (en) * 1977-07-06 1979-02-03 Western Electric Co Electrical mutual connecting device for first and second conducters

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625077Y2 (en) * 1975-11-13 1981-06-12
JPS5850423Y2 (en) * 1979-03-15 1983-11-17 横河電機株式会社 Input switching device with input number transmitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4946276U (en) * 1972-07-27 1974-04-23
JPS5415187A (en) * 1977-07-06 1979-02-03 Western Electric Co Electrical mutual connecting device for first and second conducters

Also Published As

Publication number Publication date
JPS5849821U (en) 1983-04-04

Similar Documents

Publication Publication Date Title
JPS604661B2 (en) sliding electrical contact members
JPH0142185Y2 (en)
SU1698925A1 (en) Brush of electric machine
JPS59115304U (en) potentiometer
JPS59161075U (en) Voltage detection device
JPS5980950U (en) Relay contact protection circuit
JPS6121982U (en) Disconnection detection circuit
JPS59144799U (en) lamp control device
JPS5949212U (en) Heater temperature control device
JPH0726753Y2 (en) Microcomputer signal input circuit
JPS59187234U (en) switch circuit
JPS5830338U (en) multiplexer drive circuit
JPS5826210B2 (en) Contact information input circuit
FR2412982A1 (en) Reading and regenerating circuit for logical signals - has two alternately conductive amplifier elements defining two logical states at two circuit nodal points
JPS601046U (en) gate circuit
JPS58153371U (en) Switch for capacitance measurement
JPS6053122U (en) switch circuit
JPS5941078U (en) Brush wear detection device
JPS5815891B2 (en) Sweet Chikikou
JPS58665U (en) Insulation drop detection device for rotating electrical machines
JPS58144272U (en) Threshold discrimination circuit
JPS5876913U (en) signal generation circuit
JPS5860818U (en) logic circuit switch
JPS59165196U (en) drying control device
JPS6055123U (en) tuning device