JPH0132030Y2 - - Google Patents

Info

Publication number
JPH0132030Y2
JPH0132030Y2 JP1980135033U JP13503380U JPH0132030Y2 JP H0132030 Y2 JPH0132030 Y2 JP H0132030Y2 JP 1980135033 U JP1980135033 U JP 1980135033U JP 13503380 U JP13503380 U JP 13503380U JP H0132030 Y2 JPH0132030 Y2 JP H0132030Y2
Authority
JP
Japan
Prior art keywords
power supply
state
switch
transistor
shutter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980135033U
Other languages
Japanese (ja)
Other versions
JPS5757422U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980135033U priority Critical patent/JPH0132030Y2/ja
Publication of JPS5757422U publication Critical patent/JPS5757422U/ja
Application granted granted Critical
Publication of JPH0132030Y2 publication Critical patent/JPH0132030Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Exposure Control For Cameras (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)

Description

【考案の詳細な説明】 この考案はカメラの電源保持装置に関する。[Detailed explanation of the idea] This invention relates to a power supply holding device for a camera.

一般に、カメラの電子回路に電源を供給するた
めの電源保持装置は、無駄な電力消費を防止する
ために、たとえば一眼レフカメラの場合、ミラー
アツプにより電源に接続され、シヤツタ後幕の走
行開始により電源から切り離される。さらに、こ
の電源保持装置は、判定部を具備していて、電源
電圧を基準電圧と比較し、電源電圧が基準電圧以
下になると、作動しないように電源から切り離さ
れる。
Generally, in order to prevent unnecessary power consumption, the power supply holding device that supplies power to the camera's electronic circuit is connected to the power supply by the mirror up, for example in the case of a single-lens reflex camera, and the power supply is connected to the power supply when the shutter rear curtain starts running. be separated from Further, this power supply holding device includes a determination unit that compares the power supply voltage with a reference voltage, and when the power supply voltage becomes lower than the reference voltage, it is disconnected from the power supply so as not to operate.

しかし、一眼レフカメラにおいては、撮影が終
了した後、上昇していたミラーは下降し、入射光
線を反射してフアインダへ送る状態に戻る。この
際、ミラーがバウンドすると、スイツチがチヤタ
リングして電源保持装置が再び電源に接続され、
動作状態になる場合がある。そのため、電源電圧
が無駄に消費される虞れがある。
However, in a single-lens reflex camera, after photographing is completed, the mirror that has been raised lowers and returns to the state where it reflects the incident light and sends it to the viewfinder. At this time, when the mirror bounces, the switch will chatter and the power holding device will be connected to the power supply again.
It may become operational. Therefore, there is a possibility that the power supply voltage is wasted.

このように、スイツチが開閉動作を繰り返すこ
とにより、電源が浪費してしまうことを防止する
ものとして、たとえば特開昭50−13773号公報に
示されている技術がある。この従来技術において
は、フイルム巻上げ完了によりオンとなり、シヤ
ツタ先幕終了でオフする第1スイツチと、シヤツ
タレリーズ釦の第2段押しでオンとなる第2スイ
ツチを設け、これら第1および第2スイツチの両
者がオンとなるときのみ電源保持を行なうように
している。
For example, there is a technique disclosed in Japanese Patent Application Laid-Open No. 13773/1983 to prevent the power from being wasted due to repeated opening and closing operations of the switch. This conventional technology includes a first switch that is turned on when film winding is completed and turned off when the leading shutter curtain ends, and a second switch that is turned on when the shutter release button is pressed to the second stage. The power is maintained only when both switches are turned on.

この従来技術によれば、シヤツタ先幕が走行し
た後、フイルム巻上げ以前に誤つてシヤツタレリ
ーズ釦の第2段押しがあつたとしても電源保持が
なされず、無駄な電力消耗がなされないという利
点がある。
According to this conventional technology, even if the shutter release button is pressed in the second step by mistake after the front shutter curtain has run but before the film is wound, the power is not retained and there is no needless power consumption. There is.

しかしながら、電源浪費を防ぐために第1スイ
ツチをわざわざ設けなければならず、カメラが複
雑化するとともにコストアツプをまねく不具合が
あつた。
However, in order to prevent power consumption, a first switch must be provided, which makes the camera complicated and increases costs.

この考案は、上述した事情に対処すべくなされ
たもので、新たなスイツチを設けることなく、簡
単な構成で無駄な電力消費が防止されるカメラの
電源保持装置を提供することを目的とするもので
ある。
This invention was made in order to deal with the above-mentioned circumstances, and the purpose is to provide a camera power holding device that has a simple configuration and prevents wasteful power consumption without the need to install a new switch. It is.

以下、図面を参照してこの考案によるカメラの
電源保持装置の一実施例を説明する。なお、この
実施例は、たとえば絞り優先式自動露出一眼レフ
カメラに応用した場合を示している。
Hereinafter, one embodiment of the camera power holding device according to this invention will be described with reference to the drawings. Note that this embodiment shows a case where the present invention is applied to, for example, an aperture-priority automatic exposure single-lens reflex camera.

図において、電源電池10の正端子は、第1ス
イツチ手段としてのミラースイツチ12を介して
コンデンサ14の一端に接続される。コンデンサ
14の他端は、抵抗16,18を直列に介して電
源電池10の負端子に接続される。ミラースイツ
チ12とコンデンサ14との接続点は、抵抗20
を介して電源電池10の負端子に接続される。抵
抗16,18の接続点は、第1半導体スイツチン
グ素子としてのNPN型トランジスタ22のベー
スに接続されるとともに、抵抗24を介して電源
電池10の負端子に接続される。
In the figure, the positive terminal of a power supply battery 10 is connected to one end of a capacitor 14 via a mirror switch 12 as a first switch means. The other end of the capacitor 14 is connected to the negative terminal of the power supply battery 10 via resistors 16 and 18 in series. The connection point between the mirror switch 12 and the capacitor 14 is connected to a resistor 20.
It is connected to the negative terminal of the power supply battery 10 via. A connection point between the resistors 16 and 18 is connected to the base of an NPN transistor 22 as a first semiconductor switching element, and is also connected to the negative terminal of the power supply battery 10 via a resistor 24.

電源電池10の正端子は、第2スイツチ手段と
してのスイツチ26と抵抗28とを直列に介して
NPN型トランジスタ30のコレクタに接続され
る。スイツチ26と抵抗28との接続点は、第2
半導体スイツチング素子としてのNPN型トラン
ジスタ32のベースに接続される。トランジスタ
32のエミツタは、トランジスタ22のコレクタ
に接続され、トランジスタ32のコレクタは、抵
抗34を介してNPN型トランジスタ36のコレ
クタおよびPNPトランジスタ38のコレクタに
接続される。トランジスタ36は、そのベース・
コレクタ間が短絡され、またベースはPNP型ト
ランジスタ40,42,44,46,48の各ベ
ースにそれぞれ接続される。
The positive terminal of the power supply battery 10 is connected in series through a switch 26 as a second switch means and a resistor 28.
Connected to the collector of the NPN transistor 30. The connection point between the switch 26 and the resistor 28 is the second
It is connected to the base of an NPN type transistor 32 as a semiconductor switching element. The emitter of transistor 32 is connected to the collector of transistor 22, and the collector of transistor 32 is connected to the collector of NPN type transistor 36 and the collector of PNP transistor 38 via resistor 34. Transistor 36 has its base
The collectors are short-circuited, and the bases are connected to the bases of PNP transistors 40, 42, 44, 46, and 48, respectively.

トランジスタ38のエミツタは、NPN型トラ
ンジスタ50のコレクタに接続される。トランジ
スタ38のベースは、トランジスタ40のコレク
タに接続されるとともに、抵抗52,54を直列
に介して電源電池10の負端子に接続される。抵
抗52,54の接続点は、トランジスタ30,5
0のベースおよびNPN型トランジスタ56のベ
ースに接続される。NPN型トランジスタ22,
30,50,56のエミツタは、電源電池10の
負端子に接続される。PNP型トランジスタ36,
40,42,44,46,48の各エミツタは、
それぞれ電源電池10の正端子に接続される。
The emitter of transistor 38 is connected to the collector of NPN transistor 50. The base of transistor 38 is connected to the collector of transistor 40 and to the negative terminal of power supply battery 10 via resistors 52 and 54 in series. The connection point between the resistors 52 and 54 is connected to the transistors 30 and 5.
0 and the base of NPN type transistor 56. NPN type transistor 22,
Emitters 30, 50, and 56 are connected to the negative terminal of the power battery 10. PNP type transistor 36,
Each emitter of 40, 42, 44, 46, 48 is
Each is connected to the positive terminal of the power supply battery 10.

上述した部分のうち、トランジスタ36,3
8,40,50および抵抗52,54からなる回
路は電源保持回路57を構成する。また、トラン
ジスタ36,40,42,44,46,48はカ
レントミラー回路を構成する。
Of the above-mentioned parts, the transistors 36, 3
8, 40, 50 and resistors 52, 54 constitute a power supply holding circuit 57. Further, the transistors 36, 40, 42, 44, 46, and 48 constitute a current mirror circuit.

トランジスタ56のコレクタは、抵抗58,6
0を直列に介して電源電池10の正端子に接続さ
れる。抵抗58,60の接続点は、コンパレータ
62の非反転入力端子(+)に接続される。コン
パレータ62の反転入力端子(−)には、第1基
準電圧端63が接続される。コンパレータ62の
電源端は、トランジスタ42のコレクタおよび電
源電池10の負端子に接続される。コンパレータ
62の出力端は、インバータ64を介してAND
ゲート66の一方入力端に接続される。
The collector of the transistor 56 is connected to a resistor 58,6.
0 in series to the positive terminal of the power supply battery 10. A connection point between the resistors 58 and 60 is connected to a non-inverting input terminal (+) of a comparator 62. A first reference voltage terminal 63 is connected to the inverting input terminal (−) of the comparator 62 . A power supply terminal of the comparator 62 is connected to the collector of the transistor 42 and the negative terminal of the power supply battery 10 . The output terminal of the comparator 62 is connected to the AND
It is connected to one input terminal of gate 66.

スイツチ26と抵抗28との接続点は、AND
ゲート66の他方入力端およびANDゲート68
の一方入力端に接続される。パルス発生回路70
の出力端は、ANDゲート68の他方入力端に接
続される。ANDゲート66,68の各出力端は、
それぞれNORゲート72の第1、第2入力端に
接続される。NORゲート72の出力端は、電源
保持回路57のトランジスタ50のベースに接続
される。
The connection point between the switch 26 and the resistor 28 is AND
The other input terminal of gate 66 and AND gate 68
is connected to one input end of the Pulse generation circuit 70
The output terminal of is connected to the other input terminal of AND gate 68. Each output terminal of the AND gates 66 and 68 is
They are connected to the first and second input terminals of the NOR gate 72, respectively. The output terminal of the NOR gate 72 is connected to the base of the transistor 50 of the power supply holding circuit 57.

上述した部分のうち、NORゲート72および
トランジスタ50からなる回路は電源保持解除回
路を構成する。なお、トランジスタ50は、電源
保持回路57および電源保持解除回路に兼用され
ている。
Of the above-mentioned parts, the circuit consisting of the NOR gate 72 and the transistor 50 constitutes a power hold/release circuit. Note that the transistor 50 is also used as a power holding circuit 57 and a power holding release circuit.

一方、受光素子としてのフオトダイオード74
のアノードは、演算増幅器76の非反転入力端子
(+)および第2基準電圧端78に接続される。
フオトダイオード74のカソードは、演算増幅器
76の反転入力端(−)に接続される。演算増幅
器76の電源端は、トランジスタ44のコレクタ
および電源電池10の負端子に接続される。演算
増幅器76の出力端は、コンデンサ79の一端お
よびコンパレータ80の非反転入力端(+)に接
続される。コンデンサ79の他端は、演算増幅器
76の反転入力端(−)に接続される。コンデン
サ79には、積分開始用スイツチング素子として
のスイツチ82が並列に接続される。スイツチ8
2の制御端は、スイツチ26と抵抗28との接続
点に接続される。
On the other hand, a photodiode 74 as a light receiving element
The anode of is connected to the non-inverting input terminal (+) of the operational amplifier 76 and the second reference voltage terminal 78 .
The cathode of the photodiode 74 is connected to the inverting input terminal (-) of the operational amplifier 76 . A power supply terminal of the operational amplifier 76 is connected to the collector of the transistor 44 and the negative terminal of the power supply battery 10 . The output end of operational amplifier 76 is connected to one end of capacitor 79 and the non-inverting input end (+) of comparator 80 . The other end of the capacitor 79 is connected to the inverting input terminal (-) of the operational amplifier 76. A switch 82 as a switching element for starting integration is connected in parallel to the capacitor 79. switch 8
The control end of No. 2 is connected to the connection point between the switch 26 and the resistor 28.

トランジスタ46のコレクタは、可変抵抗84
と定電流源86とを直列に介して電源電池10の
負端子に接続される。可変抵抗84の可変端は、
コンパレータ80の反転入力端(−)に接続され
る。コンパレータ80の電源端は、トランジスタ
48のコレクタおよび電源電池10の負端子に接
続される。コンパレータ80の出力端は、NOR
ゲート72の第3入力端に接続されるとともに、
抵抗88を介してPNP型トランジスタ90のベ
ースに接続される。トランジスタ90は、そのベ
ース・エミツタ間が抵抗92を介して短絡され、
またエミツタはシヤツタ後幕係止用マグネツト9
4を介して電源電池10の正端子に接続される。
トランジスタ90のコレクタは、電源電池10の
負端子に接続される。
The collector of the transistor 46 is connected to a variable resistor 84.
and a constant current source 86 in series to the negative terminal of the power supply battery 10. The variable end of the variable resistor 84 is
It is connected to the inverting input terminal (-) of the comparator 80. A power supply terminal of comparator 80 is connected to the collector of transistor 48 and the negative terminal of power supply battery 10 . The output terminal of comparator 80 is NOR
connected to the third input terminal of the gate 72, and
It is connected to the base of a PNP transistor 90 via a resistor 88. The transistor 90 has its base and emitter short-circuited via a resistor 92.
Also, the emitter is the shutter rear curtain locking magnet 9.
4 to the positive terminal of the power supply battery 10.
The collector of transistor 90 is connected to the negative terminal of power supply battery 10 .

上述した部分のうち、フオトダイオード74、
演算増幅器76、コンデンサ79、スイツチ8
2、コンパレータ80、可変抵抗84および定電
流源86からなる回路は露出制御回路を構成す
る。
Among the above-mentioned parts, the photodiode 74,
Operational amplifier 76, capacitor 79, switch 8
2. A circuit consisting of a comparator 80, a variable resistor 84, and a constant current source 86 constitutes an exposure control circuit.

次に、このような構成において動作を説明す
る。ここで、絞りは既に絞られている。第1スイ
ツチ手段としてのミラースイツチ12は、ミラー
の上下に連動して開閉が制御され、ミラーが下降
中は開放され(第2状態)、ミラーが上昇すると
閉成される(第1状態)。第2スイツチ手段とし
てのスイツチ26は、フイルム巻上げによつて閉
成され(第1状態)、シヤツタ先幕の走行開始に
応じて開放される(第2状態)。積分開始用スイ
ツチング素子としてのスイツチ82は、制御端が
“H”レベルのとき閉成され、“L”レベルのとき
は開放される。パルス発生回路70は、シヤツタ
動作に応じて、たとえばミラーの上昇に応じて付
勢され、50msec後に“H”レベルの信号を出力
する。
Next, the operation in such a configuration will be explained. Here, the aperture has already been narrowed down. A mirror switch 12 serving as a first switch means is controlled to open and close in conjunction with the up and down movement of the mirror, and is opened when the mirror is lowered (second state) and closed when the mirror is raised (first state). The switch 26, which serves as a second switch means, is closed when the film is wound (first state), and opened in response to the start of travel of the leading shutter curtain (second state). The switch 82, which serves as a switching element for starting integration, is closed when the control terminal is at the "H" level, and opened when the control terminal is at the "L" level. The pulse generating circuit 70 is activated in response to the shutter operation, for example, in response to the rise of the mirror, and outputs an "H" level signal after 50 msec.

フイルムが巻上げられた初期状態では、スイツ
チ12,26は図示の状態にある。すなわち、ミ
ラースイツチ(第1スイツチ手段)12は第2状
態、スイツチ(第2スイツチ手段)26は第1状
態となつている。ここで、ミラースイツチ12が
開放されているので、トランジスタ22は非導通
状態となり、スイツチ26が閉成されていてもト
ランジスタ32は導通状態にならない。そのた
め、トランジスタ36,38,50は導通状態に
ならず、電源保持回路57は通電されず、無駄な
電力消費がない。
In the initial state when the film is wound, the switches 12 and 26 are in the state shown. That is, the mirror switch (first switch means) 12 is in the second state, and the switch (second switch means) 26 is in the first state. Here, since the mirror switch 12 is open, the transistor 22 is in a non-conducting state, and even if the switch 26 is closed, the transistor 32 is not in a conducting state. Therefore, the transistors 36, 38, and 50 do not become conductive, and the power supply holding circuit 57 is not energized, so that there is no wasteful power consumption.

写真撮影のためレリーズ釦が押されると、ミラ
ーガ上昇してミラースイツチ12が閉成される。
すなわち、ミラースイツチ(第1スイツチ手段)
12が第2状態から第1状態に変化する。これに
より、トランジスタ22のベースにコンデンサ1
4から抵抗16を介してトリガパルスが供給され
る。スイツチ26が閉成されているので、トラン
ジスタ22,32が導通状態になり、トランジス
タ32から抵抗34を介してトランジスタ36の
ベースに電流が流れる。
When the release button is pressed to take a photograph, the mirror moves up and the mirror switch 12 is closed.
That is, the mirror switch (first switch means)
12 changes from the second state to the first state. This causes the capacitor 1 to connect to the base of the transistor 22.
A trigger pulse is supplied from 4 through a resistor 16. Since switch 26 is closed, transistors 22 and 32 are conductive and current flows from transistor 32 through resistor 34 to the base of transistor 36.

この結果、トランジスタ40が導通状態にな
り、トランジスタ38,50も導通状態になると
ともに、トランジスタ42,44,46,48も
導通状態になる。ここで、トリガパルスの供給が
停止すれば、トランジスタ22,32は非導通状
態に戻るが、トランジスタ36,38,40,5
0はサイリスタ構造を形成しているので導通状態
を継続し、電源保持回路57は通電されて動作状
態となる。また、ミラーの上昇に応じてパルス発
生回路70は計時動作を開始する。
As a result, transistor 40 becomes conductive, transistors 38 and 50 also become conductive, and transistors 42, 44, 46, and 48 also become conductive. Here, if the supply of the trigger pulse is stopped, the transistors 22 and 32 return to the non-conducting state, but the transistors 36, 38, 40, 5
Since the circuit 0 forms a thyristor structure, it continues to be in a conductive state, and the power supply holding circuit 57 is energized and becomes an operating state. Further, in response to the rise of the mirror, the pulse generating circuit 70 starts a timing operation.

電源保持回路57が動作状態になると、トラン
ジスタ56も導通状態になり、抵抗60,58の
接続点に電源電圧の分圧電圧が生じる。コンパレ
ータ62でこの電圧が第1基準電圧と比較され、
基準電圧以下であればコンパレータ62から
“H”レベルの信号が出力される。この“H”レ
ベルの信号がインバータ64を介してANDゲー
ト66の一方入力端に供給されるので、ANDゲ
ート66の出力端は“L”レベルである。パルス
発生回路70の出力信号はまだ“L”レベルであ
るので、ANDゲート68の出力端は“L”レベ
ルである。また、コンパレータ80の出力端も
“L”レベルであるので、電源保持解除回路とし
てのNORゲート72の出力端、すなわちトラン
ジスタ50のベースは“H”レベルであり、トラ
ンジスタ50は導通状態に保たれ、電源保持回路
57は動作状態を保つ。
When the power supply holding circuit 57 becomes operational, the transistor 56 also becomes conductive, and a divided voltage of the power supply voltage is generated at the connection point between the resistors 60 and 58. A comparator 62 compares this voltage with a first reference voltage;
If the voltage is below the reference voltage, the comparator 62 outputs an "H" level signal. Since this "H" level signal is supplied to one input terminal of AND gate 66 via inverter 64, the output terminal of AND gate 66 is at "L" level. Since the output signal of the pulse generating circuit 70 is still at the "L" level, the output terminal of the AND gate 68 is at the "L" level. In addition, since the output terminal of the comparator 80 is also at the "L" level, the output terminal of the NOR gate 72 as a power hold release circuit, that is, the base of the transistor 50 is at the "H" level, and the transistor 50 is kept in a conductive state. , the power supply holding circuit 57 maintains the operating state.

ここで、電源電圧が低下すると、コンパレータ
62の出力信号が“L”レベルになる。シヤツタ
動作前は、スイツチ26はまだ閉成されているの
で、ANDゲート66は両入力端が“H”レベル
になり、その出力端は“H”レベルになる。電源
保持解除回路としてのNORゲート72は、1つ
でも入力端が“H”レベルになると、その出力端
は“L”レベルになる。このため、トランジスタ
50が非導通状態になり、電源保持回路57は動
作しない。したがつて、電源電圧が低下した場合
はシヤツタ動作が行なわれず、露出が適正に制御
されないで写真が撮影されることが未然に防止さ
れる。
Here, when the power supply voltage decreases, the output signal of the comparator 62 becomes "L" level. Before the shutter operation, the switch 26 is still closed, so both input terminals of the AND gate 66 are at the "H" level, and its output terminal is at the "H" level. When even one input terminal of the NOR gate 72 serving as a power supply release circuit becomes "H" level, its output terminal becomes "L" level. Therefore, the transistor 50 becomes non-conductive, and the power supply holding circuit 57 does not operate. Therefore, when the power supply voltage drops, the shutter operation is not performed, and it is possible to prevent a photograph from being taken without proper exposure control.

実際のシヤツタ動作は、このミラーの上昇後、
わずかな時間(数msec)が経過すると行なわれ
る。まず、シヤツタ先幕の走行が開始される。こ
のとき、コンパレータ80の出力信号はまだ
“L”レベルであり、トランジスタ90は導通状
態に保たれ、シヤツタ後幕はマグネツト94に係
止されている。これにより、スイツチ26が開放
されるので、ANDゲート66,68はそれぞれ
の一方入力端が“L”レベルになり、出力端は
“L”レベルとなる。シヤツタ動作中は、まだコ
ンパレータ80の出力端も“L”レベルであるの
で、電源保持解除回路としてのNORゲート72
は3入力端が全て“L”レベルとなり、その出力
端は“H”レベルを保ち、電源保持回路57は動
作状態を保つ。
The actual shutter operation begins after this mirror rises.
This is done after a short period of time (several milliseconds) has elapsed. First, the leading shutter curtain starts running. At this time, the output signal of the comparator 80 is still at the "L" level, the transistor 90 is kept conductive, and the shutter rear curtain is locked to the magnet 94. As a result, the switch 26 is opened, so that one input terminal of each of the AND gates 66 and 68 goes to the "L" level, and the output terminal goes to the "L" level. While the shutter is operating, the output terminal of the comparator 80 is still at the "L" level, so the NOR gate 72 acts as a power hold release circuit.
All three input terminals are at "L" level, the output terminal thereof is kept at "H" level, and the power supply holding circuit 57 maintains the operating state.

一方、機械的故障によりミラーが上昇しても、
シヤツタ先幕が走行できない場合は、スイツチ2
6が開放されないので、ANDゲート66,68
はそれぞれの一方入力端がHレベルのままであ
る。ミラーが上昇して50msec経過すると、パル
ス発生回路70の出力信号が“H”レベルにな
り、ANDゲート68は両入力端が“H”レベル
になるので、その出力端は“H”レベルになる。
その結果、電源保持解除回路としてのNORゲー
ト72の出力端は“L”レベルになり、電源保持
回路57は動作停止状態になり、無駄な電力消費
が防止される。
On the other hand, even if the mirror rises due to mechanical failure,
If the front shutter curtain cannot move, turn switch 2.
6 is not opened, AND gates 66, 68
One input terminal of each remains at H level. When 50 msec elapses after the mirror rises, the output signal of the pulse generation circuit 70 goes to the "H" level, and both input terminals of the AND gate 68 go to the "H" level, so its output terminal goes to the "H" level. .
As a result, the output terminal of the NOR gate 72 serving as the power hold release circuit goes to "L" level, the power hold circuit 57 becomes inactive, and wasteful power consumption is prevented.

反対に、シヤツタ先幕が正常に走行すれば、ス
イツチ26は開放され、ANDゲート66,68
のそれぞれの一方入力端が“L”レベルになる。
そのため、パルス発生回路70の出力信号が
“H”レベルになつても、ANDゲート68の出力
端は“L”レベルのままである。また、電源電圧
が低下してコンパレータ62の出力信号が“L”
レベルになつても、ANDゲート66の出力端は
“L”レベルのままである。シヤツタ動作中は、
コンパレータ80の出力端も“L”レベルである
ので、電源保持解除回路としてのNORゲート7
2の出力端は“H”レベルであり、電源保持回路
57は動作が停止されることはない。電源電圧が
低下しても、シヤツタ動作中は電源保持回路57
の動作を継続させるのは、電源電圧判定用の判定
電圧は多少の余裕を見込んで大きく設定されてい
るからである。露出が開始されてしまつた後に、
シヤツタ動作を停止させるのはそのフイルムが無
駄になる。
On the other hand, if the front shutter curtain runs normally, the switch 26 is opened and the AND gates 66 and 68 are opened.
One input terminal of each becomes "L" level.
Therefore, even if the output signal of the pulse generating circuit 70 goes to the "H" level, the output terminal of the AND gate 68 remains at the "L" level. In addition, the power supply voltage decreases and the output signal of the comparator 62 becomes “L”.
Even if the output terminal reaches the "L" level, the output terminal of the AND gate 66 remains at the "L" level. While the shutter is operating,
Since the output terminal of the comparator 80 is also at "L" level, the NOR gate 7 functions as a power hold release circuit.
The output terminal of the power supply holding circuit 57 is at "H" level, and the operation of the power supply holding circuit 57 is not stopped. Even if the power supply voltage drops, the power supply holding circuit 57 remains in operation while the shutter is operating.
The reason for continuing the operation is that the determination voltage for determining the power supply voltage is set to a large value with some margin in mind. After the exposure has started,
Stopping the shutter operation wastes the film.

シヤツタ先幕の走行開始に応じてスイツチ26
が開放されると、すなわちスイツチ(第2スイツ
チ手段)26が第1状態から第2状態に変化する
と、積分開始用スイツチング素子としてのスイツ
チ82は制御端が“L”レベルになるので開放さ
れる。これにより、フオトダイオード74の光電
流が演算増幅器76、コンデンサ79からなる積
分器で積分され、演算増幅器76の出力端の電位
が徐々に上昇する。可変抵抗84はフイルム感度
に応じて変化され、演算増幅器76の出力端の電
位が可変抵抗84により決められる所定電位以上
になると、露出制御回路の出力部としてのコンパ
レータ80の出力信号は“H”レベルになる。
Switch 26 is activated in response to the start of travel of the front shutter curtain.
When is opened, that is, when the switch (second switch means) 26 changes from the first state to the second state, the switch 82, which serves as the integration start switching element, is opened because the control terminal becomes "L" level. . As a result, the photocurrent of the photodiode 74 is integrated by an integrator consisting of the operational amplifier 76 and the capacitor 79, and the potential at the output end of the operational amplifier 76 gradually increases. The variable resistor 84 is changed according to the film sensitivity, and when the potential at the output end of the operational amplifier 76 exceeds a predetermined potential determined by the variable resistor 84, the output signal of the comparator 80 as the output section of the exposure control circuit becomes "H". become the level.

これにより、トランジスタ90が非導通状態に
なり、シヤツタ後幕係止用マグネツト94の通電
が停止され、シヤツタ後幕が走行を開始してシヤ
ツタ動作、露出が終了する。コンパレータ80の
出力信号が“H”レベルになると、電源保持解除
回路としてのNORゲート72の出力端が“L”
レベルになり、電源保持回路57は動作を停止す
る。これにより、シヤツタ動作終了後の無駄な電
力消費も防止される。
As a result, the transistor 90 becomes non-conductive, the energization of the shutter trailing curtain locking magnet 94 is stopped, the shutter trailing curtain starts running, and the shutter operation and exposure are completed. When the output signal of the comparator 80 becomes "H" level, the output terminal of the NOR gate 72 as a power hold release circuit goes "L".
level, and the power supply holding circuit 57 stops operating. This also prevents wasteful power consumption after the shutter operation is completed.

シヤツタ後幕の走行が終了すると、ミラーが下
降してミラースイツチ12が開放される。しか
し、たとえばミラーがバウンドし、そのためミラ
ースイツチ12がチヤタリングして再び閉成され
ることがある。しかし、第2スイツチ手段として
のスイツチ26はまだ開放されているので、トラ
ンジスタ32が非導通状態であり、トランジスタ
22のベースにトリガパルスが供給されても、電
源保持回路57は誤動作することはない。次のフ
イルム巻上げによりスイツチ26は閉成され、上
述の動作が繰り返される。
When the trailing shutter curtain finishes running, the mirror is lowered and the mirror switch 12 is released. However, for example, the mirror may bounce, causing the mirror switch 12 to chatter and close again. However, since the switch 26 as the second switching means is still open, the transistor 32 is in a non-conducting state, and even if a trigger pulse is supplied to the base of the transistor 22, the power supply holding circuit 57 will not malfunction. . When the next film is wound, the switch 26 is closed and the above-described operation is repeated.

なお、上述した説明では一眼レフカメラについ
て説明したが、この考案はレンズシヤツタ式カメ
ラについても適用可能である。その場合は、ミラ
ースイツチ12の代わりにレリーズ釦の押し下げ
に応じて閉成されるスイツチを設け、スイツチ2
6をレンズシヤツタの動作に応じて開閉させれば
よい。また、この考案は手動露出制御式のカメラ
に適用しても構わない。
Note that although the above description has been made regarding a single-lens reflex camera, this invention can also be applied to a lens shutter type camera. In that case, a switch that is closed when the release button is pressed is provided in place of the mirror switch 12, and the switch 2
6 may be opened and closed according to the operation of the lens shutter. Further, this invention may be applied to a manual exposure control type camera.

以上説明したようにこの考案によれば、従来か
ら用いられていた積分開始のタイミングをとるス
イツチ(第2スイツチ手段)の出力を用いるよう
にしたので、新たなスイツチを設けることなく、
簡単な構成で無駄な電力消費が防止されるカメラ
の電源保持装置を提供することができる。
As explained above, according to this invention, the output of the switch (second switch means) that takes the timing of the start of integration, which has been used in the past, is used, so there is no need to provide a new switch.
It is possible to provide a power supply holding device for a camera that has a simple configuration and prevents wasteful power consumption.

【図面の簡単な説明】[Brief explanation of the drawing]

図はこの考案によるカメラの電源保持装置の一
実施例の回路図である。 10……電源電池、12……ミラースイツチ
(第1スイツチ手段)、22……トランジスタ(第
1半導体スイツチング素子)、26……スイツチ
(第2スイツチ手段)、32……トランジスタ(第
2半導体スイツチング素子)、57……電源保持
回路、72……NORゲート(電源保持解除回
路)、74……フオトダイオード、76……演算
増幅器、79……コンデンサ、80……コンパレ
ータ、82……スイツチ(積分開始用スイツチン
グ素子)、94……シヤツタ後幕係止用マグネツ
ト94。
The figure is a circuit diagram of an embodiment of a power supply holding device for a camera according to this invention. 10...Power supply battery, 12...Mirror switch (first switching means), 22...Transistor (first semiconductor switching element), 26...Switch (second switching means), 32...Transistor (second semiconductor switching element) element), 57...Power supply hold circuit, 72...NOR gate (power supply release circuit), 74...Photodiode, 76...Operation amplifier, 79...Capacitor, 80...Comparator, 82...Switch (integrator) starting switching element), 94...Shutter trailing curtain locking magnet 94.

Claims (1)

【実用新案登録請求の範囲】 電源端子と、 シヤツタレリーズ動作に応答して第1状態とな
り、シヤツタの閉じに応答して第2状態となる第
1スイツチ手段と、 フイルム巻上げに応答して第1状態となり、シ
ヤツタの開放開始に応じて第2状態となる第2ス
イツチ手段と、 それぞれの制御電極が前記第1、第2スイツチ
手段に接続され、前記第1、第2スイツチ手段が
第1状態のときに導通する、直列接続された第
1、第2半導体スイツチング素子と、 この第1、第2半導体スイツチング素子に接続
され、前記第1、第2半導体スイツチング素子が
共に導通するときに、前記電源端子からカメラ素
子への給電路を形成し、その給電状態を保持する
電源保持回路と、 前記第2スイツチ手段に接続され、前記第2ス
イツチ手段の第2状態に応答して積分動作を開始
させる積分開始用スイツチング素子を有する露出
制御回路と、 この露出制御回路の出力によるシヤツタ動作終
了に応答して前記電源保持回路の給電保持状態を
解除する電源保持解除回路と を具備したことを特徴とするカメラの電源保持装
置。
[Claims for Utility Model Registration] A power supply terminal, a first switch means that enters a first state in response to shutter release operation and a second state in response to closing of the shutter, and a first switch means that enters a second state in response to film winding. a second switch means that enters the first state and enters the second state in response to the start of opening of the shutter; respective control electrodes are connected to the first and second switch means, and the first and second switch means enter the first state. first and second semiconductor switching elements connected in series are conductive when the first and second semiconductor switching elements are connected to the first and second semiconductor switching elements, and when both the first and second semiconductor switching elements are conductive, a power supply holding circuit that forms a power supply path from the power supply terminal to the camera element and maintains the power supply state; and a power supply holding circuit that is connected to the second switch means and performs an integral operation in response to a second state of the second switch means. The exposure control circuit includes an exposure control circuit having a switching element for starting integration, and a power supply holding release circuit that releases the power supply holding state of the power supply holding circuit in response to the completion of the shutter operation by the output of the exposure control circuit. A power supply holding device for the camera.
JP1980135033U 1980-09-22 1980-09-22 Expired JPH0132030Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980135033U JPH0132030Y2 (en) 1980-09-22 1980-09-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980135033U JPH0132030Y2 (en) 1980-09-22 1980-09-22

Publications (2)

Publication Number Publication Date
JPS5757422U JPS5757422U (en) 1982-04-05
JPH0132030Y2 true JPH0132030Y2 (en) 1989-10-02

Family

ID=29495219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980135033U Expired JPH0132030Y2 (en) 1980-09-22 1980-09-22

Country Status (1)

Country Link
JP (1) JPH0132030Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5536865U (en) * 1978-09-01 1980-03-10

Also Published As

Publication number Publication date
JPS5757422U (en) 1982-04-05

Similar Documents

Publication Publication Date Title
US4096492A (en) Camera with detachable electronic flash unit and exposure control system therefor
JPH0132030Y2 (en)
US4196993A (en) Still-camera film transport system with end-of-film motor deenergization
US4187018A (en) Automatic control circuit system for cameras provided with a focal-plane shutter having front and rear screens
US4037236A (en) Switching circuit for electric shutter
US4140379A (en) Electronic exposure timing circuit for photographic cameras
US4268140A (en) Electrically-controlled shutter for automatic exposure camera
US4460262A (en) Automatic exposure control circuit for TTL automatic electronic flash
US4187017A (en) Motor drive device in a camera
US3949412A (en) Camera with an exposure indicating and control device
US4491405A (en) Camera suitable for flash photography
JPS6257980B2 (en)
JPS6111711Y2 (en)
JPS5934891Y2 (en) Camera exposure control circuit
JPS6360369B2 (en)
JPS60151617A (en) Feeding circuit for camera
JPS6128184Y2 (en)
JPH0576617B2 (en)
JP2916932B2 (en) Film winding device for camera
JPS6020728B2 (en) Data imprinting device for cameras with motor drive device
JPS598807B2 (en) Automatic exposure time adjustment device for memory-type electric shutter for single-lens reflex camera
JPS5922496Y2 (en) Camera photometry circuit
JPS6320980Y2 (en)
US4298263A (en) Electromagnetic release device in a camera
JPH036897Y2 (en)