JPH01318395A - Trunk line interface circuit - Google Patents

Trunk line interface circuit

Info

Publication number
JPH01318395A
JPH01318395A JP14994488A JP14994488A JPH01318395A JP H01318395 A JPH01318395 A JP H01318395A JP 14994488 A JP14994488 A JP 14994488A JP 14994488 A JP14994488 A JP 14994488A JP H01318395 A JPH01318395 A JP H01318395A
Authority
JP
Japan
Prior art keywords
circuit
polarity
pair
sink
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14994488A
Other languages
Japanese (ja)
Other versions
JPH0757033B2 (en
Inventor
Kazuo Ihata
井幡 和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
Nitsuko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitsuko Corp filed Critical Nitsuko Corp
Priority to JP63149944A priority Critical patent/JPH0757033B2/en
Publication of JPH01318395A publication Critical patent/JPH01318395A/en
Publication of JPH0757033B2 publication Critical patent/JPH0757033B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Interface Circuits In Exchanges (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)

Abstract

PURPOSE:To reduce the number of parts and to increase a maximum AC undistorted power output by changing the method for connection between a loop detecting/polarity discriminating circuit and a DC sink circuit. CONSTITUTION:A two wire-one wire converting circuit 20 is directly connected to a pair of subscriber terminals 71 and 72, and one end of a loop detecting/ polarity discriminating circuit 40 is connected to the first subscriber terminal 71, and the other end is connected to one end of a DC sink circuit 30. The other end of the DC sink circuit 30 is connected to the second subscriber terminal 72. Thus, a polarity coincidence detecting circuit is eliminated, and the maximum AC undistorted power output is increased by the voltage drop due to the polarity coincidence detecting circuit, namely, the offset voltage corresponding to two diodes in comparison with a conventional maximum AC undistorted power output.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ボタン電話システムの主装置に設けられ、2
線からなる局線の一対の加入者端子を、1線を介して通
話路スイッチへ接続する為の局線インタフェース回路に
関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is provided in the main device of a key telephone system,
The present invention relates to a central office line interface circuit for connecting a pair of subscriber terminals of a central office line to a communication path switch via one line.

〔従来の技術〕[Conventional technology]

周知のように、ボタン電話システムは、主装置と、主装
置に接続された複数のボタン電話機とからなる。主装置
は、複数の加入者線(局線)と接続されており、局線と
ボタン電話機との接続やボタン電話機間、即ち、内線間
の接続等の制御を行う。これらの接続制御のために、主
装置は、通話路スイッチを備えている。通話路スイッチ
は、−般に、CMOSマトリックスがらなり、11!式
のもので、制御回路によって制御される。一方、局線は
2aからなる。この2線からなる局線の一対の加入者端
子を、1線を介して通話路スイッチへ接続する為に、局
線インタフェース回路が主装置に備えられている。
As is well known, a key telephone system consists of a main device and a plurality of key telephones connected to the main device. The main device is connected to a plurality of subscriber lines (office lines), and controls connections between the office lines and key telephones, connections between key telephones, that is, between extension lines, and the like. In order to control these connections, the main device is equipped with a communication path switch. The communication path switch - generally consists of a CMOS matrix, 11! It is controlled by a control circuit. On the other hand, the central office line consists of 2a. A central office line interface circuit is provided in the main unit to connect the pair of subscriber terminals of the two-wire central office line to the communication path switch via one line.

局線インタフェース回路が備えなC−+れはならない主
な機能としては、(1)局線の2線上の信号と通話路ス
イッチの1線」−の信号との変換を行うこと(2線−1
線変換機能)、(2)局線との通話時に、局線の直流ル
ープを形成すること(直流ループ形成機能)、(3)局
線のループを検出するさとくループ検出機能)、及び(
4)局線の極性判定を行うこと(極性判定機能)である
The main functions that the central office line interface circuit must have are (1) converting the signals on the second line of the central office line and the signals on the first line of the communication path switch (2nd line); 1
line conversion function), (2) forming a DC loop of the central office line during a call with the central office line (DC loop formation function), (3) loop detection function that detects a loop of the central office line), and (
4) To determine the polarity of the office line (polarity determination function).

第2図に従来の局線インタフェース回路10゛の構成を
示す。従来の局線インタフェース回路10゛は、2線−
1線変換機能を実現するだめの2線−1線変換回路20
と、直流ループ形成機能を実現するための直流シンク回
路30゛と、ループ検出及び極性判定8!能を実現する
ためのループ検出/極性判定回路40゛と、局線側の極
性を直流シンク回路30′の極性に一致させるための極
性−数回路50とを備えている。
FIG. 2 shows the configuration of a conventional station line interface circuit 10'. The conventional station line interface circuit 10'' has two wires.
2-wire to 1-wire conversion circuit 20 that realizes 1-wire conversion function
, a DC sink circuit 30 for realizing the DC loop forming function, and a loop detection and polarity determination circuit 8! A loop detection/polarity determination circuit 40' is provided to realize the function, and a polarity-number circuit 50 is provided to match the polarity of the station line side with the polarity of the DC sink circuit 30'.

2線−1線変換回路20は、通話路スチッチ60に1線
を介して接続されると共に、ループ検出/極性判定回路
40’及び極性−数回1?850を介して局線の一対の
加入者端子77及び72に接続されている。
The 2-wire to 1-wire conversion circuit 20 is connected to the communication path switch 60 via a single wire, and also connects a pair of central office lines via a loop detection/polarity determination circuit 40' and a polarity switch 60'. terminals 77 and 72.

直流シンクロ路30°は、2線−1線変換回路20と極
性−数回路50との間に並列に接続されている。
The DC synchro path 30° is connected in parallel between the 2-wire to 1-wire conversion circuit 20 and the polarity/number circuit 50.

換言すると、直流シンクロ路30′は、2線−1線変換
回路20と同様に、ループ検出/@性判定回路40’及
び極性−数回1it@50を介して一対の加入者端子7
1及び72に接続されている。ループ検出/極性判定回
路40′は、その一端か一対の加入者端子の一方(第1
の加入者端子)71に接続され、他端か極性−数回路5
0の第1の入力端子に接続されている。極性−数回路5
0の第2の入力端子は一対の加入者端子の他方(第2の
加入者端子)72に接続されている。
In other words, the DC synchro path 30', like the 2-wire to 1-wire conversion circuit 20, connects the pair of subscriber terminals 7 via the loop detection/@gender determination circuit 40' and the polarity-several times 1it@50.
1 and 72. The loop detection/polarity determination circuit 40' has one end or one of a pair of subscriber terminals (the first
subscriber terminal) 71, and the other end or polarity-number circuit 5
0 first input terminal. Polarity-number circuit 5
The second input terminal 0 is connected to the other (second subscriber terminal) 72 of the pair of subscriber terminals.

2線−1線変換回路20は、トランス21と、低インピ
ータンス回路22とからなる。トランス21は、局線上
の交流信号と通話路スイッチ60の1線上の交流信号と
変換伝達を可能とするだめのものである。トランス21
は、第1の巻線21aと第2の巻線21bを有する。第
1の巻線21aの一端は1線を介して通話路スイッチ6
0に接続され、他端は接地されている。第2の巻線21
bの一端は極性−数回路50及びループ検出/極性判定
回路40°介して第1の加入者端子71に接続され、他
端は低インピータンス回路22及び極性−数回路50を
介して第2の加入者端子72に接続されている。
The 2-wire to 1-wire conversion circuit 20 includes a transformer 21 and a low impedance circuit 22. The transformer 21 is a device that enables conversion and transmission of an AC signal on the central office line and an AC signal on one line of the communication path switch 60. transformer 21
has a first winding 21a and a second winding 21b. One end of the first winding 21a is connected to the communication path switch 6 via one wire.
0, and the other end is grounded. Second winding 21
One end of b is connected to the first subscriber terminal 71 through the polarity-number circuit 50 and the loop detection/polarity determination circuit 40°, and the other end is connected to the second subscriber terminal 71 through the low-impedance circuit 22 and the polarity-number circuit 50. is connected to the subscriber terminal 72 of.

低インピータンス回路22は、局線」二の交流信号に対
する入力インピータンスを低くするためのもので、一対
の加入者端子71及び72間(局線)を、局線の特性イ
ンピータンスと等しい、例えは、600Ωで終端する。
The low impedance circuit 22 is for lowering the input impedance for alternating current signals on the central office line. For example, it is terminated with 600Ω.

即ち、低インピータンス回路22は、局線とのインピー
タンス整合をとるための回路である。低インピータンス
回路22は、l−ランス21の第2の巻線21bと直列
に接続された第1のコンデンサ22aを有する。第1の
コンデンサ22aの一端は、第2の巻線21bの一端に
接続され、他端は極性−数回路50を介して第2の加入
者端子72に接続されている。低インピータンス回路2
2は、また、第1のコンデンサ22aに並列に接続され
た、第2のコンデンサ22bと第1の抵抗22cの直列
回路を有する。第1の抵抗22cの一端は、第1のコン
デンサ22aの一端、即ち、第2の巻線22bの一端に
接続され、他端は第2のコンデンサ22bの一端に接続
されている。第2のコンデンサ22bの他端は第1のコ
ンデンサ22aの他端、即ち、極性−数回#150を介
して第2の加入者端子72に接続されている。
That is, the low impedance circuit 22 is a circuit for impedance matching with the station line. The low impedance circuit 22 has a first capacitor 22a connected in series with the second winding 21b of the l-lance 21. One end of the first capacitor 22a is connected to one end of the second winding 21b, and the other end is connected to the second subscriber terminal 72 via the polarity-number circuit 50. Low impedance circuit 2
2 also has a series circuit of a second capacitor 22b and a first resistor 22c connected in parallel to the first capacitor 22a. One end of the first resistor 22c is connected to one end of the first capacitor 22a, that is, one end of the second winding 22b, and the other end is connected to one end of the second capacitor 22b. The other end of the second capacitor 22b is connected to the second subscriber terminal 72 via the other end of the first capacitor 22a, ie, the polarity - several times #150.

極性−数回路50は、4個のダイオード51.52.5
3、及び54から成るブリッジ整流回路であって、」−
述した第1及び第2の入力端子と正極出力端子Tpと負
極出力端子T”nを持つ。第1の入力端子はループ検出
/極性判定回路40°を介して第1の加入者端子71に
接続され、第2の入力端子は直接第2の加入者端子72
に接続されている。
The polarity-number circuit 50 consists of four diodes 51.52.5
A bridge rectifier circuit consisting of 3 and 54,
It has the above-mentioned first and second input terminals, a positive output terminal Tp, and a negative output terminal T''n.The first input terminal is connected to the first subscriber terminal 71 via the loop detection/polarity determination circuit 40°. connected, the second input terminal directly connects to the second subscriber terminal 72
It is connected to the.

直流シンク回路30°は、NPN形トランジスタ31と
第2の抵抗32の直列回路から成る。NPN形トランジ
スタ31のコレクタは、極性−・数回路50の、iE極
出力端子Tpに接続され、エミッタは第2の抵抗32の
一端に接続されている。第2の抵抗32の他端は極性−
数回路50の負極出力端子Tnに接続されている。NP
N形トランジスタ31のベースは、低インピータンス回
路22の第2の:1ンデンザ22bと第1の抵抗22c
との接続点に接続されている。
The DC sink circuit 30° consists of a series circuit of an NPN transistor 31 and a second resistor 32. The collector of the NPN transistor 31 is connected to the iE pole output terminal Tp of the polarity-number circuit 50, and the emitter is connected to one end of the second resistor 32. The other end of the second resistor 32 has a polarity of −
It is connected to the negative output terminal Tn of the several circuit 50. NP
The base of the N-type transistor 31 is connected to the second:1 resistor 22b and the first resistor 22c of the low impedance circuit 22.
connected to the connection point.

直流シンク回路30゛は、直流的に、局線(一対の加入
者端子71及び72間)を、例えば、100Ω乃至40
0Ωで終端する。
The DC sink circuit 30' connects the central office line (between a pair of subscriber terminals 71 and 72) with a DC voltage of, for example, 100Ω to 40Ω.
Terminate with 0Ω.

ループ検出/極性判定回路40′は、互いに逆極性に並
列に接続された、第1及び第2のフォトカプラの第1及
び第2の発光ダイオード(LED)41及び42から成
る。訂細に言うと、第1のL E I)41のアノード
は、第1の加入者端子71に接続され、カソードは極性
−数回路50の第1の入力端子に接続されている。第2
のL E D 42のカソードは、第1の加入者端子7
1に接続され、アノードは極性−数回路50の第1の入
力端子に接続されている。尚、第1及び第2のフォトカ
プラの第1及び第2のフAトトランジスタ(図示せず)
は、通話路スイッチ60を制御する制御回路(図示せず
)に接続されている。
The loop detection/polarity determination circuit 40' consists of first and second light emitting diodes (LEDs) 41 and 42 of first and second photocouplers connected in parallel with opposite polarities. In particular, the anode of the first L E I ) 41 is connected to the first subscriber terminal 71 and the cathode is connected to the first input terminal of the polarity-number circuit 50 . Second
The cathode of L E D 42 is connected to the first subscriber terminal 7
1 and its anode is connected to a first input terminal of the polarity-number circuit 50. Note that the first and second photo-transistors (not shown) of the first and second photocouplers
is connected to a control circuit (not shown) that controls the communication path switch 60.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

周知のように、電話系においては、局線補捉時の直流規
格か一対の加入者端子71及び72に印加される、例え
は、48V直流電圧の加入者電圧Vonで規定されてい
る。従来の局線インタフェース回路10゛における交流
無歪最大出力VFax’は、次の式で表される。
As is well known, in the telephone system, the DC standard at the time of central line acquisition is defined by the subscriber voltage Von, which is, for example, 48V DC voltage, applied to a pair of subscriber terminals 71 and 72. The AC undistorted maximum output VFax' in the conventional station line interface circuit 10' is expressed by the following equation.

Vmax’−Von−Vp (40’) −2Vp (
50)Veg(30°)       ・・・(1)こ
こで、V、(40°)は、ループ検出/極性判定回路4
0’を構成する第1及び第2のLED41及び42の各
々のオフセット電圧、V F (50)は極性−数回F
I@50を構成する各ダイオードのオフセット電圧1、
  及びV、E(30°)は直流シンク回路30’を構
成するNPN形トランジスタ31のベース−エミッタ間
電圧をそれぞれ表している。
Vmax'-Von-Vp (40') -2Vp (
50) Veg (30°) ... (1) Here, V, (40°) is the loop detection/polarity determination circuit 4
0' is the offset voltage of each of the first and second LEDs 41 and 42, V F (50) is the polarity - several times F
Offset voltage 1 of each diode configuring I@50,
and V and E (30°) respectively represent the base-emitter voltage of the NPN transistor 31 constituting the DC sink circuit 30'.

従って、従来の局線インタフェース回路10°では、交
流無歪最大出力か余り大きくならないという欠点かある
。また、局線インタフェース回路の機能には直接関係の
ない極性−数回路50を有してしているので、従来の局
線インタフェース回路10°では、回路を構成する部品
数も多くなるといQ− う欠点がある。
Therefore, the conventional station line interface circuit 10° has the disadvantage that the AC undistorted maximum output is not very large. In addition, since it has a polarity-number circuit 50 that is not directly related to the function of the office line interface circuit, the number of components that make up the circuit will increase in the conventional office line interface circuit 10°. There are some drawbacks.

本発明の目的は、交流無歪最大出力を大きくすることが
できる局線インタフェース回路を提供することにある。
An object of the present invention is to provide a station line interface circuit that can increase the AC undistorted maximum output.

本発明の他の目的は、回路を構成する部品数を少なくす
ることかでき、安価な局線インタフェース回路を提供す
ることにある。
Another object of the present invention is to provide an inexpensive station line interface circuit that can reduce the number of components that make up the circuit.

〔課題を解決するための手段〕[Means to solve the problem]

本発明による局線インタフェース回路は、2線からなる
局線の一対の加入者端子を、1線を介して通話路スイッ
チへ接続する為の局線インタフェース回路であって、前
記局線の2線上の信月と前記通話路スイッチの1線上の
信−りどを変換するための2線−1線変換手段と、前記
局線の直流ループを形成するための直流シンク手「グと
、前記局線のループ検出と前記局線の極性判定を行うル
ープ検出/極性判定手段とを有する局線インタフェース
回路において、前記2線−1線変換手段は、前記1線を
介して通話路スイッチに接続されると共に、前記一対の
加入者端子に直接接続されており、io− 前記ループ検出/極性判定手段の一端は前記一対の加入
者端子の一端に接続され、前記ループ検出/極性判定手
段の他端は前記直流シンク手段の一端に接続され、前記
直流シンク手段の他端は前記一対の加入者端子の他端に
接続されていることを特徴とする。
A central office line interface circuit according to the present invention is a central office line interface circuit for connecting a pair of subscriber terminals of a central office line consisting of two wires to a communication path switch via one line, and wherein a 2-wire-to-1-line conversion means for converting the signal on the 1-line of the communication path switch; a DC sink group for forming a DC loop of the station line; In the central office line interface circuit, the central office line interface circuit includes a loop detection/polarity determining means for detecting a line loop and determining the polarity of the central office line, wherein the two-wire to one-wire converting means is connected to a communication path switch via the one line. and directly connected to the pair of subscriber terminals, one end of the loop detection/polarity determination means being connected to one end of the pair of subscriber terminals, and the other end of the loop detection/polarity determination means is connected to one end of the DC sink means, and the other end of the DC sink means is connected to the other ends of the pair of subscriber terminals.

〔作 用〕[For production]

上述のように構成することにより、極性−数回路を削除
し、これにより、交流無歪最大出力を極性−数回路によ
る電圧降下分、即ち、ダイオード2個分のオフセット電
圧だけ、従来の交流無歪最大出力より大きくすることが
できる。
By configuring as described above, the polarity-number circuit is deleted, and thereby the AC undistorted maximum output is reduced by the voltage drop due to the polarity-number circuit, that is, the offset voltage of two diodes, compared to the conventional AC non-distortion circuit. It can be made larger than the maximum distortion output.

〔実施例〕〔Example〕

゛以下、本発明の実施例について図面を参照して説明す
る。
゛Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図を参照すると、本発明の一実施例による局線イン
タフェース回路10は、2線−1線変換回路20、直流
シンク回路30、及びループ検出/igi!性判定回路
40を有する。
Referring to FIG. 1, a central office line interface circuit 10 according to an embodiment of the present invention includes a 2-wire to 1-wire conversion circuit 20, a DC sink circuit 30, and a loop detection/igi! It has a sex determination circuit 40.

本実施例の1線−2線変換回路20は、第2図に示した
ものと同様の構成を有する。同じ部品には第2図に示し
た同じ参照符号をイ1し、その説明は簡単化のために省
略する。但し、IrYl来の2線−1線変換回路20は
、極性−数回路50及びループ検出/極性判定回路40
゛を介して一対の加入者端子71及び72に接続されて
いるのに対して、本実施例の2線−1線変換回路20は
、直接、一対の加入者端子71及び72に接続されてい
る。
The 1-wire to 2-wire conversion circuit 20 of this embodiment has a configuration similar to that shown in FIG. Identical parts have the same reference numerals as shown in FIG. 2, and their description will be omitted for the sake of brevity. However, the 2-wire to 1-wire conversion circuit 20 from IrYl has a polarity-number circuit 50 and a loop detection/polarity determination circuit 40.
In contrast, the 2-wire to 1-wire conversion circuit 20 of this embodiment is directly connected to the pair of subscriber terminals 71 and 72. There is.

ループ検出/極性判定回路40の一端は第1の加入者端
子71に接続され、ループ検出/極性判定回路40の他
端は直流シンク回路30の一端に接続されている。直流
シンク回路30の他端は第2の加入者端子72に接続さ
れている。
One end of the loop detection/polarity determination circuit 40 is connected to the first subscriber terminal 71, and the other end of the loop detection/polarity determination circuit 40 is connected to one end of the DC sink circuit 30. The other end of the DC sink circuit 30 is connected to a second subscriber terminal 72.

ループ検出/極性判定回路40は、逆極性に接続された
、第1及び第2のフォトカプラの第1及び第2のLP、
D41及び42から成る。詳細に言うと、第1のLED
41のアノードは、第1の加入者端子71に接続され、
カソードは直流シンク回路30に接続されている。第2
のLED)42のカソードは、第1の加入者端子71に
接続され、アノードは直流シンク回路30に接続されて
いる。尚、第1及び第2のフォトカプラの第1及び第2
のフォトトランジスタ(図示せず)は、通話路スイッチ
60を制御する制御回路(図示せず)に接続されている
The loop detection/polarity determination circuit 40 includes first and second LPs of first and second photocouplers connected to opposite polarities,
Consisting of D41 and D42. Specifically, the first LED
41 is connected to the first subscriber terminal 71;
The cathode is connected to a DC sink circuit 30. Second
The cathode of the LED) 42 is connected to the first subscriber terminal 71, and the anode is connected to the DC sink circuit 30. Note that the first and second photocouplers of the first and second photocouplers
The phototransistor (not shown) is connected to a control circuit (not shown) that controls the communication path switch 60.

直流シンク回路30は、NPN形トランジスタ31と、
第2の抵抗32と、PNP形トランジスタ33とを有す
る。NPN形トランジスタ31のコレクタは、ループ検
出/極性判定回路40の第1のLED41のカソードに
接続され、エミッタは第2の抵抗32の一端に接続され
ている。第2の抵抗32の他端は第2の加入者端子72
に接続されている。PNP形トランジスタ33のコレク
タは、ループ検出/極性判定回v@40の第2のL E
 D 42のアノードに接続され、エミッタは第2の抵
抗32の一端に接続されている。
The DC sink circuit 30 includes an NPN transistor 31,
It has a second resistor 32 and a PNP transistor 33. The collector of the NPN transistor 31 is connected to the cathode of the first LED 41 of the loop detection/polarity determination circuit 40, and the emitter is connected to one end of the second resistor 32. The other end of the second resistor 32 is connected to the second subscriber terminal 72.
It is connected to the. The collector of the PNP transistor 33 is connected to the second L E of the loop detection/polarity judgment circuit v@40.
D 42 is connected to the anode, and its emitter is connected to one end of the second resistor 32 .

NPN形トランジスタ31及びPNP形トランジスタ3
3のベースは、共通に低インピーダンス回R22の第2
のコンデンサ22bと第1の抵抗22cとの接続点に接
続されている。
NPN transistor 31 and PNP transistor 3
3 base is common to the second low impedance circuit R22.
It is connected to the connection point between the capacitor 22b and the first resistor 22c.

このように、ループ検出/極性判定回路40と直流シン
ク回路30とを接続したので、従来必要であった極性−
数回路50を削除することかでき、ループ検出/極性判
定回路40の2つのフォトカプラののLED41及び4
2と直流シンク回路30の2つのトランジスタ31及び
33の組み合せによって、直流シンク回路30の各トラ
ンジスタ31及び33に逆電圧か印加されないようにし
て、ループ検出/極性判定回路40で極性判定を行うこ
とかできる。
In this way, since the loop detection/polarity determination circuit 40 and the DC sink circuit 30 are connected, the polarity
The several circuits 50 can be deleted, and the two photocoupler LEDs 41 and 4 of the loop detection/polarity determination circuit 40 can be removed.
2 and the two transistors 31 and 33 of the DC sink circuit 30, so that a reverse voltage is not applied to each transistor 31 and 33 of the DC sink circuit 30, and the loop detection/polarity determination circuit 40 performs polarity determination. I can do it.

本実施例の局線インタフェース回路10は、従来の局線
インタフェース回路10°(第2図)と比較し、直流シ
ンク回路30かPNP形トランジスタ33を含むので、
従来の直流シンク回路30゛より部品数か1つ多くなる
が、極性−数回路50を削除して  “4個のダイオー
ド51〜54を省略することができるので、全体として
、3個の部品を節約することができ、安価になる。
Compared to the conventional office line interface circuit 10° (FIG. 2), the office line interface circuit 10 of this embodiment includes a DC sink circuit 30 or a PNP type transistor 33.
The number of components is one more than the conventional DC sink circuit 30, but since the polarity-number circuit 50 can be deleted and the four diodes 51 to 54 can be omitted, the total number of components is reduced to three. You can save money and it will be cheaper.

本実施例の局線インタフェース回路10における交流無
歪最大出力vlIla×は、次の式で表される。
The AC undistorted maximum output vlIla× in the station line interface circuit 10 of this embodiment is expressed by the following equation.

Vmax =Von−Vp (40)−V[IF、(3
0)−(2)ここで、Vp(40)は、ループ検出/極
性判定回路40を構成する第1及び第2のLEI)/1
1及び42の各−14= 々のオフセット電圧、及び■IlF、(30)は直流シ
ンク回路30を構成するNPN形トランジスタ31及び
PNP形トランジスタ33の各々のベース−エミッタ間
電圧をそれぞれ表している。
Vmax = Von-Vp (40)-V[IF, (3
0)-(2) Here, Vp(40) is the first and second LEIs constituting the loop detection/polarity determination circuit 40)/1
1 and 42 -14 = respective offset voltages, and ■IIF, (30) represent the base-emitter voltages of each of the NPN transistor 31 and the PNP transistor 33 constituting the DC sink circuit 30, respectively. .

(2)式と(1)式とを比教して明らかな様に、本実施
例の局線インタフェース回路10の方が、従来の局線イ
ンタフェース回路10゛より、交流無歪最大出力を大き
くすることが可能である。即ち、極性−数回路50を構
成するダイオードの2個分に相当するオフセット電圧だ
け、交流無歪最大出力を大きくすることかできる。
As is clear from comparing equations (2) and (1), the office line interface circuit 10 of this embodiment has a larger AC undistorted maximum output than the conventional office line interface circuit 10. It is possible to do so. That is, the AC undistorted maximum output can be increased by an offset voltage corresponding to two diodes constituting the polarity-number circuit 50.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、2線−1線変換
手段を、1線を介して通話路スイッチに接続する共に、
一対の加入者端子に直接接続し、ループ検出/fl!性
判定手段の一端を一対の加入者端子の一端に接続し、他
端を直流シンク手段の一端に接続し、直流シンク手段の
他端を一対の加入者端子の他端に接続したので、部品数
か少なく、交流無歪最大出力を大きくすることができる
安価な局線インタフェース回路を提供することが可能と
なる。
As explained above, according to the present invention, the 2-wire to 1-wire conversion means is connected to the communication path switch via the 1-wire, and
Connect directly to a pair of subscriber terminals and loop detection/fl! One end of the sex determination means was connected to one end of a pair of subscriber terminals, the other end was connected to one end of a DC sink means, and the other end of the DC sink means was connected to the other end of a pair of subscriber terminals, so that the parts It becomes possible to provide an inexpensive office line interface circuit that is small in number and can increase the AC undistorted maximum output.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による局線インタフェース回
路の構成を示すブロック図、第2図は従来の局線インタ
フェース回路の構成を示すブロック図である。 10・・・局線インタフェース回路、20・・・2線−
1線変換回路、30・・・直流シンク回路、40・・・
ループ検出/極性判定回路、60・・・通話路スイッチ
、71.72・・・加入者端子。
FIG. 1 is a block diagram showing the configuration of a station line interface circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of a conventional station line interface circuit. 10... Office line interface circuit, 20... 2 wire -
1-wire conversion circuit, 30... DC sink circuit, 40...
Loop detection/polarity determination circuit, 60...communication path switch, 71.72... subscriber terminal.

Claims (1)

【特許請求の範囲】 1、2線からなる局線の一対の加入者端子を、1線を介
して通話路スイッチへ接続する為の局線インタフェース
回路であって、前記局線の2線上の信号と前記通話路ス
イッチの1線上の信号とを変換するための2線−1線変
換手段と、前記局線の直流ループを形成するための直流
シンク手段と、前記局線のループ検出と前記局線の極性
判定を行うためのループ検出/極性判定手段とを有する
局線インタフェース回路において、 前記2線−1線変換手段は、前記1線を介して前記通話
路スイッチに接続されると共に、前記一対の加入者端子
に直接接続されており、 前記ループ検出/極性判定手段の一端は前記一対の加入
者端子の一端に接続され、前記ループ検出/極性判定手
段の他端は前記直流シンク手段の一端に接続され、前記
直流シンク手段の他端は前記一対の加入者端子の他端に
接続されていることを特徴とする局線インタフェース回
路。 2、前記ループ検出/極性判定手段は、前記一対の加入
者端子の一端にアノードが接続された第1のフォトカプ
ラの第1の発光ダイオードと、前記一対の加入者端子の
一端にカソードが接続された第2のフォトカプラーの第
2の発光ダイオードとを有し、 前記直流シンク手段は、前記第1の発光ダイオードのカ
ソードにコレクタが接続されたNPN形トランジスタと
、前記第2の発光ダイオードのアノードにコレクタが接
続されたPNP形トランジスタと、前記NPN形トラン
ジスタ及び前記PNP形トランジスタのエミッタに一端
が接続され、他端が前記一対の加入者端子の他端に接続
された抵抗とを有する請求項1記載の局線インタフェー
ス回路。
[Scope of Claims] A central office line interface circuit for connecting a pair of subscriber terminals of a central office line consisting of one and two wires to a communication path switch via one line, the circuit comprising: 2-wire to 1-line conversion means for converting a signal and a signal on one line of the communication path switch; DC sink means for forming a DC loop of the office line; detecting the loop of the office line; In a central office line interface circuit having a loop detection/polarity determining means for determining the polarity of a central office line, the two-wire to one-wire converting means is connected to the communication path switch via the one line, and The loop detection/polarity determination means is directly connected to the pair of subscriber terminals, one end of the loop detection/polarity determination means is connected to one end of the pair of subscriber terminals, and the other end of the loop detection/polarity determination means is connected to the DC sink means. A central office line interface circuit characterized in that the DC sink means is connected to one end of the DC sink means, and the other end of the DC sink means is connected to the other end of the pair of subscriber terminals. 2. The loop detection/polarity determination means includes a first light emitting diode of a first photocoupler having an anode connected to one end of the pair of subscriber terminals, and a cathode connected to one end of the pair of subscriber terminals. a second light emitting diode of a second photocoupler, and the DC sink means includes an NPN type transistor whose collector is connected to the cathode of the first light emitting diode; A PNP transistor having a collector connected to an anode; and a resistor having one end connected to the NPN transistor and the emitter of the PNP transistor, and the other end connected to the other end of the pair of subscriber terminals. The station line interface circuit according to item 1.
JP63149944A 1988-06-20 1988-06-20 Office line interface circuit Expired - Lifetime JPH0757033B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63149944A JPH0757033B2 (en) 1988-06-20 1988-06-20 Office line interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63149944A JPH0757033B2 (en) 1988-06-20 1988-06-20 Office line interface circuit

Publications (2)

Publication Number Publication Date
JPH01318395A true JPH01318395A (en) 1989-12-22
JPH0757033B2 JPH0757033B2 (en) 1995-06-14

Family

ID=15485987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63149944A Expired - Lifetime JPH0757033B2 (en) 1988-06-20 1988-06-20 Office line interface circuit

Country Status (1)

Country Link
JP (1) JPH0757033B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264038A (en) * 1989-08-18 1993-11-23 Fujitsu Limited Chemical vapor deposition system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241493A (en) * 1986-03-19 1987-10-22 Iwatsu Electric Co Ltd Loop detecting circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241493A (en) * 1986-03-19 1987-10-22 Iwatsu Electric Co Ltd Loop detecting circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264038A (en) * 1989-08-18 1993-11-23 Fujitsu Limited Chemical vapor deposition system

Also Published As

Publication number Publication date
JPH0757033B2 (en) 1995-06-14

Similar Documents

Publication Publication Date Title
CN85109009A (en) Power line communication terminal and interface circuit connected with same
JPH01318395A (en) Trunk line interface circuit
CN1145343C (en) Trunk interface circuit having function of battery feed to central office
EP0112728B1 (en) Subscriber telephone system
GB2106755A (en) Detector circuit for communication lines
US4128742A (en) Rugged crosspoints for communication systems
JPS5853542B2 (en) Electronic telephone circuit for subscriber lines
JPS62110390A (en) Dc terminating circuit for trunk line of telephone exchange
GB2040644A (en) Line repeaters for radiotelephone systems
JP3061733B2 (en) Simultaneous call intercom system
JPH036063Y2 (en)
FI74853B (en) KOPPLINGSANORDNING FOER INKOPPLING AV ETT ELEKTRONISK TONANROP I EN TVAOVAEGSTELEFONSTATION.
JPH0349494Y2 (en)
KR910002624B1 (en) Trunk signal detecting circuit in pabx
US6891947B1 (en) Multifunctional analog trunk circuit
JPS5834839Y2 (en) Dial impulse detection circuit
JPH01227554A (en) Polarity inversion detector for telephone circuit
SU1660200A1 (en) Intercom
SU1160585A2 (en) Linking telegraph device
JPH0810983Y2 (en) Fax machine
SU1587647A1 (en) Wire communication device
SU1633513A1 (en) Telephone line concentrator
SU1238262A1 (en) Device for automatic switching-off call
CN2145479Y (en) Extension telephone of intercommunication telephone
JPH0927867A (en) Off-hook detector

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 14