JPH0757033B2 - Office line interface circuit - Google Patents
Office line interface circuitInfo
- Publication number
- JPH0757033B2 JPH0757033B2 JP63149944A JP14994488A JPH0757033B2 JP H0757033 B2 JPH0757033 B2 JP H0757033B2 JP 63149944 A JP63149944 A JP 63149944A JP 14994488 A JP14994488 A JP 14994488A JP H0757033 B2 JPH0757033 B2 JP H0757033B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- pair
- subscriber terminals
- loop detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ボタン電話システムの主装置に設けられ、２
線からなる局線の一対の加入者端子を、１線を介して通
話路スイッチへ接続する為の局線インタフェース回路に
関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention is provided in a main unit of a key telephone system, and
The present invention relates to a station line interface circuit for connecting a pair of subscriber terminals of a station line composed of a line to a speech path switch via one line.
周知のように、ボタン電話システムは、主装置と、主装
置に接続された複数のボタン電話機とからなる。主装置
は、複数の加入者線（局線）と接続されており、局線と
ボタン電話機との接続やボタン電話機間、即ち、内線間
の接続等の制御を行う。これらの接続制御のために、主
装置は、通話路スイッチを備えている。通話路スイッチ
は、一般に、CMOSマトリックスからなり、１線式のもの
で、制御回路によって制御される。一方、局線は２線か
らなる。この２線からなる局線の一対の加入者端子を、
１線を介して通話路スイッチへ接続する為に、局線イン
タフェース回路が主装置に備えられている。As is well known, a key telephone system includes a main unit and a plurality of key telephones connected to the main unit. The main device is connected to a plurality of subscriber lines (station lines), and controls the connection between the station lines and the button telephones and between the button telephones, that is, between extensions. To control these connections, the main device is equipped with a speech path switch. The speech path switch is generally a CMOS matrix, is a one-wire type, and is controlled by a control circuit. On the other hand, the local line consists of two lines. A pair of subscriber terminals of this two-line office line,
A main line interface circuit is provided in the main unit for connecting to the speech path switch via one line.
局線インタフェース回路が備えなければならない主な機
能としては、（１）局線の２線上の信号と通話路スイッ
チの１線上の信号との変換を行うこと（２線−１線変換
機能）、（２）局線との通話時に、局線の直流ループを
形成すること（直流ループ形成機能）、（３）局線のル
ープを検出すること（ループ検出機能）、及び（４）局
線の極性判定を行うこと（極性判定機能）である。The main functions that the station line interface circuit must have are (1) conversion of signals on two lines of the station line and signals on one line of the communication path switch (2-line-1 line conversion function), (2) Forming a DC loop of the office line (DC loop forming function), (3) detecting a loop of the office line (loop detection function), and (4) It is to perform polarity determination (polarity determination function).
第２図に従来の局線インタフェース回路10′の構成を示
す。従来の局線インタフェース回路10′は、２線−１線
変換機能を実現するための２線−１線変換回路20と、直
流ループ形成機能を実現するための直流シンク回路30′
と、ループ検出及び極性判定機能を実現するためのルー
プ検出／極性判定回路40′と、局線側の極性を直流シン
ク回路30′の極性に一致させるための極性一致回路50と
を備えている。FIG. 2 shows the configuration of a conventional office line interface circuit 10 '. A conventional office line interface circuit 10 'includes a 2-wire-1 wire conversion circuit 20 for realizing a 2-wire-1 wire conversion function and a DC sink circuit 30' for realizing a DC loop forming function.
A loop detection / polarity determination circuit 40 'for realizing the loop detection and polarity determination function, and a polarity matching circuit 50 for matching the polarity on the station line side with the polarity of the DC sink circuit 30'. .
２線−１線変換回路20は、通話路スイッチ60に１線を介
して接続されると共に、ループ検出／極性判定回路40′
及び極性一致回路50を介して局線の一対の加入者端子71
及び72に接続されている。直流シンク回路30′は、２線
−１線変換回路20と極性一致回路50との間に並列に接続
されている。換言すると、直流シンク回路30′は、２線
−１線変換回路20と同様に、ループ検出／極性判定回路
40′及び極性一致回路50を介して一対の加入者端子71及
び72に接続されている。ループ検出／極性判定回路40′
は、その一端が一対の加入者端子の一方（第１の加入者
端子）71に接続され、他端が極性一致回路50の入力端子
に接続されている。極性一致回路50の第２の入力端子は
一対の加入者端子の他方（第２の加入者端子）72に接続
されている。The 2-wire to 1-wire conversion circuit 20 is connected to the speech path switch 60 via the 1-wire, and the loop detection / polarity determination circuit 40 '
And a pair of subscriber terminals 71 of the office line via the polarity matching circuit 50.
And 72. The DC sink circuit 30 'is connected in parallel between the 2-wire-1 wire conversion circuit 20 and the polarity matching circuit 50. In other words, the DC sink circuit 30 'has a loop detection / polarity determination circuit similar to the 2-wire-1 wire conversion circuit 20.
It is connected to a pair of subscriber terminals 71 and 72 via 40 'and a polarity matching circuit 50. Loop detection / polarity determination circuit 40 '
Has one end connected to one of the pair of subscriber terminals (first subscriber terminal) 71, and the other end connected to the input terminal of the polarity matching circuit 50. The second input terminal of the polarity matching circuit 50 is connected to the other (second subscriber terminal) 72 of the pair of subscriber terminals.
２線−１線変換回路20は、トランス21と、低インピーダ
ンス回路22とからなる。トランス21は、局線上の交流信
号と通話路スイッチ60の１線上の交流信号との変換伝達
を可能とするためのものである。トランス21は、第１の
巻線21aと第２の巻線21bを有する。第１の巻線21aの一
端は１線を介して通話路スイッチ60に接続され、他端は
接地されている。第２の巻線21bの一端は極性一致回路5
0及びループ検出／極性判定回路40′介して第１の加入
者端子71に接続され、他端は低インピーダンス回路22及
び極性一致回路50を介して第２の加入者端子72に接続さ
れている。The 2-wire-1 wire conversion circuit 20 includes a transformer 21 and a low impedance circuit 22. The transformer 21 is for enabling conversion and transmission of an AC signal on the office line and an AC signal on one line of the communication path switch 60. The transformer 21 has a first winding 21a and a second winding 21b. One end of the first winding 21a is connected to the communication path switch 60 via one wire, and the other end is grounded. One end of the second winding 21b has a polarity matching circuit 5
0 and loop detection / polarity determination circuit 40 'are connected to the first subscriber terminal 71, and the other end is connected to the second subscriber terminal 72 via the low impedance circuit 22 and the polarity matching circuit 50. .
低インピーダンス回路22は、局線上の交流信号に対する
入力インピーダンスを低くするためのもので、一対の加
入者端子71及び72間（局線）を、局線の特性インピーダ
ンスと等しい、例えば、600Ωで終端する。即ち、低イ
ンピーダンス回路22は、局線とのインピーダンス整合を
とるための回路である。低インピーダンス回路22は、ト
ランス21の第２の巻線21bと直列に接続された第１のコ
ンデンサ22aを有する。第１のコンデンサ22aの一端は、
第２の巻線21bの一端に接続され、他端は極性一致回路5
0を介して第２の加入者端子72に接続されている。低イ
ンピーダンス回路22は、また、第１のコンデンサ22aに
並列に接続された、第２のコンデンサ22bと第１の抵抗2
2cの直列回路を有する。第１の抵抗22cの一端は、第１
のコンデンサ22aの一端、即ち、第２の巻線22bの一端に
接続され、他端は第２のコンデンサ22bの一端に接続さ
れている。第２のコンデンサ22bの他端は第１のコンデ
ンサ22aの他端、即ち、極性一致回路50を介して第２の
加入者端子72に接続されている。The low impedance circuit 22 is for lowering the input impedance for an AC signal on the office line, and terminates the pair of subscriber terminals 71 and 72 (office line) with a characteristic impedance of the office line, for example, 600Ω. To do. That is, the low impedance circuit 22 is a circuit for achieving impedance matching with the office line. The low impedance circuit 22 has a first capacitor 22a connected in series with the second winding 21b of the transformer 21. One end of the first capacitor 22a is
It is connected to one end of the second winding 21b and the other end is the polarity matching circuit 5
It is connected to the second subscriber terminal 72 via 0. The low impedance circuit 22 also includes a second capacitor 22b and a first resistor 2b connected in parallel with the first capacitor 22a.
It has a 2c series circuit. One end of the first resistor 22c has a first
Is connected to one end of the capacitor 22a, that is, one end of the second winding 22b, and the other end is connected to one end of the second capacitor 22b. The other end of the second capacitor 22b is connected to the other end of the first capacitor 22a, that is, the second subscriber terminal 72 via the polarity matching circuit 50.
極性一致回路50は、４個のダイオード51、52、53、及び
54から成るブリッジ整流回路であって、上述した第１及
び第２の入力端子と正極出力端子Tpと負極出力端子Tnと
を持つ。第１の入力端子は、ループ検出／極性判定回路
40′を介して第１の加入者端子71に接続され、第２の入
力端子は、直接、第２の加入者端子72に接続されてい
る。The polarity matching circuit 50 includes four diodes 51, 52, 53, and
A bridge rectifier circuit comprising 54, which has the above-mentioned first and second input terminals, a positive electrode output terminal Tp, and a negative electrode output terminal Tn. The first input terminal is a loop detection / polarity determination circuit
40 'is connected to the first subscriber terminal 71 and the second input terminal is directly connected to the second subscriber terminal 72.
直流シンク回路30′は、NPN形トランジスタ31と第２の
抵抗32の直列回路から成る。NPN形トランジスタ31のコ
レクタは、極性一致回路50の正極出力端子Tpに接続さ
れ、エミッタは第２の抵抗32の一端に接続されている。
第２の抵抗32の他端は極性一致回路50の負極出力端子Tn
に接続されている。NPN形トランジスタ31のベースは、
低インピーダンス回路22の第２のコンデンサ22bと第１
の抵抗22cとの接続点に接続されている。直流シンク回
路30′は、直流的に、局線（一対の加入者端子71及び72
間）を、例えば、100Ω乃至400Ωで終端する。The DC sink circuit 30 'is composed of a series circuit of an NPN transistor 31 and a second resistor 32. The collector of the NPN transistor 31 is connected to the positive electrode output terminal Tp of the polarity matching circuit 50, and the emitter is connected to one end of the second resistor 32.
The other end of the second resistor 32 is the negative output terminal Tn of the polarity matching circuit 50.
It is connected to the. The base of the NPN transistor 31 is
The second capacitor 22b and the first of the low impedance circuit 22
It is connected to the connection point with the resistor 22c. The DC sink circuit 30 'is a DC line for the office line (a pair of subscriber terminals 71 and 72).
Between 100Ω to 400Ω, for example.
ループ検出／極性判定回路40′は、互いに逆極性に並列
に接続された、第１及び第２のフォトカプラの第１及び
第２の発光ダイオード（LED）41及び42から成る。詳細
に言うと、第１のLED41のアノードは、第１の加入者端
子71に接続され、カソードは極性一致回路50の第１の入
力端子に接続されている。第２のLED42のカソードは、
第１の加入者端子71に接続され、アノードは極性一致回
路50の第１の入力端子に接続されている。尚、第１及び
第２のフォトカプラの第１及び第２のフォトトランジス
タ（図示せず）は、通話路スイッチ60を制御する制御回
路（図示せず）に接続されている。The loop detection / polarity determination circuit 40 'comprises first and second light emitting diodes (LEDs) 41 and 42 of first and second photocouplers connected in parallel with opposite polarities. In detail, the anode of the first LED 41 is connected to the first subscriber terminal 71 and the cathode is connected to the first input terminal of the polarity matching circuit 50. The cathode of the second LED 42 is
It is connected to the first subscriber terminal 71 and the anode is connected to the first input terminal of the polarity matching circuit 50. The first and second phototransistors (not shown) of the first and second photocouplers are connected to a control circuit (not shown) that controls the communication path switch 60.
周知のように、電話系においては、局線捕捉時の直流規
格が一対の加入者端子71及び72に印加される、例えば、
48V直流電圧の加入者電圧Vonで規定されている。従来の
局線インタフェース回路10′における交流無歪最大出力
Vmax′は、次の式で表される。As is well known, in a telephone system, a DC standard at the time of capturing a local line is applied to a pair of subscriber terminals 71 and 72, for example,
It is specified by the subscriber voltage Von of 48V DC voltage. AC distortion-free maximum output in conventional station line interface circuit 10 '
Vmax ′ is expressed by the following equation.
Vmax′＝Von−VF（40′）−2VF（50）−VBE（30′） …
（１） ここで、VF（40′）はループ検出／極性判定回路40′を
構成する第１及び第２のLED41及び42の各々のオフセッ
ト電圧、VF（50）は極性一致回路50を構成する各ダイオ
ードのオフセット電圧、及びVBE（30′）は直流シンク
回路30′を構成するNPN形トランジスタ31のベース−エ
ミッタ間電圧をそれぞれ表している。 Vmax '= Von-V F ( 40') - 2V F (50) -V BE (30 ') ...
(1) Here, V F (40 ') is the offset voltage of each of the first and second LEDs 41 and 42 that form the loop detection / polarity determination circuit 40', and V F (50) is the polarity matching circuit 50. The offset voltage of each diode and V BE (30 ') represent the base-emitter voltage of the NPN transistor 31 which constitutes the DC sink circuit 30'.
従って、従来の局線インタフェース回路10′では、交流
無歪最大出力が余り大きくならないという欠点がある。
また、局線インタフェース回路の機能には直接関係のな
い極性一致回路50を有してしているので、従来の局線イ
ンタフェース回路10′では、回路を構成する部品数も多
くなるという欠点がある。Therefore, the conventional office line interface circuit 10 'has a drawback in that the AC distortion-free maximum output does not become very large.
Further, since the polarity matching circuit 50, which is not directly related to the function of the station line interface circuit, is provided, the conventional station line interface circuit 10 'has a drawback that the number of parts constituting the circuit increases. .
本発明の目的は、交流無歪最大出力を大きくすることが
できる局線インタフェース回路を提供することにある。An object of the present invention is to provide a station line interface circuit capable of increasing the AC distortion-free maximum output.
本発明の他の目的は、回路を構成する部品数を少なくす
ることができ、安価な局線インタフェース回路を提供す
ることにある。Another object of the present invention is to provide an inexpensive local line interface circuit which can reduce the number of parts constituting the circuit.
本発明による局線インタフェース回路は、２線からなる
局線の一対の加入者端子を、１線を介して通話路スイッ
チへ接続する為の局線インタフェース回路であって、前
記局線の２線上の信号と前記通話路スイッチの１線上の
信号とを変換するための２線−１線変換回路と、前記局
線の直流ループを形成するための直流シンク回路と、前
記局線のループ検出と前記局線の極性判定を行うための
ループ検出／極性判定回路とを有する局線インタフェー
ス回路において、前記２線−１線変換回路は、前記１線
を介して前記通話路スイッチに接続されると共に、前記
一対の加入者端子に直接接続されており、前記２線−１
線変換回路は、前記一対の加入者端子の一端と前記１線
との間に接続されたトランスと、該トランスと前記一対
の加入者端子の他端との間に接続された低インピーダン
ス回路とからなり、前記ループ検出／極性判定回路の一
端は前記一対の加入者端子の一端に接続され、前記ルー
プ検出／極性判定回路の他端は前記直流シンク回路の一
端に接続されており、前記ループ検出／極性判定回路
は、前記一対の加入者端子の一端にアノードが接続され
た第１のフォトカプラの第１の発光ダイオードと、前記
一対の加入者端子の一端にカソードが接続された第２の
フォトカプラの第２の発光ダイオードとを有し、前記直
流シンク回路の他端は前記一対の加入者端子の他端に接
続されており、前記直流シンク回路は、前記第１の発光
ダイオードのカソードにコレクタが接続され、ベースが
前記低インピーダンス回路に接続されたNPN形トランジ
スタと、前記第２の発光ダイオードのアノードにコレク
タが接続され、ベースが前記低インピーダンス回路に接
続されたPNP形トランジスタと、前記NPN形トランジスタ
及び前記PNP形トランジスタのエミッタに一端が接続さ
れ、他端が前記一対の加入者端子の他端に接続された抵
抗とを有することを特徴とする。A station line interface circuit according to the present invention is a station line interface circuit for connecting a pair of subscriber terminals of a station line consisting of two lines to a communication path switch via one line, and is on two lines of the station line. 2 line-to-1 line conversion circuit for converting the above signal and a signal on one line of the communication path switch, a DC sink circuit for forming a DC loop of the station line, and a loop detection of the station line. In a station line interface circuit having a loop detection / polarity determination circuit for determining the polarity of the station line, the 2-line-1 line conversion circuit is connected to the speech path switch via the 1-line. , The pair of subscriber terminals are directly connected to each other, and the two wires-1
The line conversion circuit includes a transformer connected between one end of the pair of subscriber terminals and the one line, and a low impedance circuit connected between the transformer and the other end of the pair of subscriber terminals. One end of the loop detection / polarity determination circuit is connected to one end of the pair of subscriber terminals, and the other end of the loop detection / polarity determination circuit is connected to one end of the DC sink circuit. The detection / polarity determination circuit includes a first light emitting diode of a first photocoupler having an anode connected to one end of the pair of subscriber terminals, and a second light emitting diode having a cathode connected to one end of the pair of subscriber terminals. And a second light emitting diode of the photocoupler, the other end of the DC sink circuit is connected to the other end of the pair of subscriber terminals, and the DC sink circuit is connected to the first light emitting diode of the first light emitting diode. Kasso An NPN transistor having a collector connected to the base and a base connected to the low impedance circuit; and a PNP transistor having a collector connected to the anode of the second light emitting diode and a base connected to the low impedance circuit. One end is connected to the emitters of the NPN transistor and the PNP transistor, and the other end has a resistor connected to the other ends of the pair of subscriber terminals.
上述のように構成することにより、極性一致回路を削除
し、これにより、交流無歪最大出力を極性一致回路によ
る電圧降下分、即ち、ダイオード２個分のオフセット電
圧だけ、従来の交流無歪最大出力より大きくすることが
できる。With the configuration as described above, the polarity matching circuit is eliminated, whereby the AC undistortion maximum output is reduced by the voltage drop due to the polarity matching circuit, that is, the offset voltage of two diodes, and the conventional AC undistortion maximum is output. It can be larger than the output.
以下、本発明の実施例について図面を参照して説明す
る。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第１図を参照すると、本発明の一実施例による局線イン
タフェース回路10は、２線−１線変換回路20、直流シン
ク回路30、及びループ検出／極性判定回路40を有する。Referring to FIG. 1, a station line interface circuit 10 according to an embodiment of the present invention includes a 2-wire-1 wire conversion circuit 20, a DC sink circuit 30, and a loop detection / polarity determination circuit 40.
本実施例の１線−２線変換回路20は、第２図に示したも
のと同様の構成を有する。同じ部品には第２図に示した
同じ参照符号を付し、その説明は簡単化のために省略す
る。但し、従来の２線−１線変換回路20は、極性一致回
路50及びループ検出／極性判定回路40′を介して一対の
加入者端子71及び72に接続されているのに対して、本実
施例の２線−１線変換回路20は、直接、一対の加入者端
子71及び72に接続されている。The 1-line to 2-line conversion circuit 20 of this embodiment has the same configuration as that shown in FIG. The same parts are designated by the same reference numerals shown in FIG. 2, and the description thereof is omitted for simplification. However, the conventional 2-wire-1 wire conversion circuit 20 is connected to the pair of subscriber terminals 71 and 72 through the polarity matching circuit 50 and the loop detection / polarity determination circuit 40 ', whereas The example 2-wire-1 wire conversion circuit 20 is directly connected to a pair of subscriber terminals 71 and 72.
ループ検出／極性判定回路40の一端は第１の加入者端子
71に接続され、ループ検出／極性判定回路40の他端は直
流シンク回路30の一端に接続されている。直流シンク回
路30の他端は第２の加入者端子72に接続されている。One end of the loop detection / polarity determination circuit 40 is the first subscriber terminal
71, and the other end of the loop detection / polarity determination circuit 40 is connected to one end of the DC sink circuit 30. The other end of the DC sink circuit 30 is connected to the second subscriber terminal 72.
ループ検出／極性判定回路40は、逆極性に接続された、
第１及び第２のフォトカプラの第１及び第２のLED41及
び42から成る。詳細に言うと、第１のLED41のアノード
は、第１の加入者端子71に接続され、カソードは直流シ
ンク回路30に接続されている。第２のLED42のカソード
は、第１の加入者端子71に接続され、アノードは直流シ
ンク回路30に接続されている。尚、第１及び第２のフォ
トカプラの第１及び第２のフォトトランジスタ（図示せ
ず）は、通話路スイッチ60を制御する制御回路（図示せ
ず）に接続されている。The loop detection / polarity determination circuit 40 is connected in reverse polarity,
It comprises first and second LEDs 41 and 42 of first and second photocouplers. In detail, the anode of the first LED 41 is connected to the first subscriber terminal 71 and the cathode is connected to the DC sink circuit 30. The cathode of the second LED 42 is connected to the first subscriber terminal 71, and the anode is connected to the DC sink circuit 30. The first and second phototransistors (not shown) of the first and second photocouplers are connected to a control circuit (not shown) that controls the communication path switch 60.
直流シンク回路30は、NPN形トランジスタ31と、第２の
抵抗32と、PNP形トランジスタ33とを有する。NPN形トラ
ンジスタ31のコレクタは、ループ検出／極性判定回路40
の第１のLED41のカソードに接続され、エミッタは第２
の抵抗32の一端に接続されている。第２の抵抗32の他端
は第２の加入者端子72に接続されている。PNP形トラン
ジスタ33のコレクタは、ループ検出／極性判定回路40の
第２のLED42のアノードに接続され、エミッタは第２の
抵抗32の一端に接続されている。NPN形トランジスタ31
及びPNP形トランジスタ33のベースは、共通に低インピ
ーダンス回路22の第２のコンデンサ22bと第１の抵抗22c
との接続点に接続されている。The DC sink circuit 30 has an NPN transistor 31, a second resistor 32, and a PNP transistor 33. The NPN transistor 31 collector is a loop detection / polarity determination circuit 40
Is connected to the cathode of the first LED 41 of the
Is connected to one end of the resistor 32. The other end of the second resistor 32 is connected to the second subscriber terminal 72. The collector of the PNP transistor 33 is connected to the anode of the second LED 42 of the loop detection / polarity determination circuit 40, and the emitter is connected to one end of the second resistor 32. NPN transistor 31
The bases of the PNP transistor 33 and the PNP transistor 33 are commonly connected to the second capacitor 22b and the first resistor 22c of the low impedance circuit 22.
It is connected to the connection point with.
このように、ループ検出／極性判定回路40と直流シンク
回路30とを接続したので、従来必要であった極性一致回
路50を削除することができ、ループ検出／極性判定回路
40の２つのフォトカプラのLED41及び42と直流シンク回
路30の２つのトランジスタ31及び33の組み合せによっ
て、直流シンク回路30の各トランジスタ31及び33に逆電
圧が印加されないようにして、ループ検出／極性判定回
路40で極性判定を行うことができる。Since the loop detection / polarity determination circuit 40 and the DC sink circuit 30 are connected in this way, the polarity matching circuit 50, which was conventionally necessary, can be eliminated, and the loop detection / polarity determination circuit
By combining the LEDs 41 and 42 of the two photocouplers 40 and the two transistors 31 and 33 of the DC sink circuit 30, a reverse voltage is not applied to each of the transistors 31 and 33 of the DC sink circuit 30, and loop detection / polarity is performed. The determination circuit 40 can perform polarity determination.
本実施例の局線インタフェース回路10は、従来の局線イ
ンタフェース回路10′（第２図）と比較し、直流シンク
回路30がPNP形トランジスタ33を含むので、従来の直流
シンク回路30′より部品数が１つ多くなるが、極性一致
回路50を削除して、４個のダイオード51〜54を省略する
ことができるので、全体として、３個の部品を節約する
ことができ、安価になる。Compared with the conventional office line interface circuit 10 '(FIG. 2), the office line interface circuit 10 of the present embodiment has a direct current sink circuit 30 including a PNP type transistor 33. Although the number is increased by one, the polarity matching circuit 50 can be deleted and the four diodes 51 to 54 can be omitted. Therefore, as a whole, three parts can be saved and the cost can be reduced.
本実施例の局線インタフェース回路10における交流無歪
最大出力Vmaxは、次の式で表される。The AC undistorted maximum output Vmax in the office line interface circuit 10 of this embodiment is expressed by the following equation.
Vmax＝Von−VF（40）−VBE（30） …（２） ここで、VF（40）は、ループ検出／極性判定回路40を構
成する第１及び第２のLED41及び42の各々のオフセット
電圧、及びVBE（30）は直流シンク回路30の構成するNPN
形トランジスタ31及びPNP形トランジスタ33の各々のベ
ース−エミッタ間電圧をそれぞれ表している。 Vmax = Von-V F (40 ) -V BE (30) ... (2) where, V F (40), each of the first and second LED41 and 42 constituting the loop detection / polarity judgment circuit 40 Offset voltage and V BE (30) are the NPN that the DC sink circuit 30 configures.
The base-emitter voltage of each of the P-type transistor 31 and the PNP-type transistor 33 is shown.
（２）式と（１）式とを比較して明らかな様に、本実施
例の局線インタフェース回路10の方が、従来の局線イン
タフェース回路10′より、交流無歪最大出力を大きくす
ることが可能である。即ち、極性一致回路50を構成する
ダイオードの２個分に相当するオフセット電圧だけ、交
流無歪最大出力を大きくすることができる。As is clear from comparison between the equations (2) and (1), the station line interface circuit 10 of this embodiment has a larger AC distortion-free maximum output than the conventional station line interface circuit 10 '. It is possible. That is, the AC undistorted maximum output can be increased by an offset voltage corresponding to two diodes constituting the polarity matching circuit 50.
以上説明したように、本発明によれば、２線−１線変換
回路を、１線を介して通話路スイッチに接続する共に、
一対の加入者端子に直接接続し、ループ検出／極性判定
回路の一端を一対の加入者端子の一端に接続し、他端を
直流シンク回路の一端に接続し、直流シンク回路の他端
を一対の加入者端子の他端に接続し、２線−１線変換回
路を、一対の加入者端子の一端と１線との間に接続され
たトランスと、このトランスと一対の加入者端子の他端
との間に接続された低インピーダンス回路とで構成し、
ループ検出／極性判定回路を、一対の加入者端子の一端
にアノードが接続された第１のフォトカプラの第１の発
光ダイオードと、一対の加入者端子の一端にカソードが
接続された第２のフォトカプラの第２の発光ダイオード
とで構成し、直流シンク回路を、第１の発光ダイオード
のカソードにコレクタが接続され、ベースが低インピー
ダンス回路に接続されたNPN形トランジスタと、第２の
発光ダイオードのアノードにコレクタが接続され、ベー
スが低インピーダンス回路に接続されたPNP形トランジ
スタと、NPN形トランジスタ及びPNP形トランジスタのエ
ミッタに一端が接続され、他端が一対の加入者端子の他
端に接続された抵抗とで構成したので、部品数が少な
く、交流無歪最大出力を大きくすることができる安価な
局線インタフェース回路を提供することが可能となる。As described above, according to the present invention, the 2-wire-1 wire conversion circuit is connected to the communication path switch via the 1-line,
Connect directly to a pair of subscriber terminals, connect one end of the loop detection / polarity determination circuit to one end of a pair of subscriber terminals, connect the other end to one end of a DC sink circuit, and connect the other end of the DC sink circuit to a pair. Connected to the other end of the subscriber terminal of the above, and a 2-wire to 1-wire conversion circuit connected between one end of the pair of subscriber terminals and one line, and the transformer and the other pair of subscriber terminals. It consists of a low impedance circuit connected between the end and
The loop detection / polarity determination circuit includes a first light-emitting diode of a first photocoupler whose anode is connected to one end of a pair of subscriber terminals and a second light-emitting diode whose cathode is connected to one end of a pair of subscriber terminals. A second light emitting diode, which is composed of a second light emitting diode of a photocoupler, forms a DC sink circuit, a collector of which is connected to the cathode of the first light emitting diode, and a base of which is connected to a low impedance circuit. One end is connected to the PNP transistor whose collector is connected to the anode and the base is connected to the low impedance circuit, and the emitters of the NPN transistor and the PNP transistor, and the other end is connected to the other end of the pair of subscriber terminals. Since it is configured with a resistor, it is an inexpensive local line interface circuit that has a small number of parts and can increase the maximum AC distortion-free output. It can be provided to become.
第１図は本発明の一実施例による局線インタフェース回
路の構成を示すブロック図、第２図は従来の局線インタ
フェース回路の構成を示すブロック図である。 10……局線インタフェース回路、20……２線−１線変換
回路、30……直流シンク回路、40……ループ検出／極性
判定回路、60……通話路スイッチ、71、72……加入者端
子。FIG. 1 is a block diagram showing a configuration of a station line interface circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a configuration of a conventional station line interface circuit. 10 …… Station line interface circuit, 20 …… 2-wire to 1-line conversion circuit, 30 …… DC sink circuit, 40 …… Loop detection / polarity determination circuit, 60 …… Call path switch, 71,72 …… Subscriber Terminal.
Claims (1)
１線を介して通話路スイッチへ接続する為の局線インタ
フェース回路であって、前記局線の２線上の信号と前記
通話路スイッチの１線上の信号とを変換するための２線
−１線変換回路と、前記局線の直流ループを形成するた
めの直流シンク回路と、前記局線のループ検出と前記局
線の極性判定を行うためのループ検出／極性判定回路と
を有する局線インタフェース回路において、 前記２線−１線変換回路は、前記１線を介して前記通話
路スイッチに接続されると共に、前記一対の加入者端子
に直接接続されており、前記２線−１線変換回路は、前
記一対の加入者端子の一端と前記１線との間に接続され
たトランスと、該トランスと前記一対の加入者端子の他
端との間に接続された低インピーダンス回路とからな
り、 前記ループ検出／極性判定回路の一端は前記一対の加入
者端子の一端に接続され、前記ループ検出／極性判定回
路の他端は前記直流シンク回路の一端に接続されてお
り、前記ループ検出／極性判定回路は、前記一対の加入
者端子の一端にアノードが接続された第１のフォトカプ
ラの第１の発光ダイオードと、前記一対の加入者端子の
一端にカソードが接続された第２のフォトカプラの第２
の発光ダイオードとを有し、 前記直流シンク回路の他端は前記一対の加入者端子の他
端に接続されており、前記直流シンク回路は、前記第１
の発光ダイオードのカソードにコレクタが接続され、ベ
ースが前記低インピーダンス回路に接続されたNPN形ト
ランジスタと、前記第２の発光ダイオードのアノードに
コレクタが接続され、ベースが前記低インピーダンス回
路に接続されたPNP形トランジスタと、前記NPN形トラン
ジスタ及び前記PNP形トランジスタのエミッタに一端が
接続され、他端が前記一対の加入者端子の他端に接続さ
れた抵抗とを有することを特徴とする局線インタフェー
ス回路。1. A pair of subscriber terminals of a two-line office line,
A station line interface circuit for connecting to a speech path switch via a 1-line, and a 2-line-1 line for converting a signal on the 2-channel of the station line and a signal on the 1-line of the speech path switch. A station line interface circuit having a conversion circuit, a DC sink circuit for forming a DC loop of the station line, and a loop detection / polarity determination circuit for performing loop detection of the station line and polarity determination of the station line In the above, the 2-wire-1 wire conversion circuit is connected to the speech path switch via the 1-wire and is also directly connected to the pair of subscriber terminals. A transformer connected between one end of the pair of subscriber terminals and the one line, and a low impedance circuit connected between the transformer and the other end of the pair of subscriber terminals, Loop detection / polarity determination One end of the circuit is connected to one end of the pair of subscriber terminals, the other end of the loop detection / polarity determination circuit is connected to one end of the DC sink circuit, and the loop detection / polarity determination circuit includes the pair of A first light emitting diode of a first photocoupler having an anode connected to one end of a subscriber terminal of the second photocoupler and a second photocoupler of a second photocoupler having a cathode connected to one end of the pair of subscriber terminals.
And the other end of the direct current sink circuit is connected to the other ends of the pair of subscriber terminals, and the direct current sink circuit comprises:
, A collector is connected to the cathode of the light emitting diode, and a base is connected to the low impedance circuit, and a base is connected to the anode of the second light emitting diode, and the base is connected to the low impedance circuit. A local line interface having a PNP transistor and a resistor having one end connected to the emitters of the NPN transistor and the PNP transistor and the other end connected to the other ends of the pair of subscriber terminals. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149944A JPH0757033B2 (en) | 1988-06-20 | 1988-06-20 | Office line interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149944A JPH0757033B2 (en) | 1988-06-20 | 1988-06-20 | Office line interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01318395A JPH01318395A (en) | 1989-12-22 |
| JPH0757033B2 true JPH0757033B2 (en) | 1995-06-14 |
Family
ID=15485987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63149944A Expired - Lifetime JPH0757033B2 (en) | 1988-06-20 | 1988-06-20 | Office line interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0757033B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2506451B2 (en) * | 1989-08-18 | 1996-06-12 | 富士通株式会社 | Chemical vapor deposition apparatus and chemical vapor deposition method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241493A (en) * | 1986-03-19 | 1987-10-22 | Iwatsu Electric Co Ltd | Loop detecting circuit |
-
1988
- 1988-06-20 JP JP63149944A patent/JPH0757033B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01318395A (en) | 1989-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723267A (en) | Telephone line interface and dialer circuitry for telecommunications equipment | |
| US4866768A (en) | Station line interface circuit for a telecommunication network | |
| US4756021A (en) | Telephone set | |
| JPH0757033B2 (en) | Office line interface circuit | |
| US6128384A (en) | Self configuring telephone headset amplifier | |
| CA1179078A (en) | Active impedance line feed circuit | |
| US4660219A (en) | Extension ringing arrangement key telephone system | |
| GB2106755A (en) | Detector circuit for communication lines | |
| JP3061733B2 (en) | Simultaneous call intercom system | |
| JPS62110390A (en) | Dc terminating circuit for trunk line of telephone exchange | |
| JPH036063Y2 (en) | ||
| JPH0810983Y2 (en) | Fax machine | |
| JPH089963Y2 (en) | Fax machine | |
| JPH0563792A (en) | Telephone set parallel connection device with privacy function | |
| JP2859907B2 (en) | Network controller | |
| SU1160585A2 (en) | Linking telegraph device | |
| RU2014743C1 (en) | Ringing device | |
| JPH0349494Y2 (en) | ||
| JP2538927Y2 (en) | Telephone device | |
| JPH089958Y2 (en) | Fax machine | |
| JPH01227554A (en) | Polarity inversion detector for telephone circuit | |
| KR880002762Y1 (en) | Interphone | |
| JPH0227853A (en) | Incoming tone detection circuit for telephone set | |
| SU1238262A1 (en) | Device for automatic switching-off call | |
| JPH0537291Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 14 |