JPH01317100A - Monitor - Google Patents

Monitor

Info

Publication number
JPH01317100A
JPH01317100A JP14825288A JP14825288A JPH01317100A JP H01317100 A JPH01317100 A JP H01317100A JP 14825288 A JP14825288 A JP 14825288A JP 14825288 A JP14825288 A JP 14825288A JP H01317100 A JPH01317100 A JP H01317100A
Authority
JP
Japan
Prior art keywords
data
circuit
serial
parallel
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14825288A
Other languages
Japanese (ja)
Other versions
JPH0683504B2 (en
Inventor
Toshibumi Sato
俊文 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63148252A priority Critical patent/JPH0683504B2/en
Publication of JPH01317100A publication Critical patent/JPH01317100A/en
Publication of JPH0683504B2 publication Critical patent/JPH0683504B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To reduce the number of cables and equipment number and to improve noise immunity and transmission speed by devising circuits from a measuring section till a storage circuit so as to be independent of an arithmetic processing circuit, rewriting data automonously to the sender side and reading the data required from the storage circuit to the arithmetic processing circuit. CONSTITUTION:An address corresponding to a storage circuit 8 of a reception section is added to a data measured by a plant by an address generating circuit 3. Then the data is sent automatically from the transmission section as a serial signal via a P/S conversion circuit 4 periodically, and the signal from the transmission section is stored in a location designated by the address via an SP conversion circuit 7 in the storage circuit 8 of the reception section. Moreover, the data required from the storage circuit 8 is read independently of the transmission by the arithmetic processing circuit 10 and monitor and control are applied through the arithmetic processing. Thus, the number of cables and equipments is saved and noise immunity and data transmission speed are improved.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はプラントにおける圧力、温度等のプロセス量や
放射線レベルを測定し、監視および制御を行なう監視装
置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an improvement in a monitoring device that measures, monitors and controls process variables such as pressure and temperature, and radiation levels in a plant.

(従来の技術) 近年、発電プラント等のプラントでは、制御および安全
監視の目的から、プラントにおける圧力、温度等のプロ
セス量や放射線レベルを測定し、監視および制御を行な
う監視装置が多く用いられてきている。この種の監視装
置は、放射線検出器や電圧・電流測定回路、温度センサ
、圧力計等からなる複数の測定部にて、遠隔地にあるプ
ラントにおけるプロセス量や放射線レベルを測定し、こ
の測定部で得られたデータを所定の伝送方式で中央にあ
る監視室まで伝送して、集中監視および制御を行なうも
のである。
(Prior Art) In recent years, for the purpose of control and safety monitoring, monitoring devices have been widely used in plants such as power generation plants to measure, monitor, and control process quantities such as pressure and temperature, as well as radiation levels. ing. This type of monitoring device measures process quantities and radiation levels in a plant located in a remote location using multiple measurement units including radiation detectors, voltage/current measurement circuits, temperature sensors, pressure gauges, etc. The data obtained is transmitted to a central monitoring room using a predetermined transmission method for centralized monitoring and control.

この場合、データの伝送方式としては、アナログ伝送方
式とデジタル伝送方式とに大きく分類される。アナログ
伝送方式は、測定信号等のデータを電圧値や電流値のア
ナログ量として伝送するものである。このアナログ伝送
方式の利点は、データの伝送速度が速い点であるが、欠
点は一組の伝送線で多くのデータを送ることが難しいた
めにケーブル本数、装置数が多くなる点、およびアナロ
グ信号を長距離引き回すことにより、伝送データの精度
が低下し易く雑音に弱い点である。一方、デジタル伝送
方式は、複数のデータを順次切換えて一組の伝送線で伝
送可能であり、既にデジタル符号化した信号を送るため
に雑音に強いという利点があるが、デジタル符号である
ことから単位時間当りのデータの密度がどうしてもアナ
ログ伝送方式よりも小さく、またデータを送受信する手
順、シリアル/パラレル変換、演算処理回路とのデータ
の受渡しに要する時間等から、データの伝送に時間がか
かり高速応答が困難である。
In this case, data transmission methods are broadly classified into analog transmission methods and digital transmission methods. The analog transmission method transmits data such as measurement signals as analog quantities such as voltage values and current values. The advantage of this analog transmission method is that the data transmission speed is high, but the disadvantages are that it is difficult to send a large amount of data with one set of transmission lines, which increases the number of cables and devices, and that the analog signal By routing data over long distances, the accuracy of transmitted data tends to decrease and is vulnerable to noise. On the other hand, digital transmission methods can sequentially switch multiple pieces of data and transmit them over a single set of transmission lines, and have the advantage of being resistant to noise because they send signals that have already been digitally encoded. The data density per unit time is inevitably lower than that of analog transmission methods, and data transmission takes time due to the procedure for sending and receiving data, serial/parallel conversion, and the time required to transfer data to and from the arithmetic processing circuit. Difficult to respond.

ところで、プラントにおける一部の監視系では、アラー
ム出力やプラント制御を行なうために高速応答が要求さ
れる。例えば、化学プラントで一部のタンク圧力が上昇
した時には、即座に圧力逃がし弁を開ける必要がある。
By the way, some monitoring systems in plants require high-speed response in order to perform alarm output and plant control. For example, when the pressure in some tanks in a chemical plant increases, it is necessary to open the pressure relief valve immediately.

また、原子力発電プラントで出力が急上昇した時には、
制御棒の引抜きを禁止したり、原子炉を停止する必要が
ある。、そして従来、これらの場所に使用されていたア
ナログ信号による伝送方式の欠点である、ケーブルの本
数や装置数が多くなる、雑音に弱いという点で、性能を
向上させるためには、デジタル伝送方式を採用すること
が不可欠で、特にシリアル伝送線の利用によってケーブ
ル本数を削減する必要がある。
Also, when the output of a nuclear power plant suddenly increases,
It is necessary to prohibit the withdrawal of control rods or shut down the reactor. The disadvantages of the analog signal transmission method conventionally used in these locations are that it requires a large number of cables and devices, and is susceptible to noise.In order to improve performance, a digital transmission method is needed. In particular, it is necessary to reduce the number of cables by using serial transmission lines.

しかしながら、従来のデジタル伝送方式では、環境条件
の良くない現場で演算処理装置を使用することが必要に
なるため、装置の信頼性の点で聞届があった。また、演
算処理装置を現場で使用しない場合においても、監視装
置側からデータを要求するポーリング方式等では、デー
タの伝送速度を向上させることが困難である。一方、伝
送専用の演算処理装置を新たに設け、主演算処理装置の
負荷を軽減して高速化を図る方法が提案されているが、
プログラムならびに回路が非常に複雑となり、信頼性が
低下するばかりでなく、装置が大形化するという問題が
ある。
However, conventional digital transmission methods require the use of arithmetic processing devices at sites with poor environmental conditions, so there have been concerns about the reliability of the devices. Further, even when the arithmetic processing device is not used on site, it is difficult to improve the data transmission speed using a polling method or the like in which data is requested from the monitoring device side. On the other hand, a method has been proposed in which a new arithmetic processing unit dedicated to transmission is installed to reduce the load on the main arithmetic processing unit and increase speed.
There are problems in that the programs and circuits become extremely complex, which not only reduces reliability but also increases the size of the device.

(発明が解決しようとする課題) 以上のように、従来の監視装置では、データの伝送方式
として、アナログ伝送方式を採用するとケーブル本数・
装置数が多くなるのみでなく雑音に弱く、またデジタル
伝送方式を採用するとデータの伝送速度が遅く高速応答
が不可能になるという問題があった。
(Problems to be Solved by the Invention) As described above, in conventional monitoring devices, if an analog transmission method is adopted as a data transmission method, the number of cables and
Not only does it require a large number of devices, but it is also susceptible to noise, and if a digital transmission method is used, the data transmission speed is slow, making high-speed response impossible.

本発明の目的は、ケーブル本数・装置数の削減ならびに
耐雑音特性の向上を図り、しかもデータの伝送速度を向
上させて高速応答を実現することが可能な信頼性の高い
監視装置を提供することにある。
An object of the present invention is to provide a highly reliable monitoring device that can reduce the number of cables and devices, improve noise resistance, and improve data transmission speed to achieve high-speed response. It is in.

[発明の構成] (課題を解決するための手段) 上記の目的を達成するために、本発明による監視装置は
第1図に示す如く、 プロセス量や放射線レベルを測定する複数の測定部1と
、測定部1から出力される複数のデータを入力し、これ
らを順次切換え選択し送信データとして出力する切換回
路2と、切換回路2から選択出力される各データ毎に対
応して受信部データ記憶場所のアドレスを発生するアド
レス発生回路3と、切換回路2からのデータとアドレス
を合わせた複数のパラレルなデジタル符号をシリアルな
デジタル符号に変換して送信するパラレル/シリアル変
換回路4と、アドレス発生回路3に対してタイミング信
号を、またパラレル/シリアル変換回路4に対して送信
命令をそれぞれ一定周期で発生する自動送信回路5とか
らなる送信部、送信部からシリアル伝送路6を介して送
られてくるシリアルなデジタル符号を受信し、アドレス
とデータからなるパラレルなデジタル符号に変換して出
力するシリアル/パラレル変換回路7と、シリアル/パ
ラレル変換回路7から出力されるパラレルなデジタル符
号のうちアドレスによって指定される場所にデータを書
込んで記憶する記憶回路8と、シリアル/パラレル変換
回路7での受信信号により記憶回路8の書込み信号を作
成するタイミング回路9と、記憶回路8から必要とする
データを読み出して演算処理し、アラーム出力等の監視
および制御を行なう演算処理回路10とからなる受信部
を備えて構成している。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the monitoring device according to the present invention includes a plurality of measurement units 1 for measuring process quantities and radiation levels, as shown in FIG. , a switching circuit 2 that inputs a plurality of data output from the measuring section 1, sequentially switches and selects them, and outputs them as transmission data; and a receiving section data storage corresponding to each data selected and output from the switching circuit 2. An address generation circuit 3 that generates a location address, a parallel/serial conversion circuit 4 that converts a plurality of parallel digital codes, which are a combination of data and addresses from the switching circuit 2, into a serial digital code and transmits the serial digital code, and an address generation circuit 4. A transmitting unit includes an automatic transmitting circuit 5 which generates a timing signal to the circuit 3 and a transmitting command to the parallel/serial converter circuit 4 at regular intervals. A serial/parallel conversion circuit 7 receives a serial digital code, converts it into a parallel digital code consisting of an address and data, and outputs it, and an address of the parallel digital code output from the serial/parallel conversion circuit 7. A memory circuit 8 that writes and stores data in a location specified by , a timing circuit 9 that creates a write signal for the memory circuit 8 based on a signal received by the serial/parallel conversion circuit 7, and It is configured to include a receiving section including an arithmetic processing circuit 10 that reads data, performs arithmetic processing, and monitors and controls alarm output and the like.

(作用) 本発明の監視装置において、監視・制御を行なう場所か
ら離れたプラントに設置している送信部では、複数の測
定部1にてプロセス量や放射線レベルが測定され、これ
ら複数のデータは切換回路2に入力されて、自動送信回
路5から周期的に発生されるタイミング信号により順次
切換え選択され、送信データとしてパラレル/シリアル
変換回路4に入力される。また、このパラレル/シリア
ル変換回路4には、各データの選択毎に受信部データ記
憶場所のアドレスがアドレス発生回路3から入力される
。そして、パラレル/シリアル変換回路4では、パラレ
ルなデジタル符号であるデータおよびアドレスがシリア
ルなデジタル符号に変換され、自動送信回路5から周期
的に発生される送信命令により、順次データが送信され
ていく。
(Function) In the monitoring device of the present invention, a plurality of measurement units 1 measure process amounts and radiation levels in a transmitting unit installed in a plant remote from a place where monitoring and control is performed, and these multiple data are The data is input to the switching circuit 2, sequentially switched and selected by a timing signal periodically generated from the automatic transmission circuit 5, and input to the parallel/serial conversion circuit 4 as transmission data. Further, the parallel/serial conversion circuit 4 receives the address of the receiving section data storage location from the address generation circuit 3 for each selection of data. Then, in the parallel/serial conversion circuit 4, the data and address, which are parallel digital codes, are converted into serial digital codes, and the data is sequentially transmitted in accordance with a transmission command periodically generated from the automatic transmission circuit 5. .

一方、送信部からのシリアルなデジタル符号はシリアル
伝送路6により伝送されて、監視・制御を行なう場所に
設置した受信部のシリアル/パラレル変換回路7に入力
される。これにより、シリアル/パラレル変換回路7で
は、送信部とは逆にシリアルなデジタル符号がパラレル
なデジタル符号に変換される。そして、受信信号はデー
タとアドレスに分けられ、タイミング回路9からの書込
み信号によって、アドレスの指定する場所にデータが記
憶される。この場合、送信部は受信部の動作に関わらず
自動送信回路5によって周期的に各データを送るため、
記憶回路8のデータは送信部の送信データの周期で最新
の値に更新されている。
On the other hand, the serial digital code from the transmitter is transmitted through a serial transmission line 6 and input to a serial/parallel converter circuit 7 of a receiver installed at a place where monitoring and control is performed. As a result, in the serial/parallel conversion circuit 7, a serial digital code is converted into a parallel digital code, contrary to the transmission section. The received signal is then divided into data and address, and in response to a write signal from the timing circuit 9, the data is stored at the location specified by the address. In this case, since the transmitting section periodically sends each data by the automatic transmitting circuit 5 regardless of the operation of the receiving section,
The data in the memory circuit 8 is updated to the latest value at the cycle of the data transmitted by the transmitter.

さらに、演算処理回路10では、記憶回路8の必要なデ
ータを読み出すだけで最新の測定データが得られ、これ
を演算処理して判定・出力すことにより、アラーム出力
等の監視および制御が行なわれる。
Furthermore, in the arithmetic processing circuit 10, the latest measurement data can be obtained simply by reading out the necessary data from the storage circuit 8, and by arithmetic processing, judgment and output of this data, monitoring and control of alarm output etc. is performed. .

従って、本発明の監視装置では、測定部1から記憶回路
8までは演算処理回路10と完全に独立しており、しか
も送信側が自発的にデータを書換えていくために、デー
タ要求等のハンドシェイクによる時間のロスが無くなる
。また、演算処理回路10は記憶回路8の必要なデータ
を読み出すだけで最新の測定データが得られるため、デ
ータを収集する際の待時間が最小となり、監視・制御の
ためのソフトウェアの応答時間を向上させることが可能
となる。さらに、従来はデータ収集の種類によっては、
その伝送までの時間のばらつき等から収集時間は区々で
、ソフトウェア設計時にその最大時間をデータ収集時間
として確保する必要があったのに対し、本発明では記憶
回路8のデータ読み出しは一定時間で行なわれるため、
データ収集時間のマージンが必要が無く、応答速度の向
上を図ることが可能となる。
Therefore, in the monitoring device of the present invention, the measuring unit 1 to the storage circuit 8 are completely independent of the arithmetic processing circuit 10, and since the transmitting side voluntarily rewrites data, handshakes such as data requests, etc. Eliminates time loss due to In addition, since the arithmetic processing circuit 10 can obtain the latest measurement data simply by reading the necessary data from the storage circuit 8, the waiting time when collecting data is minimized, and the response time of software for monitoring and control is reduced. It becomes possible to improve the performance. Furthermore, traditionally, depending on the type of data collection,
The collection time varies due to variations in the time until transmission, and it was necessary to secure the maximum time as the data collection time during software design.In contrast, in the present invention, data is read from the memory circuit 8 in a fixed time. Because it is done,
There is no need for a margin in data collection time, making it possible to improve response speed.

(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第2図は、本発明による監視装置の構成例を示すブロッ
ク図である。なおここでは、測定対象が原子力発電プラ
ントにおける電圧値(アナログ値)である場合を例とし
て述べる。
FIG. 2 is a block diagram showing an example of the configuration of a monitoring device according to the present invention. Here, a case where the measurement target is a voltage value (analog value) in a nuclear power plant will be described as an example.

本実施例の監視装置は第2図に示す如く、アナログマル
チプレクサ11と、アドレス発生回路゛12と、バッフ
ァアンプ13と、A/D変換器14と、パラレル/シリ
アル(P/S)変換回路15と、自動送信回路16と、
電気/光変換回路17とからなる送信部、シリアル伝送
線18、光/′rs気変換回路19と、シリアル/パラ
レル(S/P)変換回路20と、タイミング回路21と
、2ポ一トRAM22と、中央演算処理回路(以下、C
PUと称する)23とからなる受信部により構成してい
る。
As shown in FIG. 2, the monitoring device of this embodiment includes an analog multiplexer 11, an address generation circuit 12, a buffer amplifier 13, an A/D converter 14, and a parallel/serial (P/S) conversion circuit 15. and an automatic transmission circuit 16.
A transmitting section consisting of an electrical/optical conversion circuit 17, a serial transmission line 18, an optical/'RS conversion circuit 19, a serial/parallel (S/P) conversion circuit 20, a timing circuit 21, and a 2-point RAM 22. and the central processing circuit (hereinafter referred to as C
The receiving unit is composed of a receiving unit (referred to as PU) 23.

ここで、アナログマルチプレクサ11は、図示しない複
数の電圧測定回路から出力される複数のデータである電
圧信号(1〜k)を入力し、これら(1〜k)のうち一
つの電圧信号を順次切換え選択して出力するものである
。アドレス発生回路12は、例えばカウンタからなるも
ので、アナログマルチプレクサ11から選択出力される
各電圧信号毎に対応して、受信部データ記憶場所のアド
レスを発生するものである。すなわち、自動送信回路1
6からのタイミング信号毎にアドレスを一つずつ増して
いき、アナログマルチプレクサ11が選択する電圧信号
を(1)> (2)> (3)>・・・〉(k)と順次
変更するものである。また、A/D変換器14は、アナ
ログマルチプレクサ11からバッファアンプ13を介し
て入力される電圧信号をデジタル符号に変換するもので
ある。
Here, the analog multiplexer 11 inputs voltage signals (1 to k) that are a plurality of data output from a plurality of voltage measurement circuits (not shown), and sequentially switches one voltage signal among these (1 to k). It is selected and output. The address generating circuit 12 is composed of, for example, a counter, and generates an address of a data storage location of the receiving section in response to each voltage signal selectively outputted from the analog multiplexer 11. That is, automatic transmission circuit 1
The address is increased by one for each timing signal from 6, and the voltage signal selected by the analog multiplexer 11 is sequentially changed as (1)>(2)>(3)>...>(k). be. Further, the A/D converter 14 converts the voltage signal inputted from the analog multiplexer 11 via the buffer amplifier 13 into a digital code.

この場合、必要であればサンプル・ホールドアンプ等を
使用して入力電圧をホールドしてもよい。
In this case, the input voltage may be held using a sample-and-hold amplifier or the like, if necessary.

パラレル/シリアル(P/S)変換回路15は、例えば
パラレル/シリアル変換可能なシフトレジスタからなる
もので、A/D変換器14からのデータとアドレスを合
わせたパラレルなデジタル符号を、シリアルなデジタル
符号に変換して出力するものである。この場合、必要に
応じてパリティピット、スタートビット、ストップビッ
トを付加してもよい。さらに、自動送信回路16は、例
えば水晶発振回路の分周出力を利用したタイミング発生
回路からなるも、ので、アドレス発生回路12に対して
タイミング信号を、またパラレル/シリアル変換回路1
5に対して送信命令を、それぞれ一定周期で発生するも
のである。電気/光変換回路17は、パラレル/シリア
ル(P/S)変換回路15から出力されるシリアルなデ
ジタル符号を、電気信号から光の断続(オン・オフ)信
号に変換するものである。さらにまた、シリアル伝送線
18は、例えば光フアイバー線からなるもので、送信部
と受信部とを接続するものである。
The parallel/serial (P/S) conversion circuit 15 is composed of, for example, a shift register capable of parallel/serial conversion, and converts a parallel digital code including data and addresses from the A/D converter 14 into a serial digital code. It converts it into a code and outputs it. In this case, parity pits, start bits, and stop bits may be added as necessary. Furthermore, the automatic transmission circuit 16 is composed of a timing generation circuit that uses the frequency-divided output of a crystal oscillation circuit, for example.
5, transmission commands are issued at regular intervals. The electrical/optical conversion circuit 17 converts the serial digital code output from the parallel/serial (P/S) conversion circuit 15 from an electrical signal to an optical intermittent (on/off) signal. Furthermore, the serial transmission line 18 is made of, for example, an optical fiber line, and connects the transmitting section and the receiving section.

一方、光/電気変換回路19は、送信部からシリアル伝
送線18を介して送られてくる光信号を電気信号(シリ
アルなデジタル符号)に変換するものである。また、シ
リアル/パラレル(S/P)変換回路20は、例えばシ
リアル/パラレル変換シフトレジスタからなるもので、
光/電気変換回路19からのシリアルなデジタル符号を
、アドレスとデータからなるパラレルなデジタル符号に
変換して出力するものである。そして、パリティビット
、スタートビット、ストップビットを付加している時に
は、受信信号と共に、これらによるエラー判定によるエ
ラー信号をタイミング回路21に入力する。この場合、
パリティピット、スタートビット、ストップビットは、
AND回路と比較回路との組合せによって実現できる。
On the other hand, the optical/electrical conversion circuit 19 converts the optical signal sent from the transmitter via the serial transmission line 18 into an electrical signal (serial digital code). Further, the serial/parallel (S/P) conversion circuit 20 is composed of, for example, a serial/parallel conversion shift register,
It converts the serial digital code from the optical/electrical conversion circuit 19 into a parallel digital code consisting of an address and data and outputs it. When a parity bit, start bit, and stop bit are added, an error signal based on error determination based on these is input to the timing circuit 21 along with the received signal. in this case,
The parity pit, start bit, and stop bit are
This can be realized by a combination of an AND circuit and a comparison circuit.

さらに、タイミング回路21は、シリアル/パラレル変
換回路20での受信信号とエラー信号により、正常受信
時にのみ書込み信号を作成して2ポ一トRAM22に入
力し、シリアル/パラレル変換回路7から出力されるパ
ラレルなデジタル符号のうち、アドレスによって指定さ
れる場所にデータを書込んで記憶させるものである。2
ポー) RA M 22は、2組のデータ線、およびア
ドレス線を有し、2方向から同時にアクセス可能なもの
である。すなわち、2ポ一トRAM22の片側のポート
はシリアル/パラレル変換回路20のデータおよびアド
レス出力と接続し、タイミング回路21より書込み信号
を入力する。また、2ボ一トRAM22の他側のポート
はCPU2Bと接続し、通常のメモリと同様に読み書き
が可能となっている。さらにまた、CPU2Bは、RO
M、RAM等のメモリ、I10ポート、CRT、その他
監視・制御に必要な他の機能要素を必要に応じて付加し
てなるもので、2ポー)RAM22から必要とするデー
タを読み出して演算処理し、アラーム出力等の監視およ
び制御を行なうものである。
Further, the timing circuit 21 generates a write signal only during normal reception based on the received signal and error signal from the serial/parallel conversion circuit 20, inputs it to the 2-point RAM 22, and outputs it from the serial/parallel conversion circuit 7. Data is written and stored in a location specified by an address among parallel digital codes. 2
The RAM 22 has two sets of data lines and address lines, and can be accessed from two directions simultaneously. That is, one port of the 2-point RAM 22 is connected to the data and address outputs of the serial/parallel conversion circuit 20, and receives a write signal from the timing circuit 21. Further, the other port of the 2-bot RAM 22 is connected to the CPU 2B, and can be read and written in the same way as a normal memory. Furthermore, CPU2B is RO
Memory such as M, RAM, I10 port, CRT, and other functional elements necessary for monitoring and control are added as necessary. , monitors and controls alarm output, etc.

次に、以上の如く構成した監視装置の作用について述べ
る。
Next, the operation of the monitoring device configured as above will be described.

第2図において、送信部のアナログマルチプレクサ11
には複数の電圧信号(1〜k)が入力され、これら(1
〜k )のうち一つの電圧信号が順次切換え選択して出
力される。また、アドレス発生回路12では、自動送信
回路16からのタイミング信号毎にアドレスを一つずつ
増していき、アナログマルチプレクサ11で選択する電
圧信号が(1)> (2)> (3)>・・・〉(k)
と順次変更されていく。アナログマルチプレクサ11か
ら選択出力される電圧信号は、バッファアンプ13を介
してA/D変換器14に入力され、電圧信号がデジタル
符号に変換される。次に、パラレル/シリアル変換回路
15では、A/D変換器14からのデータとアドレス発
生回路12からのアドレスを合わせたパラレルなデジタ
ル符号が、自動送信回路16から周期的に発生する送信
命令によりシリアルなデジタル符号に変換され、必要に
応じてパリティビット、スタートビット、ストップビッ
トが付加される。そして、このパラレル/シリアル変換
回路15からのシリアルなデジタル符号は電気/光変換
回路17に入力され、ここで電気信号から光の断続(オ
ン・オフ)信号に変換され、シリアル伝送線18を通し
て受信部に送られる。
In FIG. 2, the analog multiplexer 11 of the transmitting section
A plurality of voltage signals (1 to k) are input to the
~k) are sequentially switched and selected and output. Further, the address generation circuit 12 increments the address by one for each timing signal from the automatic transmission circuit 16, and the voltage signal selected by the analog multiplexer 11 is (1)>(2)>(3)>...・〉(k)
will be changed sequentially. The voltage signal selectively output from the analog multiplexer 11 is input to the A/D converter 14 via the buffer amplifier 13, and the voltage signal is converted into a digital code. Next, in the parallel/serial conversion circuit 15, a parallel digital code, which is a combination of the data from the A/D converter 14 and the address from the address generation circuit 12, is generated by a transmission command periodically generated from the automatic transmission circuit 16. It is converted into a serial digital code, and parity bits, start bits, and stop bits are added as necessary. The serial digital code from the parallel/serial conversion circuit 15 is input to the electrical/optical conversion circuit 17, where it is converted from an electrical signal to an optical intermittent (on/off) signal, which is then received through the serial transmission line 18. sent to the department.

この場合、送信部において、測定対象の数Nとデータの
ビット数Mdにより伝送するデータに必要なビット数M
は、次のようにして求められる。
In this case, in the transmitter, the number of bits M required for the data to be transmitted is determined based on the number N of measurement objects and the number Md of data bits.
is obtained as follows.

すなわち、測定対象の数Nはアドレスの数と対応するの
で、アドレスに必要なビット数Maは、Ma  −[l
og  (N −1)/log  2コ(N>=2) となる。但し、[A]はAを越えない自然数を表わし、
またN−1の時はMa=1となる。よって、送信するデ
ータに必要なビット数Mは、M −Ma +Md となる。例えば、測定対象の数N−8.データ長Md−
12ビットであれば、Ma−3であるからM=15ビッ
トとなり、15ビツトのデジタル符号が送信部から受信
部へ伝送されることになる。
In other words, since the number of measurement targets N corresponds to the number of addresses, the number of bits Ma required for an address is Ma − [l
og (N −1)/log 2 (N>=2). However, [A] represents a natural number not exceeding A,
Further, when the number is N-1, Ma=1. Therefore, the number M of bits required for the data to be transmitted is M − Ma +Md. For example, the number of measurement objects is N-8. Data length Md-
If it is 12 bits, it is Ma-3, so M=15 bits, and a 15-bit digital code is transmitted from the transmitter to the receiver.

一方、受信部の光/電気変換回路19では、送信部から
シリアル伝送線18を通して送られてくる光信号が、電
気信号(パラレルなデジタル符号)に変換され、シリア
ル/パラレル変換回路20で、アドレスとデータからな
るパラレルなデジタル符号に変換される。またこの場合
、受信信号と、パリティピント、スタートビット、スト
ップビットによるエラー判定によるエラー信号が、タイ
ミング回路21に人力される。そして、タイミング回路
21では、シリアル/パラレル変換回路20での受信信
号とエラー信号を基に、正常受信時にのみ書込み信号を
2ポ一トRAM22に人力することにより、シリアル/
パラレル変換回路7でパラレルなデジタル符号に変換し
たデータは、そのアドレスによって指定される2ポ一ト
RAM22内の場所に第4図(a)に示す如く記憶され
る。この場合、測定部(電圧信号)1データからにデー
タまで送信部から順次送信されてくる毎にデータか更新
されていき、その更新周期はデータ収集時間に伝送時間
を加えた時間について、1データ〜にデータまで加え合
せた時間が最小となる。但し、送信部における自動送信
回路16での送信命令のタイミングを最適化し、データ
送信中に次のデータ収集を行なえば、更新周期は更に短
縮できる。
On the other hand, the optical/electrical conversion circuit 19 of the receiving section converts the optical signal sent from the transmitting section through the serial transmission line 18 into an electrical signal (parallel digital code), and the serial/parallel conversion circuit 20 converts the optical signal sent from the transmitting section through the serial transmission line 18 into an electrical signal (parallel digital code). and data are converted into parallel digital codes. Further, in this case, the received signal and an error signal based on the error determination based on the parity focus, start bit, and stop bit are input to the timing circuit 21 manually. Then, in the timing circuit 21, based on the received signal and error signal in the serial/parallel conversion circuit 20, a write signal is manually inputted to the 2-point RAM 22 only when reception is normal.
The data converted into parallel digital codes by the parallel conversion circuit 7 is stored at a location in the two-point RAM 22 designated by the address as shown in FIG. 4(a). In this case, the data is updated every time data is sequentially transmitted from the transmitter from 1 data (voltage signal) to 2 data from the measurement unit (voltage signal), and the update period is 1 data per data collection time plus transmission time. The time taken by adding up the data to ~ is the minimum. However, the update cycle can be further shortened by optimizing the timing of the transmission command in the automatic transmission circuit 16 in the transmission section and collecting the next data during data transmission.

次に、CPU23では第3図に示すフロー図に従って、
2ポ一トRAM22から必要とするデータを読み出して
演算処理を行ない、アラーム出力等の監視および制御が
行なわれる。すなわち本実施例では、2ポ一トRAM2
2のデータのM S Bが+5V(“1”)に接続され
ていることにより、受信データの書込み時にはデータの
MSBが必ず“1”になる。そこで、CPU2Bはメモ
リ内容を読出した(ステップSl)時には、その後に該
当ビット(MSB)に“0“を書込み(ステップS2)
、次のデータ読込み時に1゛に変化していることで、デ
ータの更新を確認することができる(ステップS3)。
Next, the CPU 23 executes the following steps according to the flowchart shown in FIG.
Necessary data is read out from the 2-point RAM 22, arithmetic processing is performed, and alarm output and the like are monitored and controlled. That is, in this embodiment, the 2-point RAM 2
Since the MSB of data No. 2 is connected to +5V (“1”), the MSB of data is always “1” when writing received data. Therefore, when the CPU 2B reads the memory contents (step Sl), it then writes "0" to the corresponding bit (MSB) (step S2).
, changes to 1 when the next data is read, thereby confirming that the data has been updated (step S3).

ここで、読出したデータの該当ビット(MSB)が”]
”に変化していない場合には、前回読み出した時からデ
ータか更新されていないことが判定できるため、システ
ムとして要求される異常処理、例えばアラーム出力が行
なわれる(ステップS4)。一方、読出したデータの該
当ビット(MSB)が“1″に変化している場合には、
正常であることが判定できるため、当該データを用いて
演算処理を行ない、システムとして要求されるアラーム
出力等の監視および制御が行なわれる(ステップS5)
。CPU2Bでは、以上の第3図のフロー図に示す処理
が周期的に行なわれる。
Here, the corresponding bit (MSB) of the read data is "]
”, it can be determined that the data has not been updated since the last time it was read, so abnormal processing required by the system, such as alarm output, is performed (step S4). If the relevant bit (MSB) of the data changes to “1”,
Since it can be determined that the system is normal, arithmetic processing is performed using the data, and monitoring and control of alarm output, etc. required by the system is performed (step S5).
. The CPU 2B periodically performs the processing shown in the flowchart of FIG. 3 above.

ここで、第5図(a)に示す如く、CPU23の処理周
期をTX、送信部24のデータ収集周期をT2とした場
合、CPU23が処理中に必ず1回以上データが更新さ
れるためには、T2くT1なることが必要である。換言
すると、T2〉T1ではCPU23が伝送データの更新
を待つことになり、処理効率が低下する。また、従来採
用されている第5図(b)のような伝送方式と比較する
と、測定箇所をNか所とした場合には、処理周期T、−
Nx t1+CPU23の伝送を除く演算時間(Nか所
分) 処理周期T−,ヰNxt−,+CPU23の伝送を除く
演算時間(Nか所分) となる。すなわち、本実施例ではtlが最小(メモリ読
出し時間等)となっているため、CPU23の処理周期
を最小とすることができ、監視装置の処理速度を向上す
ることができる。なお、第5図(b)で26はAJj定
部、27は伝送回路である。
Here, as shown in FIG. 5(a), if the processing cycle of the CPU 23 is TX and the data collection cycle of the transmitter 24 is T2, in order for the data to be updated at least once during processing by the CPU 23, , T2 must be T1. In other words, when T2>T1, the CPU 23 waits for the transmission data to be updated, reducing processing efficiency. Furthermore, compared to the conventionally adopted transmission method as shown in FIG. 5(b), when the number of measurement points is N, the processing period T, -
Nx t1+Computation time excluding CPU 23 transmission (N locations) Processing period T-, ヰNxt-,+Computation time excluding CPU 23 transmission (N locations). That is, in this embodiment, since tl is the minimum (memory read time, etc.), the processing cycle of the CPU 23 can be minimized, and the processing speed of the monitoring device can be improved. In FIG. 5(b), 26 is an AJJ constant section, and 27 is a transmission circuit.

上述したように、本実施例の監視装置では、送信部にお
いて、アドレス発生回路12と自動送信回路16とによ
り、シーケンシャルな信号選択デジタル符号化 シリア
ル信号化という動作を行なわせているため、極めて時間
効率の良いデータ収集を行なうことが可能となる。また
、受信部においては、送信部で付加された2ポー)RA
M22のアドレスに直接データを書込んで記憶させてい
るため、高速のデータ伝送を行なうことが可能となる。
As described above, in the monitoring device of this embodiment, the address generation circuit 12 and the automatic transmission circuit 16 perform sequential signal selection digital encoding and serial signal conversion in the transmitting section, so it takes a very long time. It becomes possible to perform efficient data collection. In addition, in the receiving section, the 2-port RA added in the transmitting section
Since data is directly written and stored in the address of M22, high-speed data transmission is possible.

さらに、送信部の測定部から受信部の2ポ一トRAM2
2まではCPU23と完全に独立しており、しかも送信
側が自発的にデータを書換えていくために、データ伝送
とは独立してデータ処理を行なうことができ、データ要
求等のハンドシェイクによる時間のロスを無くして、監
視・制御の処理速度を向上させることが可能となる。
Furthermore, there is a 2-point RAM 2 from the measuring section of the transmitting section to the receiving section.
Up to 2 are completely independent of the CPU 23, and since the sending side rewrites data voluntarily, data processing can be performed independently of data transmission, saving time due to handshakes such as data requests. It becomes possible to eliminate losses and improve the processing speed of monitoring and control.

すなわち、CPO23は2ポ一トRAM22の必要なデ
ータを読み出すだけで最新の測定データが得られるため
、データを収集する際の待時間が最小となり、監視−制
御のためのソフトウェアの応答時間を向上させることが
可能となる。一方、従来はデータ収集の種類によっては
、その伝送までの時間のばらつき等から収集時間は区々
で、ソフトウェア設計時にその最大時間をデータ収集時
間として確保する必要があったのに対し、本実施例では
2ボ一トRAM22のデータ読み出しは一定時間で行な
われるため、データ収集時間のマージンが必要が無(、
応答速度の向上を図ることが可能となる。また、受信部
においては、2ポ一トRAM22のデータの一部に“O
oの固定データを書込むため、伝送データの更新の有無
を確認することができ、データ伝送の異常診断を容易に
行なうことか可能となる。
In other words, the CPO 23 can obtain the latest measurement data simply by reading the necessary data from the 2-point RAM 22, which minimizes the waiting time when collecting data and improves the response time of software for monitoring and control. It becomes possible to do so. On the other hand, in the past, the collection time varied depending on the type of data collection due to variations in time until transmission, and it was necessary to secure the maximum time as the data collection time during software design. In the example, data is read from the 2-bot RAM 22 in a fixed time, so there is no need for a data collection time margin (
It becomes possible to improve response speed. In addition, in the receiving section, part of the data in the 2-point RAM 22 is
Since the fixed data of o is written, it is possible to check whether or not the transmitted data has been updated, and it becomes possible to easily diagnose abnormalities in data transmission.

尚、本発明は上記実施例に限定されるものではなく、次
のようにしても実施できるものである。
It should be noted that the present invention is not limited to the above embodiments, but can also be implemented as follows.

(a)第6図に示すように、第2図の受信部における2
ボ一トRAM22に代えて、ラッチまたはバッファ(F
IFOのようなパラレルψシフトレジスタ等)を備え、
アドレスデコーダ29で選択されたラッチまたはバッフ
ァ28にデータを書込んで記憶させるようにしてもよい
。この場合、前述したCPU23の“0゛書込みと同一
の機能は、ラッチまたはバッファ28のクリアにより実
現することができる。
(a) As shown in FIG. 6, 2 in the receiving section of FIG.
Instead of the button RAM 22, a latch or buffer (F
Equipped with a parallel ψ shift register such as IFO),
Data may be written and stored in the latch or buffer 28 selected by the address decoder 29. In this case, the same function as the "0" write by the CPU 23 described above can be achieved by clearing the latch or buffer 28.

本実施例では、」−記実施例の場合と同様の効果が得ら
れるばかりでなく、特にバッファとして、書込まれたデ
ータを書込み順に一定数量まで蓄えられるFIFOを用
いることにより、CPU2Bは前回読み出しからの全デ
ータを収集できるため、デジタルフィルタによる平均化
や変化量の測定等、時系列の処理を要求される監視装置
の伝送回路に最適である。
In this embodiment, not only the same effect as in the embodiment described in "-" is obtained, but also the CPU 2B uses a FIFO as a buffer that can store written data up to a certain amount in the order of writing. It is ideal for transmission circuits in monitoring equipment that require time-series processing, such as averaging using digital filters and measuring changes.

(b)第7図に示すように、第1図の送信部における自
動送信回路7が、アドレス発生回路3に対して発生する
タイミング信号を複数とすることにより、信号に応じて
送信頻度を変化させる(信号毎に異なる周期で送信する
)ようにしてもよい。
(b) As shown in FIG. 7, the automatic transmission circuit 7 in the transmission section of FIG. 1 generates a plurality of timing signals to the address generation circuit 3, thereby changing the transmission frequency according to the signals. (transmit each signal at a different period).

すなわち、各信号の重要性が等しい場合には、信号(1
) −(2) −(3)−・・・−(k) −(1)の
ように順次(1)〜(k)までの信号をアドレス発生回
路3で選択すればよいが、例えば信号(1)および(2
)がプラントの安全性に関わる信号であり、できるだけ
速い応答性が要求される場合で、他の信号(3)〜(k
)がそれ程重要でない信号の場合には、信号(1)→(
2)→(3)−(1)−(2)−(4)−・・・=(1
)−(2)−(k)−(1)−(2)−(3)−・・・
のように信号をアドレス発生回路3で選択することによ
り、信号(1)および(2)は信号(3)〜(k)に比
べて(k−2)倍の頻度で処理され、より一層応答性の
向上を図ることが可能となる。また、本実施例では、信
号(1)および(2)のみを分離して別装置とする方式
に比べて、コストおよびスペースの点で極めてメリット
が大きい。
That is, if each signal has equal importance, then the signal (1
) -(2) -(3)-...-(k) The address generation circuit 3 may select the signals (1) to (k) sequentially as shown in -(1), but for example, if the signal ( 1) and (2
) is a signal related to plant safety and requires the fastest possible response, and other signals (3) to (k
) is a less important signal, signal (1) → (
2)→(3)-(1)-(2)-(4)-...=(1
)-(2)-(k)-(1)-(2)-(3)-...
By selecting the signals in the address generation circuit 3 as shown in FIG. This makes it possible to improve performance. Furthermore, this embodiment has extremely large advantages in terms of cost and space, compared to a method in which only signals (1) and (2) are separated into separate devices.

(c)第8図に示すように、第1図の送信部に、送信デ
ータ群に時計回路30(またはこれに代わるカウンタ回
路)を設け、時間データを切換回路2に入力し、−群の
データと共にデータを収集した時間データを送信するよ
うにしてもよい。この場合、受信部における記憶回路8
の記憶内容は第4図(b)に示すようになる。さらに、
本実施例では、時計回路30から時間インデックスをパ
ラレル/シリアル変換回路4に人力し、各データに。
(c) As shown in FIG. 8, the transmitter in FIG. 1 is provided with a clock circuit 30 (or a counter circuit in place of this) for the transmission data group, and the time data is input to the switching circuit 2. The time data at which the data was collected may also be transmitted together with the data. In this case, the storage circuit 8 in the receiving section
The stored contents are shown in FIG. 4(b). moreover,
In this embodiment, the time index is manually inputted from the clock circuit 30 to the parallel/serial conversion circuit 4 and converted into each data.

同一時刻に収集されたと判定可能な時間のインデックス
を付加して送信するようにしている。ここで、時間イン
デックスとは、時計回路30(またはこれに代わるカウ
ンタ回路)の下位データとして、演算処理回路10での
演算周期に比べて十分長い部分をデータに付加して送信
するものであり、これにより同時データの処理や前回か
らの時間経過測定等、時間情報を必要とする処理が可能
となる。この場合、受信部における記憶回路8の記憶内
容は第4図(C)に示すようになる。
The data is sent with a time index that can be determined to be collected at the same time. Here, the time index is something that is transmitted as lower-order data of the clock circuit 30 (or a counter circuit replacing it) by adding a portion that is sufficiently long compared to the calculation cycle of the calculation processing circuit 10 to the data. This enables processing that requires time information, such as simultaneous data processing and time elapsed measurement since the previous time. In this case, the stored contents of the storage circuit 8 in the receiving section are as shown in FIG. 4(C).

(d)一つの送信部に対し、二つの受信部を接続してバ
ックアップ回路を構成するようにしてもよい。すなわち
、原子力発電プラントにおける原子炉の監視等ではシス
テムダウンが重大であるため、かかる構成とすることに
よる信頼性の向トが必要であり、絶大な効果を得ること
が可能となる。
(d) Two receivers may be connected to one transmitter to form a backup circuit. That is, since a system failure is serious in the monitoring of a nuclear reactor in a nuclear power plant, it is necessary to improve reliability by adopting such a configuration, and it is possible to obtain a tremendous effect.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、プラントで測定し
たデータに受信部の記憶回路と対応するアドレスを付加
し、これを周期的にシリアル信号として送信部から自動
送信し、この送信部からの信号を受信部の記憶回路内に
アドレスの指定する場所に記憶し、この記憶回路から必
要とするデータを演算処理回路により伝送と独立して読
み出し、演算処理して監視および制御を行なうようにし
たので、ケーブル本数・装置数の削減ならびに耐雑音特
性の向上を図り、しかもデータの伝送速度を向上させて
高速応答を実現することが可能な極めて信頼性の高い監
視装置が提供できる。
As explained above, according to the present invention, an address corresponding to the storage circuit of the receiving section is added to the data measured in the plant, and this is automatically transmitted periodically as a serial signal from the transmitting section. The signal is stored in the memory circuit of the receiving section at a location specified by the address, and the necessary data is read out from the memory circuit by the arithmetic processing circuit independently of transmission, and arithmetic processing is performed for monitoring and control. Therefore, it is possible to provide an extremely reliable monitoring device that can reduce the number of cables and devices, improve noise resistance, and increase data transmission speed to achieve high-speed response.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による監視装置を示すブロック図、第2
図は本発明による監視装置の一実施例を示すブロック図
、第3図は同実施例における作用を説明するためのフロ
ー図、第4図はメモリへのデータの記憶状態を示す概念
図、第5図は同実施例における作用効果を説明するため
の図、第6図乃至第8図は本発明による監視装置の他の
実施例を示す要部ブロック図である。 1・・・測定部、2・・・切換回路、3・・−アドレス
発生回路、4・・・パラレル/シリアル変換回路、5・
・自動送信回路、6・・・シリアル伝送路、7・・・シ
リアル/パラレル変換回路、8・・・記憶回路、9・・
・タイミング回路、10・・・演算処理回路。 出願人代理人 弁理士 鈴江武彦 第3図 第8図 −゛−シL’J(’J
FIG. 1 is a block diagram showing a monitoring device according to the present invention, and FIG.
FIG. 3 is a block diagram showing an embodiment of the monitoring device according to the present invention, FIG. 3 is a flow diagram for explaining the operation of the same embodiment, FIG. FIG. 5 is a diagram for explaining the functions and effects of the same embodiment, and FIGS. 6 to 8 are block diagrams of essential parts showing other embodiments of the monitoring device according to the present invention. DESCRIPTION OF SYMBOLS 1... Measuring section, 2... Switching circuit, 3... Address generation circuit, 4... Parallel/serial conversion circuit, 5...
・Automatic transmission circuit, 6... Serial transmission line, 7... Serial/parallel conversion circuit, 8... Memory circuit, 9...
- Timing circuit, 10... Arithmetic processing circuit. Applicant's representative Patent attorney Takehiko Suzue Figure 3 Figure 8-゛-shi L'J ('J

Claims (1)

【特許請求の範囲】 プラントにおける圧力、温度等のプロセス量や放射線レ
ベルを測定し、監視および制御を行なう監視装置におい
て、 プロセス量や放射線レベルを測定する複数の測定部と、
前記測定部から出力される複数のデータを入力し、これ
らを順次切換え選択し送信対象のデータとして出力する
切換回路と、前記切換回路から選択出力される各データ
毎に対応して受信部データ記憶場所のアドレスを発生す
るアドレス発生回路と、前記切換回路からのデータと前
記アドレスを合わせた複数のパラレルなデジタル符号を
シリアルなデジタル符号に変換して送信するパラレル/
シリアル変換回路と、前記アドレス発生回路に対してタ
イミング信号を、また前記パラレル/シリアル変換回路
に対して送信命令をそれぞれ一定周期で発生する自動送
信回路とからなる送信部、 前記送信部からシリアル伝送路を介して送られてくるシ
リアルなデジタル符号を受信し、アドレスとデータから
なるパラレルなデジタル符号に変換して出力するシリア
ル/パラレル変換回路と、前記シリアル/パラレル変換
回路から出力されるパラレルなデジタル符号のうちアド
レスによって指定される場所にデータを書込んで記憶す
る記憶回路と、前記シリアル/パラレル変換回路での受
信信号により前記記憶回路の書込み信号を作成するタイ
ミング回路と、前記記憶回路から必要とするデータを読
み出して演算処理し、アラーム出力等の監視および制御
を行なう演算処理回路とからなる受信部、 を備えて成ることを特徴とする監視装置。
[Claims] A monitoring device that measures, monitors and controls process quantities such as pressure and temperature, and radiation levels in a plant, comprising: a plurality of measurement units that measure process quantities and radiation levels;
a switching circuit that inputs a plurality of data outputted from the measurement section, sequentially switches and selects these, and outputs them as data to be transmitted; and a receiving section data storage corresponding to each data selected and outputted from the switching circuit. An address generation circuit that generates a location address, and a parallel/parallel converter that converts a plurality of parallel digital codes, which are a combination of the data from the switching circuit and the address, into serial digital codes and transmits the serial digital codes.
A transmitting unit comprising a serial converter circuit and an automatic transmitting circuit that generates a timing signal to the address generating circuit and a transmission command to the parallel/serial converter circuit at a constant cycle, serial transmission from the transmitting unit A serial/parallel conversion circuit receives a serial digital code sent through a cable, converts it into a parallel digital code consisting of an address and data, and outputs it, and a parallel conversion circuit outputs from the serial/parallel conversion circuit. a memory circuit that writes and stores data in a location specified by an address in the digital code; a timing circuit that creates a write signal for the memory circuit based on a signal received by the serial/parallel conversion circuit; 1. A monitoring device comprising: a receiving section comprising an arithmetic processing circuit that reads out and arithmetic-processes necessary data, and monitors and controls alarm output, etc.
JP63148252A 1988-06-17 1988-06-17 Monitoring device Expired - Lifetime JPH0683504B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63148252A JPH0683504B2 (en) 1988-06-17 1988-06-17 Monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63148252A JPH0683504B2 (en) 1988-06-17 1988-06-17 Monitoring device

Publications (2)

Publication Number Publication Date
JPH01317100A true JPH01317100A (en) 1989-12-21
JPH0683504B2 JPH0683504B2 (en) 1994-10-19

Family

ID=15448632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63148252A Expired - Lifetime JPH0683504B2 (en) 1988-06-17 1988-06-17 Monitoring device

Country Status (1)

Country Link
JP (1) JPH0683504B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016135091A (en) * 2015-01-19 2016-07-25 エルエス産電株式会社Lsis Co., Ltd. Data collection device of photovoltaic power generation system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201493A (en) * 1982-05-20 1983-11-24 Nec Corp Remote scanning system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201493A (en) * 1982-05-20 1983-11-24 Nec Corp Remote scanning system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016135091A (en) * 2015-01-19 2016-07-25 エルエス産電株式会社Lsis Co., Ltd. Data collection device of photovoltaic power generation system
US10091273B2 (en) 2015-01-19 2018-10-02 Lsis Co., Ltd. Data collecting device for photovoltaic device

Also Published As

Publication number Publication date
JPH0683504B2 (en) 1994-10-19

Similar Documents

Publication Publication Date Title
US4241398A (en) Computer network, line protocol system
US4829596A (en) Programmable controller with fiber optic input/output module
CA1130425A (en) Digital remote control system
JPH03196729A (en) Error display device for data transmission system
JPH01317100A (en) Monitor
US4545029A (en) Remote correlation of sequence of events
US5093831A (en) Fast calculation circuit for cyclic redundancy check code
US5119222A (en) Fault examining apparatus for loop-shaped data transmission system using optical fiber
JPH0936859A (en) Monitoring information repeating method and device therefor
KR910003242B1 (en) Data collection method and apparatus for loop-linked control system
US5172091A (en) Asynchronous parallel status comparator
KR900001694B1 (en) Data transfer system
CA1083242A (en) Monitor and alarm apparatus in loop line system
GB2036390A (en) Improvements in or Relating to Telephone Exchanges
JPH04329098A (en) Remote monitor
JPH09146709A (en) Control device having highly reliable a/d conversion function
JP3483339B2 (en) Set value information transmission device
JPH01231460A (en) Integrated circuit for line data transmission/reception
SU754424A1 (en) Device for registering and monitoring asynchronous signals
SU1101889A1 (en) Buffer storage
JPS61117941A (en) Method for transmitting plant process signal
JPH0324601A (en) Control method
JPH05145524A (en) Data monitor equipment
JPH0458181A (en) Decentralized processing type radiation monitor system
JP2000261527A (en) Fault monitor for digital signal transmission