JPH01316830A - タスク実行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、タスク実行制御方式に関し、特に。

マルチプロセッサシステムに用いて好適なタスク実行制
御方式に関するものである。

〔従来の技術〕

従来、データ処理システムの性能を向上させるために、
複数台の命令プロセッサによりシステムを構成したマル
チプロセッサシステムがある。

第３図は、マルチプロセッサシステムの構成の一例を示
す図である。このマルチプロセッサシステムは、１台の
主記憶装置（Ｍ　Ｓ　）１０と４台の命令プロセッサ（
ＩＰＩ〜ＩＰ４）１１〜１４から構成されているシステ
ムである。このマルチプロセッサシステムは、４台の命
令プロセッサ１１〜１４が主記憶装置１０を共有して、
１つのオペレーティングシステムによりシステム運転を
行い、ジョブの処理実行を行うようになっている。マル
チプロセッサシステムの運転制御を行うオペレーティン
グシステムは、ジョブの処理（プログラム処理）をタス
クと呼ばれる処理単位に分割して実行する。オペレ−テ
ィングシステムは、ジョブの処理を実行するため、ジョ
ブの処理単位のタスクを生成し、データ処理システムの
資源の割当て、管理等をタスク単位に行う。

第４図は、タスクの状態を説明する遷移図である。第４
図の遷移図に示すように、タスクの状態は、実行状態１
５．実行可能状態１６．および待ち状態１７のいずれか
の３つの状態をとる。システム資源が割当てられて生成
されたタスクは、実行可能状態１６のタスクとなる。

第５図は、タスクディスパッチング待ち行列の例を示す
図である。タスクディスパッチング待ち行列では、生成
されたタスクが、それぞれタスク制御ブロック（ＴＣＢ
）２３として順次に登録される。

タスク制御ブロック２３は、当該タスクのアドレス空間
毎にアドレス空間制御ブロック（Ａ　Ｓ　ＣＢ）２２に
より管理される。アドレス空間制御ブロック２２のＡＳ
ＣＢ　Ｌ〜ＡＳＣＢ５はそれぞれのアドレス空間を現わ
し、ディスパッチング優先順位にしたがって順次にポイ
ンタで接続されている。このアドレス空間制御ブロック
２２はカレントベクトルテーブル（ＣＶＴ）２１により
管理され、ポイントされている。カレントベクトルテー
ブル２１は、ＣＶＴアドレスベクトル２０によりポイン
トされており。

タスクディスパッチャがタスクをディスパッチするとき
、ＣＶＴアドレスベクトル２０を参照してカレントベク
トルテーブル２１の位置情報を得る。タスクディスパッ
チャは、このようにして、タスクデ、イスパッチング待
ち行列を検索し、最も優先順位の高いタスクを選択し、
システム資源を割当て、命令プロセッサ上での実行の対
象とする。すなわち、タスクをディスパッチして、タス
クを実行状態とする。これによりタスクが実行され、ジ
ョブの処理が実行されることになる。

このように、主記憶装置１０と４台の命令プロセッサ１
１〜１４から構成されるマルチプロセッサシステム（第
３図）においては、オペレーティングシステムが、ジョ
ブの処理を実行するため、第５図に示すような、システ
ムで１個のタスクディスパッチング待ち行列を生成し、
ディスパッチャが生成したタスクディスパッチング待ち
行列により、順次にタスク（タスク制御ブロック）を選
び出し、４台の命令プロセッサ１１〜１４のいずれかの
命令プロセッサにタスクを実行させる。このタスクディ
スパッチャが行うタスクの選択制御は、必ず最も優先順
位の高いタスクを選び出すように制御され。

順次に空いている命令プロセッサに割り当てるように制
御される。このため、タスクはいずれの命令プロセッサ
にも均等な確率で割当てられるように制御されることに
なる。

なお、このようなタスクディスパッチャの諸機能につい
ては、例えば、千田正彦著［大型オペレーティングシス
テム　ＭＶＳの機能と構造」、近代科学社ｒ　ＰＰ−８
４〜９５およびｐｐ、１０１〜１０４に論じられている
。

〔発明が解決しようとする課題〕

ところで、上述のようなタスクディスパッチャにおいて
、各タスクが全ての命令プロセッサに均等な確率で割当
てられるようにタスク実行制御が行われる。しかし、こ
のようなオペレーティングシステムのタスク実行制御が
、マルチプロセッサシステムにおいて、必らずしも、ハ
ードウェア資源を最も有効に利用できるような制御のア
ルゴリズムとはなっていない。これを、例えば、第６図
に示すような構成のマルチプロセッサシステムの場合を
例にして説明する。

第６図は、マルチプロセッサシステムの構成の他の一例
を示す図である。第６図のマルチプロセッサシステムは
、１台の主記憶装置３０と４台の命令プロセッサ３１〜
３４から構成されているシステムである。４台の命令プ
ロセッサ３１〜３４は２台の記憶制御装置（ＳＣ）３５
〜３６を介して主記憶装置３０に接続されている。この
システムではキャシュメモリとして、命令プロセッサ３
１〜３４および記憶制御装置３５〜３６に、バッファ記
憶（ＢＳ）およびワーク記憶（Ｗ　Ｓ　）がそれぞれ設
けられ、全体としてバッファ記憶→ワーク記憶→主記憶
の三階層の記憶構成となっている。なお、３７および３
８は入出力処理部である。このシステムにおいて、オペ
レーティングシステムの制御によって、ディスパッチャ
が各タスクの割当ての制御を行う場合、命令プロセッサ
（Ｉ　Ｐ　１〜ＩＰ４）３１〜３４を均等な確率で順次
に一定時間（タイムスライス）の間を割当て、タスクを
実行するように制御が行われる。あるタスクが１例えば
命令プロセッサ（Ｉ　Ｐ　１）３１で実行される場合、
当該タスクが使用するプログラムおよびデータは主記憶
装置３０から読出され、記憶制御装置３５のワーク記憶
ＷＳＩおよび命令プロセッサ（ＩＰＩ）３１のバッファ
記憶ＢＳＩに格納されて。

当該タスクの処理が実行される。この処理の過程におい
ては、当該タスクがイベント待ち、システムの資源待ち
、タイムスライス完了などの要因により、命令プロセッ
サ制御権を手放して、待ち状態および実行可能状態とな
った後、再び、当該タスクに命令プロセッサ制御権が割
当てられて、当該タスクの処理の実行が継続されるよう
にして、タスク実行制御が行われる。この場合、当該タ
スクに割当てられる命令プロセッサ制御権が、（１）命
令プロセッサＩＰＩに割当てられた場合、ワーク記憶Ｗ
ＳＩおよびバッファ記憶ＢＳＩに格納されているプログ
ラム、データは、いずれも再利用可能である。

（２）命令プロセッサＩＰ２に割当てられた場合、ワー
ク記憶ＷＳＩのプログラム、データは再利用可能である
が、バッファ記憶ＢＳＩのプログラム。

データは再利用不可能である。このため、この場合には
、例えば、バッファ記憶ＢＳＩのプログラム、データを
バッファ記憶ＢＳ２へ転送する。

（３）命令プロセッサＩＰ３または命令プロセッサＩＰ
４に割当てられた場合、バッファ記憶ＢＳ１およびワー
ク記憶ＷＳＩのプログラム、データはいずれも再利用不
可能である。このため、この場合には、再び、主記憶Ｍ
Ｓからプログラム、データを読出し、ワーク記憶ＷＳＩ
およびバッファ記憶ＢＳＩに格納する。

一般に、バッファ記憶ＢＳは小容量のため、あるタスク
が命令プロセッサ制御権を手放した後、再びディスパッ
チされるまでの間、他タスクの実行によりバッファ記憶
ＢＳ上のプログラム、データが追い出されている場合が
多い。しかし、前記の（２）の場合のようにバッファ記
憶ＢＳ上のデータが再利用できない場合でも、バッファ
記憶ＢＳは高速メモリであり、他のバッファ記憶ＢＳか
ら転送できる場合、また、記憶制御装置ｓｃのワーク記
憶ＷＳから転送できる場合には、システムの性能が大き
く低下するようなことはない。

と＝ろで、記憶制御装置ＳＣに設けるワーク記憶ＷＳは
比較的大容量であるため、当該タスクが再びディスバッ
チされる時にも、前回の当該タスクの実行時点のデータ
がワーク記憶ｗｓに残されている場合が多い。このよう
に、ワーク記憶のデータが再利用できる場合には、シス
テムの性能が大きく低下するようなことはない。しかし
、前記の（３）の場合のように、ワーク記憶ＷＳのデー
タが再利用できない場合、主記憶ＭＳへのメモリアクセ
スが発生し、ハードウェアのメモリオーバヘッドを増加
させ、データ処理システムの処理性能の低下が大きいと
いう問題点がある。

本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、マルチプロセッサシステムにおいて、
システムの処理性能の低下の少ないタスク実行制御方式
を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては、プログラ
ム処理単位のタスクに対してシステム資源を割当て、タ
スクの実行を開始させるタスクディスパッチャを有し、
各タスクが複数台の各々の命令処理装置に割当てられて
実行されるデータ処理システムにおいて、タスクディス
パッチャによって実行を開始するタスクを登録するディ
スパッチング待ち行列を複数個設け、該ディスパッチン
グ待ち行列の各々に対して複数台の各命令処理装置を対
応付けして、タスクディスパッチャがタスクに命令処理
装置を割当てる場合、ディスパッチング待ち行列に登録
されたタスクを当該ディスパッチング待ち行列に対応付
られた命令処理装置に優先して割当て、タスクの実行を
開始させる制御を行うことを特徴とする。

〔作用〕

前記手段によれば、タスクディスパッチャにより実行を
開始するタスクを登録するディスパッチング待ち行列が
複数個設けられる。ディスパッチング待ち行列の各々に
対して、データ処理システムのシステム資源の複数台の
各々の命令処理装置が対応付けられる。タスクディスパ
ッチャがタスクに命令処理装置を割当てる場合、ディス
パッチング待ち行列に登録されたタスクを、ディスパッ
チング待ち行列に対応付られた当該命令処理装置に優先
して割当て、当該タスクの実行を開始させるタスク実行
制御を行う。

これにより、タスクディスパッチャが各タスクを、ディ
スパッチング待ち行列に対応付けられた各々の命令処理
装置に優先的に割当てることができ、バッファ記憶また
はワーク記憶に残っているデータを再利用できる確率が
高くなる。このため。

タスクディスパッチ時のキャシュメモリ（バッファ記憶
、ワーク記憶）間のデータ転送を低減することができ、
システムの性能を向上させることができる。マルチプロ
セッサシステムの場合、ディスパッチング待ち行列の各
々に対応付ける各々の命令処理装置をグループとして、
ハードウェア特性に対応して設定することができ、タス
クディスパッチ時のキャシュメモリ間のデータ転送を更
に低減するようにして、システムの処理性能を向上させ
ることができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は５本発明の一実施例にかかるディスパッチング
待ち行列の構造の一例を示す図である。

また、第２図は、タスクディスパッチャの処理手順を示
すフローチャートである。

ここでは、ディスパッチング待ち行列は、２個設ける場
合を例として、４台の命令処理袋［ｅ！（命令プロセッ
サ）を２個のディスパッチング待ち行列に対応付ける場
合を説明する。ここでは、ディスパッチング待ち行列は
２個設けるため、第１図に示すように、エントリポイン
トを示すカレントベクトルテーブル（ｃ　Ｖ　Ｔ）４１
．４２は２個設けられる。各ディスパッチング待ち行列
は、その先頭がカレントベクトルテーブル（ＣＶ　Ｔ　
１　）４１．カレントベクトルテーブル（ＣＶＴ２）４
２で示される。アドレス空間制御ブロック（ＡＳＣＢ）
４３は、それぞれにアドレス空間を表わし、ディスパッ
チング優先順位にしたがって順次ポインタで接続される
。

このアドレス空間制御ブロック（ＡＳＣＢ）４３にタス
ク制御ブロック（ＴＣＢ）４４が１発生された実行の優
先順位にしたがって接続される。タスク制御ブロック４
４は実行可能状態のタスクを示し、各アドレス空間制御
ブロック（ＡＳＣＢＩ〜ＡＳＣＢ８）４３に対して、そ
のアドレス空間で実行すべきタスクのタスク制御ブロッ
ク４４がポインタで接続される。

ディスパッチャは、まず、各アドレス空間制御ブロック
（ＡＳＣＢＩ〜ＡＳＣＢ８）４３を順次検索し、アドレ
ス空間がディスパッチング優先順位の高い順に選択され
、次にアドレス空間内で最も優先順位の高い実行待ち状
態のタスク制御ブロックを選択する。ここでは、ディス
パッチングの優先順位をアドレス空間、タスクの順に決
定する場合の例で説明しているが、他の場合についても
同様である。

ＣＶＴアドレスベクトル４５．４６は、各々の命令プロ
セッサＩＰＬ〜ＩＰ４に対応して設けられ、各命令プロ
セッサＩＰ１〜ＩＰ４の優先ディスパッチング待ち行列
に対応したＣＶＴのアドレスを示す。ここでは、命令プ
ロセッサＩＰＩと命令プロセッサＩＰ２とが第１のプロ
セッサグループを形成し、まず、第１ＣＶＴアドレスベ
クトル（ＣＶＴＩアドレスベクトル）４６を参照し、次
に第２ＣＶＴアドレスベクトル（ＣＶＴ２アドレスベク
トル）４５を参照するように設定して、第１のディスパ
ッチング待ち行列に対応するようにしている。

また、命令プロセッサＩＰ３と命令プロセッサ■Ｐ４と
が第２のプロセッサグループを形成し、まず、第１ＣＶ
Ｔアドレスベクトル（ＣＶＴ２アドレスベクトル）４６
を参照し１次に第２ＣＶＴアドレスベクトル（ＣＶＴＩ
アドレスベクトル）４５を参照するように設定して、第
２のディスパッチング待ち行列に対応するようにしてい
る。

第２図は、タスクディスパッチャの処理手順を示すフロ
ーチャートである。次に、第２図を参照して、タスクデ
ィスパッチャの処理手順を説明する。まず、ディスパッ
チャが起動されると、ステップ５１において、ディスパ
ッチ対象のディスパッチプロセッサを決定する。これに
より、例えば、命令プロセッサがＩＰｋと決定される。

次に、ステップ５２で、ディスパッチプロセッサの優先
ディスパッチ待ち行列を検索する。すなわち、ディスパ
ッチャは、命令プロセッサＩＰｋに対応する第１ＣＶＴ
アドレスベクトル４６を読み出し、例えば、ＣＶＴ１ア
ドレスを得て、ＣＶＴＩを順次読み出すことにより命令
プロセッサＩＰｋの優先ディスパッチング待ち行列とし
て、その先頭アドレスを得る。優先ディスパッチ待ち行
列の検索で、前述のように、アドレス空間制御ブロック
ＡＳＣＢ、タスク制御ブロックＴＣＢの順に検索する。

この検索で実行可能状態のタスクがあった場合、これを
ステップ５３．ステップ５５の処理で判定し、優先順位
の最も高いタスクから、ステップ５４でタスクをディス
パッチする処理を行う。ディスパッチングされたタスク
は、ステップ６３において、命令プロセッサＩＰｋ上で
実行され、タスク実行の終了後、再びディスパッチャを
起動する。

ステップ５３およびステップ５５の処理で、ディスパッ
チャは、優先ディスパッチング待ち行列の全アドレス空
間についてタスクを検索し、ディスパッチすべきタスク
が無い場合、ステップ５６に進み、他ディスパッチング
待ち行列の検索を行う。すなわち、次の第２ＣＶＴアド
レスベクトル４５を参照して、他のＣＶＴアドレスを得
て、例えば、ＣＶＴ２アドレスを得て、ＣＶＴ２を順次
読み出すことにより命令プロセッサＩＰｋの優先ディス
パッチング待ち行列として、その先頭アドレスを得る。

優先ディスパッチ待ち行列の検索で、前述のように、ア
ドレス空間制御ブロックＡＳＣＢ、タスク制御ブロック
ＴＣＢの順に検索する。

この検索で実行可能状態のタスクがあった場合、これを
ステップ５７．ステップ５９で判定し、優先順位の最も
高いタスクから、ステップ５８でタスクをディスパッチ
する処理を行う。ディスパッチングされたタスクは、ス
テップ６３において。

命令プロセッサＩＰｋ上で実行され、タスク実行の終了
後、再びディスパッチャを起動する。

ステップ５７およびステップ５９の処理で、ディスパッ
チャは、優先ディスパッチング待ち行列の全アドレス空
間についてタスクを検索し、ディスパッチすべきタスク
が無い場合、ステップ６０に進み、最後のディスパッチ
ング待ち行列であるか否かの判定を行い、例えば、ディ
スパッチング待ち行列が３個以上があり、これまでのタ
スクの検索の処理で残っているタスクディスパッチング
待ち行列があれば、ステップ５６に戻り、ステップ５６
からの処理を行う。ステップ６０において。

ステップ５９までの処理でタスクの検索を行ったタスク
ディスパッチング待ち行列が、最後のタスクディスパッ
チング待ち行列と判定された場合には、処理すべきタス
クが無い状態なので、ステップ６１に進み、ここでのデ
ィスパッチプロセッサである命令プロセッサＩＰｋを待
ち状態にする。

このように、システム内の全てのディスパッチング待ち
行列内に実行可能状態のタスクが１つもない場合、命令
プロセッサを待ち状態とする。この命令プロセッサの待
ち状態は、ステップ６２のように１次の割込みが発生す
れば、タスクが生成されるので、この状態は解消され、
ディスパッチャに制御が渡り、その割込みに対応して、
タスクがディスパッチされる。

以上説明した実施例において、第１図のディスパッチン
グ待ち行列のアドレス空間制御ブロックＡＳＣＢ３．Ａ
ＳＣＢ４は、全ての命令プロセッサＩＰＩ〜ＩＰ４を優
先プロセッサグループとする場合を示している。すなわ
ち、アドレス空間制御ブロックＡＳＣＢ３．ＡＳＣＢ４
は、２個のディスパッチング待ち行列の双方に接続され
ており。

いずれの命令プロセッサがディスパッチング対象の場合
も、優先ディスパッチング行列としてステップ５２（第
２図）にて検索される。

次に、このような本実施例の要点をまとめると、次のよ
うになる。

（１）マルチプロセッサシステムの命令プロセッサを幾
つかのグループに分割し、一部あるいは全部のタスクに
対しては、該タスクを優先的に実行する命令プロセッサ
グループ（優先命令プロセッサグループと呼ぶ）を予め
または動的に定め、ディスパッチャはタスクを優先的に
優先命令プロセッサグループに割当てるマルチプロセッ
サのタスク実行制御方式が提供される。

（２）このタスク実行方式においては、タスクディスパ
ッチング待ち行列を命令プロセッサグループに対応して
複数個で構成し、ディスパッチャがタスクディスパッチ
時にディスパッチング対象命令プロセッサの属する命令
プロセッサグループに対応したタスクディスパッチング
待ち行列（優先ディスパッチング待ち行列と呼ぶ）を優
先的に検索し、タスクを選択する。

（３）これにより、タスクディスパッチャは、優先タス
クディスパッチング待ち行列を最初に検索しタスクを選
択するため、各タスクはそれぞれの優先命令プロセッサ
グループ内で優先的に実行される。例えば、第６図に示
したようなマルチプロセッサシステムの構成では、命令
プロセッサＩＰ１と命令プロセッサＩＰ２とを１グルー
プとし、命令プロセッサＩＰ３と命令プロセッサＩＰ４
を１グループとした命令プロセッサグループを構成する
。このような命令プロセッサグループとすることにより
、タスクディスパッチにともなうワーク記憶の間のデー
タ移動が低減し、命令プロセッサのメモリオーバヘッド
が低減して、システムの処理の性能が向上する。

（４）タスクディスパッチャは、優先タスクディスパッ
チング待ち行列内に実行可能状態のタスクが見つからな
かった場合、他のタスクディスパッチング待ち行列を検
索し、実行可能状態のタスクがあった場合、該タスクを
ディスパッチする。これにより、タスクは優先命令プロ
セッサグループ外の命令プロセッサがアイドルの時その
命令プロセッサに割当てられ、システムスループットが
確保される。

（５）あるタスクを全命令プロセッサに均等な確率で割
当てる場合、または複数の命令プロセッサグループに割
当てる場合には、例えば、該タスクを該当する全てのタ
スクディスパッチング待ち行　７列に並ばせることによ
り行える。

以上１本発明を実施例にもとづき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように１本発明によれば、タスクディス
パッチャが各タスクを、ディスパッチング待ち行列に対
応付けられた各々の命令処理装置に優先的に割当てるこ
とができ、タスクディスパッチ時に、バッファ記憶また
はワーク記憶に残っているデータを再利用できる確率が
高くなる。このため、タスクディスパッチ時のキャシュ
メモリ間のデータ転送を低減することができ、システム
の性能を向上させることができる。マルチプロセッサシ
ステムの構成時に、ハードウェアの特性に対応して命令
プロセッサグループにディスパッチング待ち行列を対応
づけることにより、システムの処理性能の向上をはかる
ことができる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるディスパッチング
待ち行列の構造の一例を示す図。 第２図は、タスクディスパッチャの処理手順を示すフロ
ーチャート、 第３図は、マルチプロセッサシステムの構成の一例を示
す図、 第４図は、タスクの状態を説明する遷移図、第５図は、
タスクディスパッチング待ち行列の例を示す図。 第６図は、マルチプロセッサシステムの構成の他の一例
を示す図である。 図中、１０．３０・・・主記憶装置、１１〜１４．３１
〜３４・・・命令プロセッサ（命令処理装置）　、　３
５．３６・・・記憶制御装置、　３７．３８・・入出力
処理部、２２．４３・・・アドレス空間制御ブロック、
２３．４４・・・タスク制御ブロック、２１．４１．４
２・・・カレントベクトルテーブル（ＣＶ　Ｔ）　、　
２０．４５．４６・・・ＣＶＴアドレスベクトル。

Claims (1)

【特許請求の範囲】
1. １、プログラム処理単位のタスクに対してシステム資源
   を割当て、タスクの実行を開始させるタスクディスパッ
   チャを有し、各タスクが複数台の各々の命令処理装置に
   割当てられて実行されるデータ処理システムにおいて、
   タスクディスパッチャによって実行を開始するタスクを
   登録するディスパッチング待ち行列を複数個設け、該デ
   ィスパッチング待ち行列の各々に対して複数台の各命令
   処理装置を対応付けして、タスクディスパッチャがタス
   クに命令処理装置を割当てる場合、ディスパッチング待
   ち行列に登録されたタスクを当該ディスパッチング待ち
   行列に対応付られた命令処理装置に優先して割当て、タ
   スクの実行を開始させる制御を行うことを特徴とするタ
   スク実行制御方式。