JPH01305364A - Trigger generating apparatus of logic scope - Google Patents
Trigger generating apparatus of logic scopeInfo
- Publication number
- JPH01305364A JPH01305364A JP13775288A JP13775288A JPH01305364A JP H01305364 A JPH01305364 A JP H01305364A JP 13775288 A JP13775288 A JP 13775288A JP 13775288 A JP13775288 A JP 13775288A JP H01305364 A JPH01305364 A JP H01305364A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- input
- signals
- patterns
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はロジックスコープのトリガ発生装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a trigger generation device for a logic scope.
ロジックデータを複数チャンネルに論理値の“0”、”
1°ルベル表現形式で表示するロシ′・ツクスコープは
よく知られている。Logic data is sent to multiple channels with logical value “0”,”
The Rossi'-Tux scope, which is expressed in the 1° Lebel representation format, is well known.
従来、この種のロジックスコープの入力義手をトリガす
るトリガ方法としては、複数個のりシック入力の信号レ
ベル、通常は2個程度の信号レベルの組み合せの論理積
として、すなわち、2612・)うちのいずれもがトリ
ガレベルを超えていると9・には全信号入力表示を可能
とする入カトリガ呑愈生するといった形式で設定されて
いた。Conventionally, the trigger method for triggering the input prosthetic hand of this type of logic scope is to use the logical product of a combination of signal levels of multiple logic inputs, usually about two signal levels, i.e., one of 2612.) It was set in such a way that if the input signal exceeds the trigger level, an input trigger is generated that allows all signal inputs to be displayed.
上述した従来のトリガ方法では、複数のトリヴ′条件が
考えられる場合には、ひとつひとつの!−,すガ条件を
設定して観測しなければならないため、頻度の少ない信
号の観測でも多くの時間がかかることが避けられないと
いう欠点がある。In the conventional triggering method described above, when multiple triv′ conditions are possible, each ! -, Since it is necessary to set and observe conditions, there is a disadvantage that it inevitably takes a lot of time even when observing signals that are infrequent.
本発明の目的は上述した欠点を除去し、頻度の少ない信
号の観測でも所要時間を大幅に短縮できるロジックスコ
ープのトリガ発生装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a trigger generation device for a logic scope that eliminates the above-mentioned drawbacks and can significantly shorten the time required even for infrequently observing signals.
本発明の装置は、ロジックデータを表示するロジックス
コープの入力トリガを発生するロジックスコープのトリ
ガ発生装置において、観測すべき複数の入力信号を所定
のクロックで一部サンプリングするかもしくは全数ラッ
チするレジスタ部と、前記複数の入力信号をロジックス
コープに入力せしめるトリガ条件を設定したトリガバタ
ンを複数種類記憶するトリガバタン記憶部と、前記レジ
スタ部の出力と前記トリガバタン記憶部の記憶する)・
リガパタンとを比較していずれかひとつのトリガバタン
とでも合致すればトリガ検出出力を発生するトリガ検出
部と、前記トリガ検出出力によって前記ロジックスコー
プの入力トリガを発生するトリガ発生部とを備えて構成
される。The device of the present invention is a register unit that partially samples or latches all of a plurality of input signals to be observed at a predetermined clock in a logic scope trigger generation device that generates an input trigger of a logic scope that displays logic data. (a) a trigger bang storage unit that stores a plurality of types of trigger bangs in which trigger conditions for inputting the plurality of input signals to the logic scope are set; and an output of the register unit and the trigger bang storage unit that stores the outputs of the register unit;
The trigger detecting section generates a trigger detection output when a trigger pattern is compared with any one trigger button, and the trigger generating section generates an input trigger of the logic scope based on the trigger detection output. Ru.
次に図面を参照して本発明の詳細な説明する。 Next, the present invention will be described in detail with reference to the drawings.
第1図は、本発明の一実施例の構成を示すブロック図で
ある。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
第1図に示す実施例は、観測する複数の入力信号を所定
のクロックで一部サンプリングするが全数ラッチするシ
フトレジスタ部11.トリガパターンを複数種類記憶す
るトリガパターン記憶部12、シフトレジスタ11の出
力とトリガパターン記憶部12の記憶するトリガパター
ンとを比較してひとつでも合致するものがあればその旨
を示すトリガ検出出力を発生するトリガ検出部13.ト
リガ検出出力を受けると複数の入力信号をロジックスコ
ープに入力可能とする入力トリガを発生するトリガ発生
部14を備えて構成される。The embodiment shown in FIG. 1 includes a shift register section 11 which partially samples a plurality of input signals to be observed at a predetermined clock, but latches all of them. A trigger pattern storage section 12 stores a plurality of types of trigger patterns, and compares the output of the shift register 11 with the trigger pattern stored in the trigger pattern storage section 12, and if there is a match at least one, outputs a trigger detection output indicating that fact. Trigger detection unit 13 that occurs. The logic scope is configured to include a trigger generation section 14 that generates an input trigger that enables input of a plurality of input signals to the logic scope upon receiving a trigger detection output.
次に、第1図の実施例の動作について説明する。Next, the operation of the embodiment shown in FIG. 1 will be explained.
レジスタ部11は、入力端子101を介して入力する観
測入力信号10の11+I2+・・・・・・I。The register unit 11 receives 11+I2+...I of the observation input signal 10 inputted via the input terminal 101.
を分岐して入力し、これをクロック110で一部サンプ
ルするか全数ラッチするかしてトリガ検出部13に送出
する。is branched and input, a part of it is sampled by the clock 110, or all of it is latched, and then sent to the trigger detection section 13.
サンプルかラッチかは、後述するトリガパターン記憶部
12に備えるトリガパターンと対応して任意に設定しう
る。Whether it is a sample or a latch can be arbitrarily set in accordance with a trigger pattern provided in the trigger pattern storage section 12, which will be described later.
トリガパターン記憶部12は、あらかじめ設定した複数
個のトリガパターンを記憶しておく。このトリガパター
ンは、観測入力信号10の工1゜■2.・・・・・・I
□のレベルがこの条件を満足するとき、いずれもロジッ
クスコープへの入力を可とする入力トリガを発生させる
ための入力トリガ発生条件として設定されるものである
。The trigger pattern storage unit 12 stores a plurality of preset trigger patterns. This trigger pattern is based on the observation input signal 10.・・・・・・I
When the level of □ satisfies this condition, both are set as input trigger generation conditions for generating an input trigger that allows input to the logic scope.
検出部13は、レジスタ11の出力とトリガパターン記
憶回路12に記憶したトリガパターン121のそれぞれ
と比較し、そのどれかひとつとでも合致するときにトリ
ガ検出出力1301を出力し、トリガ発生部14に供給
する。The detection unit 13 compares the output of the register 11 with each of the trigger patterns 121 stored in the trigger pattern storage circuit 12, and outputs a trigger detection output 1301 when it matches any one of them, and outputs a trigger detection output 1301 to the trigger generation unit 14. supply
トリガ検出部13は、トリガパターンの数Nに等しい個
数の比較回路(1)131−1.比較回路(2)131
−2.・・・・・・比較回路(N)131−N。The trigger detection unit 13 includes a number of comparison circuits (1) 131-1 . equal to the number N of trigger patterns. Comparison circuit (2) 131
-2. ...Comparison circuit (N) 131-N.
および論理和ゲート132を備え、これら比較回路でレ
ジスタ部11と各種トリガパターン121とを次次に比
較しつつ、ひとつでも合致するどきもにこれら比較回路
の出力が発生し論理和ゲート132に供給される。この
とき論理和ゲート132からは論理値゛1”のトリガ検
出出力1301が出力され、これがトリガ発生部14に
供給される。and an OR gate 132, these comparison circuits successively compare the register section 11 and various trigger patterns 121, and when at least one match occurs, an output from these comparison circuits is generated and supplied to the OR gate 132. be done. At this time, the OR gate 132 outputs a trigger detection output 1301 with a logical value of "1", which is supplied to the trigger generation section 14.
トリガ発生部14は、トリガ検出出力1301を受ける
と所定のパルス幅の入力トリガ141を発生し、これを
出力端子1401を介して送出、こうして入力トリガを
発生することによって入力トリガの発生条件を著しく緩
和し、かくしてロジックスコープに入力される観測入力
信号11+I2+・・・・・・1.を著しく時間短縮し
て観測することができる。Upon receiving the trigger detection output 1301, the trigger generation unit 14 generates an input trigger 141 with a predetermined pulse width and sends it out via the output terminal 1401. By generating the input trigger in this way, the conditions for generating the input trigger can be significantly changed. The observed input signal 11+I2+...1. can be observed in a significantly shorter time.
なお、上述した実施例では、トリガ検出部13からトリ
ガ検出出力1301を得る場合に、レジスタ部11の出
力とトリガバタンとか一致するときのみ出力する比較回
路(1)131−1〜比較回路(N)131−Nの出力
を論理和ゲート132に供給する方法を利用しているが
、これは他の論理ゲートを介して得るようにすることも
用意に実施できる。In the above-described embodiment, when obtaining the trigger detection output 1301 from the trigger detection section 13, the comparison circuit (1) 131-1 to comparison circuit (N) outputs the output only when the output of the register section 11 and the trigger button match. Although a method is used in which the output of 131-N is supplied to the OR gate 132, it can also be easily obtained through another logic gate.
たとえば、比較回路(1)131−1〜比較回路(N)
131−Nの出力をそれぞれトリガパターンの条件に対
応する入力ラインを付与した複数の論理積ゲートに導き
、これら論理積ゲートのいずれかに出力があるとき、こ
れをトリガ検出出力として利用するなど種種考えられ、
かつ容易に実施できることは明らかである。For example, comparison circuit (1) 131-1 to comparison circuit (N)
The output of 131-N is led to a plurality of AND gates each having an input line corresponding to the trigger pattern condition, and when there is an output from any of these AND gates, this can be used as a trigger detection output. considered,
And it is clear that it is easy to implement.
以上説明した様に本発明は、ロジックスコープにおいて
、複数個のトリガパターンを記憶してこれと観測すべき
信号とを比較してトリガを設定することにより、頻度の
少ないトリガに対しても複数のトリガを設定して各種信
号状態を観測でき、観測時間を著しく短縮できるという
効果がある。As explained above, the present invention stores multiple trigger patterns in the logic scope and sets the trigger by comparing this with the signal to be observed. It is possible to observe various signal states by setting triggers, and has the effect of significantly shortening observation time.
第1図は、本発明の一実施例の構成図である。
10・・・観測入力信号、11・・・レジスタ、12・
・・トリガパターン記憶部、13・・・トリガ検出部、
14・・・トリガ発生部、131−1〜131−(N)
・・・比較回路(1)〜(N)、132・・・論理話ゲ
ート、121・・・トリガパターン、13o1・・・ト
リガ検出出力。FIG. 1 is a configuration diagram of an embodiment of the present invention. 10...Observation input signal, 11...Register, 12.
...Trigger pattern storage section, 13...Trigger detection section,
14...Trigger generation section, 131-1 to 131-(N)
... Comparison circuits (1) to (N), 132 ... Logic gate, 121 ... Trigger pattern, 13o1 ... Trigger detection output.
Claims (1)
ガを発生するロジックスコープのトリガ発生装置におい
て、 観測すべき複数の入力信号を所定のクロックで一部サン
プリングするかもしくは全数ラッチするレジスタ部と、
前記複数の入力信号をロジックスコープに入力せしめる
トリガ条件を設定したトリガパタンを複数種類記憶する
トリガパタン記憶部と、前記レジスタ部の出力と前記ト
リガパタン記憶部の記憶するトリガパタンとを比較して
いずれかひとつのトリガパタンとでも合致すればトリガ
検出出力を発生するトリガ検出部と、前記トリガ検出出
力によって前記ロジックスコープの入力トリガを発生す
るトリガ発生部とを備えて成ることを特徴とするロジッ
クスコープのトリガ発生装置。[Claims] In a trigger generation device for a logic scope that generates an input trigger for a logic scope that displays logic data, there is provided a register section that partially samples or latches all of a plurality of input signals to be observed at a predetermined clock. and,
A trigger pattern storage unit stores a plurality of types of trigger patterns in which trigger conditions for inputting the plurality of input signals to the logic scope are set, and the output of the register unit is compared with the trigger pattern stored in the trigger pattern storage unit, and one of the trigger patterns is selected. A trigger generation device for a logic scope, comprising: a trigger detection section that generates a trigger detection output if it matches a trigger pattern; and a trigger generation section that generates an input trigger for the logic scope based on the trigger detection output. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13775288A JPH01305364A (en) | 1988-06-03 | 1988-06-03 | Trigger generating apparatus of logic scope |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13775288A JPH01305364A (en) | 1988-06-03 | 1988-06-03 | Trigger generating apparatus of logic scope |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01305364A true JPH01305364A (en) | 1989-12-08 |
Family
ID=15206007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13775288A Pending JPH01305364A (en) | 1988-06-03 | 1988-06-03 | Trigger generating apparatus of logic scope |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01305364A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2375465A (en) * | 2001-01-18 | 2002-11-13 | Hewlett Packard Co | Trigger pattern detection |
JP2017151092A (en) * | 2016-01-13 | 2017-08-31 | テクトロニクス・インコーポレイテッドTektronix,Inc. | Method for triggering test measuring apparatus |
-
1988
- 1988-06-03 JP JP13775288A patent/JPH01305364A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2375465A (en) * | 2001-01-18 | 2002-11-13 | Hewlett Packard Co | Trigger pattern detection |
US6658363B2 (en) | 2001-01-18 | 2003-12-02 | Hewlett-Packard Development Company, L.P. | Digital data pattern detection methods and arrangements |
GB2375465B (en) * | 2001-01-18 | 2004-07-07 | Hewlett Packard Co | Digital data pattern detection methods and arrangements |
JP2017151092A (en) * | 2016-01-13 | 2017-08-31 | テクトロニクス・インコーポレイテッドTektronix,Inc. | Method for triggering test measuring apparatus |
US11552620B2 (en) | 2016-01-13 | 2023-01-10 | Tektronix, Inc. | Event activity trigger |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0257911A2 (en) | Memory pointer with clustering | |
US20060174173A1 (en) | Built-in Test Circuit for an Integrated Circuit Device | |
US4864570A (en) | Processing pulse control circuit for use in device performing signature analysis of digital circuits | |
US3843893A (en) | Logical synchronization of test instruments | |
JPH01305364A (en) | Trigger generating apparatus of logic scope | |
US4390837A (en) | Test unit for a logic circuit analyzer | |
JPH04140677A (en) | Semiconductor circuit | |
JPS59188574A (en) | Method of comparing data signal | |
JPS637630B2 (en) | ||
JPS602639B2 (en) | clock timer | |
JPS58109855A (en) | Trigger circuit | |
JP2776321B2 (en) | Logic analyzer | |
JP2860112B2 (en) | Apparatus and method for transmitting test data for integrated circuit and device test circuit for integrated circuit | |
SU741428A1 (en) | Pulse train shaper | |
JPS59180467A (en) | Testing method of logic circuit | |
JPH04243314A (en) | Pulse generator | |
JP3084959B2 (en) | Test pattern generator | |
SU641456A1 (en) | Object automatic monitoring apparatus | |
SU824120A1 (en) | Method of measuring single time intervals | |
SU1137499A2 (en) | Automated control system operator simulator | |
JPH0710305Y2 (en) | Logistic pattern Energy generator | |
KR910009811B1 (en) | Frequency counter | |
SU920718A1 (en) | Pseudorandom code generator | |
JPH0410726A (en) | Instrument for counting delay time of network | |
JPH0133784B2 (en) |