JPH01291350A - Channel device - Google Patents
Channel deviceInfo
- Publication number
- JPH01291350A JPH01291350A JP12265788A JP12265788A JPH01291350A JP H01291350 A JPH01291350 A JP H01291350A JP 12265788 A JP12265788 A JP 12265788A JP 12265788 A JP12265788 A JP 12265788A JP H01291350 A JPH01291350 A JP H01291350A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- buffer
- output device
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 70
- 230000005540 biological transmission Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000012536 storage buffer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、チャネル装置と入出力装置との間のデータ転
送の制御に関する。特に、チャネル装置と入出力装置の
距離が離れている場合のデータ転送の制御に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the control of data transfer between a channel device and an input/output device. In particular, it relates to control of data transfer when a channel device and an input/output device are far apart.
本発明は主記憶装置に接続されたチャネル装置と複数の
入出力装置との間でバスを介してデータを転送するデー
タ転送制御方式において、チャネル装置がデータ転送に
先立ち入出力装置の受信バッファ数を入出力装置対応に
レジスタに格納しておくことにより、
データバスに接続された複数の入出力装置に対し、格納
するバッファ量がそれぞれ異なる場合であっても、その
バッファ量に応じて高速にデータの転送ができるように
したものである。The present invention relates to a data transfer control method in which data is transferred via a bus between a channel device connected to a main storage device and a plurality of input/output devices, in which the channel device transfers the number of receive buffers of the input/output devices prior to data transfer. By storing data in registers corresponding to input/output devices, even if the buffer sizes to be stored differ for multiple input/output devices connected to the data bus, the speed will be increased according to the buffer size. This allows data to be transferred.
チャネル装置は入出力装置との間で主記憶装置に格納さ
れたチャネルプログラムに従い転送動作を実施する。A channel device performs a transfer operation with an input/output device according to a channel program stored in a main storage device.
この転送動作においては、特に、チャネル装置より入出
力装置に対しデータを送出する場合には、入出力装置が
その転送タイミングをはかり、入出力装置からのデータ
転送要求に対してチャネル装置が応答する形で実施され
る場合と、入出力装置にてデータバッファを必要量用意
し、チャネル装置から入出力装置に対しバッファ量に応
じてデータを先渡しする方法がある。In this transfer operation, especially when a channel device sends data to an input/output device, the input/output device measures the transfer timing, and the channel device responds to the data transfer request from the input/output device. There is a method in which a necessary amount of data buffers are prepared in the input/output device and data is passed from the channel device to the input/output device according to the buffer amount.
前者は近距離の転送で用いられ、後者は遠距離の転送で
用いられるのが一般的である。The former is generally used for short-distance transfers, and the latter is generally used for long-distance transfers.
ところが、このような従来の方法は入出力装置からのデ
ータ転送要求を待たずにデータを先渡しした場合、先渡
しするデータ量の管理はチャネル装置で実施されること
になる。このため入出力装置はチャネル装置に応じてデ
ータバッファを準備する必要があり、−台のチャネル装
置に複数の入出力装置が接続されるシステムにおいては
接続されるすべての入出力装置のバッファ数を統一する
必要がある。これは入出力装置の種別が異なった場合に
も必要であり、高速または低速の種別を問わず実施する
必要があり、システムの構成によっては無駄を生じる問
題を有している。However, in such a conventional method, when data is transferred in advance without waiting for a data transfer request from an input/output device, the amount of data to be transferred in advance is managed by the channel device. For this reason, it is necessary to prepare data buffers for input/output devices according to the channel devices.In a system where multiple input/output devices are connected to one channel device, the number of buffers for all connected input/output devices must be It is necessary to unify. This is necessary even when the type of input/output device is different, and it is necessary to perform it regardless of the type of input/output device, high speed or low speed, and has the problem of causing waste depending on the system configuration.
本発明はこのような問題を解決するもので、データバス
に接続された複数の入出力装置に対し、格納するバッフ
ァ量が異なる場合であっても、そのバッファ量に応じて
嫡速にデータ転送ができる方式を提供することを目的と
する。The present invention solves this problem, and even if the storage buffer sizes differ between multiple input/output devices connected to a data bus, data can be transferred at a high speed according to the buffer size. The purpose is to provide a method that allows
Ｃ問題点を解決するための手段〕
本発明は、主記憶装置に接続され複数の入出力装置に対
してデータを転送する送信手段を備えたチャネル装置に
おいて、各入出力装置対応に、上記入出力装置の受信バ
ッファ数を格納する手段と、送信したデータ数を計数す
る第一の計数手段と、入出力装置から送信したデータに
対応する処理が完了したことを表示する信号を受信して
計数する第二の計数手段とを備え、上記第一および第二
の計数手段の計数結果を比較し入出力装置の受信バッフ
ァにあるデータ数を計算する第一の比較手段と、この第
一の比較手段の比較の結果データ数が上記格納する手段
に格納された受信バッファ数に等しくなったときに上記
送信手段にデータの転送を停止する指示を与える第二の
比較手段とを備えたことを特徴とする。Means for Solving Problem C] The present invention provides a channel device that is connected to a main storage device and is equipped with a transmitting means for transmitting data to a plurality of input/output devices, in which the above-mentioned input is performed for each input/output device. means for storing the number of reception buffers of the output device, first counting means for counting the number of transmitted data, and counting by receiving a signal indicating that processing corresponding to the data transmitted from the input/output device is completed. and a second counting means for calculating the number of data in the receiving buffer of the input/output device by comparing the counting results of the first and second counting means; and a second comparing means for instructing the transmitting means to stop transferring data when the number of data as a result of comparing the means becomes equal to the number of reception buffers stored in the storing means. shall be.
チャネル装置の受信手段が入出力装置対応に受信バッフ
ァ数を記憶格納しておき、送信手段が主記憶装置に格納
されたデータを入出力装置に順次送信する。The receiving means of the channel device stores the number of reception buffers corresponding to the input/output devices, and the transmitting means sequentially transmits the data stored in the main storage device to the input/output devices.
このとき、チャネル装置の第一の計数手段が送信手段に
よって送信されたデータ数を計数し、第二の計数手段が
入出力装置から送信されたデータに対応する処理が完了
したことを表示する信号を受信して計数し、第一の比較
手段がその計数結果を比較し送信中のデータを計算し、
第二の比較手段が第一の比較手段の比較結果における送
出データ数と受信したバッファ数とを比較して、その数
が等しくなったときに送信手段に対してデータの転送を
停止する指示を与える。At this time, the first counting means of the channel device counts the number of data transmitted by the transmitting means, and the second counting means sends a signal indicating that the processing corresponding to the data transmitted from the input/output device is completed. the first comparing means compares the counting results and calculates the data being transmitted;
The second comparing means compares the number of transmitted data and the number of received buffers in the comparison result of the first comparing means, and when the numbers become equal, instructs the transmitting means to stop transferring data. give.
このようにして、データバスに接続された複数の入出力
装置に対し、格納するバッファ量がそれぞれ異なる場合
であっても、そのバッファ量に応じて高速にデータの転
送を行うことができる。In this way, data can be transferred at high speed according to the buffer amount, even if the buffer amounts to be stored differ among the plurality of input/output devices connected to the data bus.
各入出力装置の受信バッファ数は、データ送信に先立ち
、当該入出力装置から受信して設定格納することができ
る。The number of reception buffers for each input/output device can be received from the input/output device and stored as set prior to data transmission.
〔実施例〕 次に、本発明実施例を図面に基づいて説明する。〔Example〕 Next, embodiments of the present invention will be described based on the drawings.
図は本発明実施例の構成を示すブロック図である。The figure is a block diagram showing the configuration of an embodiment of the present invention.
本発明実施例は、主記憶装置１０に接続されたチャネル
装置２０と複数の入出力装置３０がデータバス４０およ
び制御バス４１．４２に接続される。In the embodiment of the present invention, a channel device 20 and a plurality of input/output devices 30 connected to a main storage device 10 are connected to a data bus 40 and control buses 41 and 42.
チャネル装置には、入出力装置３０から送信される受信
バッファ数を受信するバッファ数レジスタ２４と、主記
憶装置１０に格納されたデータを入出力装置３０に順次
送信する送信バッファ２１と、この送信バッファ２１が
送信したデータ数を計数する送信カウンタ２２と、入出
力装置３０から送信したデータに対応する処理が完了し
たことを表示する信号を受信して計数する終了カウンタ
２３と、送信カウンタ２２および終了カウンタ２３の計
数結果を比較し送信中のデータ数を計算する第一の比較
回路２５と、この第一の比較回路２５の比較結果におけ
る送信データ数が受信バッファ数に等しくなったときに
送信バッファ２１にデータの転送を停止する指示を与え
る第二の比較回路２６とを備える。The channel device includes a buffer number register 24 that receives the number of reception buffers transmitted from the input/output device 30, a transmission buffer 21 that sequentially transmits the data stored in the main storage device 10 to the input/output device 30, and a buffer number register 24 that receives the number of reception buffers transmitted from the input/output device 30. A transmission counter 22 that counts the number of data transmitted by the buffer 21, an end counter 23 that receives and counts a signal indicating that processing corresponding to the data transmitted from the input/output device 30 is completed, and a transmission counter 22 and A first comparison circuit 25 compares the counting results of the end counter 23 and calculates the number of data being transmitted; and when the number of transmitted data in the comparison result of this first comparison circuit 25 becomes equal to the number of reception buffers, transmission is performed. A second comparator circuit 26 is provided for giving an instruction to the buffer 21 to stop data transfer.
送信バッファ２１は主記憶装置１０およびデータ送出バ
ス４０に接続され、終了カウンタ２３は制御バス４１に
接続され、バッファ数レジスタ２４は制御バス４２に接
続される。Transmission buffer 21 is connected to main memory 10 and data transmission bus 40 , end counter 23 is connected to control bus 41 , and buffer number register 24 is connected to control bus 42 .
また、入出力装置３０は、受信バッファ３１と、受信し
たデータを処理する処理回路３２と、受信バッファ３１
のバッファ数を格納するバッファ数レジスタ３３とを含
み、受信バッファ３１はデータ送出バス４０に接続され
、処理回路３２は制御バス４１に接続され、バッファ数
レジスタ３３は制御バス４２に接続される。The input/output device 30 also includes a reception buffer 31, a processing circuit 32 for processing received data, and a reception buffer 31.
The receiving buffer 31 is connected to a data sending bus 40 , the processing circuit 32 is connected to a control bus 41 , and the buffer number register 33 is connected to a control bus 42 .
データ送出バス４０はチャネル装置２０から入出力装置
３０ヘデータを送出するバスであり、制御バス４１およ
びバス４２はそれぞれ入出力装置３０からチャネル装置
２０への処理終了および受信バッファ数を表示するバス
である。The data sending bus 40 is a bus for sending data from the channel device 20 to the input/output device 30, and the control bus 41 and the bus 42 are buses for displaying the completion of processing and the number of reception buffers from the input/output device 30 to the channel device 20, respectively. be.
図では入出力装置３０は一台のみ記述したが、データ送
出バス４０、制御バス４１．４２には同様の入出力装置
が複数台接続される。Although only one input/output device 30 is shown in the figure, a plurality of similar input/output devices are connected to the data transmission bus 40 and control buses 41 and 42.
このように構成された本発明実施例の動作について説明
する。チャネル装置２０は転送動作に先立ち入出力装置
３０の受信バッファ３１のバッファ数を格納するバッフ
ァ数レジスタ３３よす受信バッファ３１のバッファ数を
制御バス４２を経てバッファ数レジスタ２４に受信する
。The operation of the embodiment of the present invention configured as described above will be explained. Prior to the transfer operation, the channel device 20 receives the number of buffers in the receive buffer 31 from the buffer number register 33 which stores the number of buffers in the receive buffer 31 of the input/output device 30 via the control bus 42 into the buffer number register 24 .
次に、チャネル装置２０は、主記憶装置１０に格納され
た転送データを送信バッファ２１に読み出し、データ送
出バス４０を経て入出力装置３０の受信バッファ３１に
送出し転送動作を実施する。このとき送信カウンタ２２
は′″ １″加算される。Next, the channel device 20 reads the transfer data stored in the main storage device 10 into the transmission buffer 21, and sends the data to the reception buffer 31 of the input/output device 30 via the data transmission bus 40 to perform a transfer operation. At this time, the transmission counter 22
is added by ``1''.
さらに、主記憶装置１０に転送すべきデータがある場合
は、チャネル装置２０は続（データを主記憶装置１０よ
り読み出し、送信バッファ２１、データ送出バス４０を
経て入出力装置３０に送出し、同様に送信カウンタ２２
を”１”加算する。このような動作を主記憶装置１０に
転送データが無くなるまで続ける。Furthermore, if there is data to be transferred to the main storage device 10, the channel device 20 continues (reads the data from the main storage device 10, sends it to the input/output device 30 via the transmission buffer 21, data transmission bus 40, and so on). Send counter 22 to
Add “1” to . This operation continues until there is no more transfer data in the main storage device 10.
受信バッファ３１にデータを受信した入出力装置３０は
、処理回路３２によりその内容を判定、処理し、処理が
終了した旨を制御バス４１を経てチャネル装置２０に報
告する。チャネル装置２０は、これにより終了カウンタ
２３を″ １′”加算する。The input/output device 30 that has received the data in the reception buffer 31 determines and processes the contents using the processing circuit 32, and reports the completion of the processing to the channel device 20 via the control bus 41. The channel device 20 thereby increments the end counter 23 by "1".
このようにして、送信カウンタ２２はチャネル装置２０
より入出力装置３０に対し送出したデータブロックの数
を、終了カウンタ２３は送出したデータブロックのうち
入出力装置３０にて処理完了したちの。 ８
の数を記憶する。In this way, the transmission counter 22
The completion counter 23 indicates the number of data blocks sent to the input/output device 30, and the number of data blocks that have been processed by the input/output device 30 among the sent data blocks. Memorize the number 8.
第一の比較回路２５は、送信カウンタ２２と終了カウン
タ２３の内容を比較しく送信カウンタ２２の内容から終
了カウンタ２３の内容を減じる）受信バッファ３１にあ
る処理待のデータブロック数を計算する。The first comparison circuit 25 compares the contents of the transmission counter 22 and the completion counter 23 and calculates the number of data blocks waiting to be processed in the reception buffer 31 (by subtracting the contents of the completion counter 23 from the contents of the transmission counter 22).
第二の比較回路２６は、第一の比較回路２５の比較結果
とバッファ数レジスタ２４の内容を比較し、−致した場
合、すなわち入出力装置３０の受信バッファ３１がいっ
ばいになったとき送信バッファ２１に対し転送の一時停
止を指示する。The second comparison circuit 26 compares the comparison result of the first comparison circuit 25 and the contents of the buffer number register 24, and when they match, that is, when the reception buffers 31 of the input/output device 30 are full, the second comparison circuit 26 transmits data. Instructs the buffer 21 to temporarily stop transfer.
また、第二の比較回路２６は、第一の比較回路２５の比
較結果とバッファ数レジスタ２４の内容を比較し、不一
致の場合、すなわち入出力装置３０の受信バッファ３１
にまだ空きがあるとき送信バッファ２１に対し転送の再
開を指示する。Further, the second comparison circuit 26 compares the comparison result of the first comparison circuit 25 with the contents of the buffer number register 24, and if they do not match, the second comparison circuit 26 compares the comparison result of the first comparison circuit 25 with the contents of the buffer number register 24.
If there is still free space, the transmission buffer 21 is instructed to restart the transfer.
以上説明したように本発明によれば、チャネル装置がデ
ータ転送に先立ち入出力装置の受信バッファ数を入出力
装置より受は取ることにより、入出力装置の有する受信
バッファ数に応じてデータ転送を実施することができる
。これはデータバスに接続されたすべての入出力装置に
対応して実施可能であり、入出力装置の種別、能力に応
じてバッファ量が異なる場合でもデータ転送ができ、入
出力装置のバッファ量に応じて高速にデータ転送動作を
可能にする効果がある。As explained above, according to the present invention, the channel device receives the number of reception buffers of the input/output device from the input/output device prior to data transfer, and thereby transfers data according to the number of reception buffers possessed by the input/output device. It can be implemented. This can be implemented for all input/output devices connected to the data bus, and data can be transferred even if the buffer size differs depending on the type and capacity of the input/output device. This has the effect of enabling high-speed data transfer operations accordingly.
図は本発明実施例装置の構成を示すブロック図。
１０・・・主記憶装置、２０・・・チャネル装置、２１
・・・送信バッファ、２２・・・送信カウンタ、２３・
・・終了カウンタ、２４．３３・・・バッファ数レジス
タ、２５・・・第一の比較回路、２６・・・第二の比較
回路、３０・・・入出力装置、３１・・・受信バッファ
、３２・・・処理回路、４０・・・データ送出バス、４
１．４２・・・制御バス。The figure is a block diagram showing the configuration of an apparatus according to an embodiment of the present invention. 10... Main storage device, 20... Channel device, 21
... Transmission buffer, 22... Transmission counter, 23.
...End counter, 24.33...Buffer number register, 25...First comparison circuit, 26...Second comparison circuit, 30...I/O device, 31...Reception buffer, 32... Processing circuit, 40... Data transmission bus, 4
1.42...Control bus.
Claims (1)
ータを転送する送信手段を備えたチャネル装置において
、 各入出力装置対応に、 上記入出力装置の受信バッファ数を格納する手段（２４
）と、 送信したデータ数を計数する第一の計数手段（２２）と
、 入出力装置から送信したデータに対応する処理が完了し
たことを表示する信号を受信して計数する第二の計数手
段（２３）と を備え、 上記第一および第二の計数手段の計数結果を比較し入出
力装置の受信バッファにあるデータ数を計算する第一の
比較手段（２５）と、 この第一の比較手段の比較の結果データ数が上記格納す
る手段に格納された受信バッファ数に等しくなったとき
に上記送信手段にデータの転送を停止する指示を与える
第二の比較手段（２６）とを備えたことを特徴とするチ
ャネル装置。[Scope of Claims] 1. In a channel device connected to a main storage device and equipped with a transmitting means for transferring data to a plurality of input/output devices, the number of reception buffers of the input/output device is determined for each input/output device. (24)
), a first counting means (22) that counts the number of transmitted data, and a second counting means that receives and counts a signal indicating that processing corresponding to the transmitted data is completed from the input/output device. (23), and a first comparing means (25) for comparing the counting results of the first and second counting means and calculating the number of data in the receiving buffer of the input/output device; and second comparing means (26) for instructing the transmitting means to stop transferring data when the number of data as a result of comparing the means becomes equal to the number of receiving buffers stored in the storing means. A channel device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122657A JPH0766356B2 (en) | 1988-05-18 | 1988-05-18 | Channel device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122657A JPH0766356B2 (en) | 1988-05-18 | 1988-05-18 | Channel device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01291350A true JPH01291350A (en) | 1989-11-22 |
| JPH0766356B2 JPH0766356B2 (en) | 1995-07-19 |
Family
ID=14841402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63122657A Expired - Fee Related JPH0766356B2 (en) | 1988-05-18 | 1988-05-18 | Channel device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766356B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008152691A1 (en) * | 2007-06-12 | 2008-12-18 | Fujitsu Limited | Remote copy method and storage system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370361A (en) * | 1986-09-11 | 1988-03-30 | Fujitsu Ltd | File controller |
-
1988
- 1988-05-18 JP JP63122657A patent/JPH0766356B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370361A (en) * | 1986-09-11 | 1988-03-30 | Fujitsu Ltd | File controller |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008152691A1 (en) * | 2007-06-12 | 2008-12-18 | Fujitsu Limited | Remote copy method and storage system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766356B2 (en) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467447A (en) | Information transferring apparatus | |
| US5175818A (en) | Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma | |
| US6038607A (en) | Method and apparatus in a computer system having plural computers which cause the initiation of functions in each other using information contained in packets transferred between the computers | |
| KR870004365A (en) | Channel data transmission device with serial transmission line and transmission method thereof | |
| US5179709A (en) | Look ahead bus transfer request | |
| US4145755A (en) | Information transferring apparatus | |
| US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| JPS63280365A (en) | Control system for direct memory access order contention | |
| JPH01291350A (en) | Channel device | |
| EP0378422B1 (en) | Look ahead bus transfer request | |
| JP2615127B2 (en) | Communication processing device | |
| JPS6298444A (en) | Data communication system | |
| JPS6277666A (en) | Buffer circuit | |
| JPH0353736A (en) | Reception buffer control system | |
| JPS6057453A (en) | Data processing system | |
| JPH05265925A (en) | Data transfer controller | |
| JPS6220041A (en) | Asynchronous data transfer circuit for data processor | |
| JPS63198143A (en) | Data transfer controller | |
| JPS61264829A (en) | Control system for interruption of network controller | |
| JPS60120458A (en) | Data transferring device | |
| JPS61128331A (en) | Data transfer control system | |
| JPH0528105A (en) | Data transfer system | |
| JPS6259336B2 (en) | ||
| JPH0256149A (en) | Communication processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |