JPH01290291A - Manufacture of printed wiring board - Google Patents

Manufacture of printed wiring board

Info

Publication number
JPH01290291A
JPH01290291A JP12130688A JP12130688A JPH01290291A JP H01290291 A JPH01290291 A JP H01290291A JP 12130688 A JP12130688 A JP 12130688A JP 12130688 A JP12130688 A JP 12130688A JP H01290291 A JPH01290291 A JP H01290291A
Authority
JP
Japan
Prior art keywords
solder resist
resist ink
wiring board
printed wiring
ink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12130688A
Other languages
Japanese (ja)
Inventor
Osamu Hattori
修 服部
Yoshitoshi Ishizaki
石崎 義俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12130688A priority Critical patent/JPH01290291A/en
Publication of JPH01290291A publication Critical patent/JPH01290291A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a printed wiring board whose adjoining patterns and so forth are completely covered by a method wherein the printed wiring board to which first solder resist ink is applied is mechanically polished to make the surface smooth and then second solder resist ink is applied. CONSTITUTION:The surface of a board 2 to which solder resist ink 4 is applied is mechanically polished to have the surfaces of lands 2a, foot prints 2b, patterns 2c and the solder resist ink 4 uniformly on the same smooth level. Therefore, overlaps of the solder resist ink 4 on the lands 2a and the foot prints 2b are eliminated and the top surfaces of the patterns 2c which is to be covered with ink are exposed. With this constitution, if second solder resist ink is applied after the polishing, the exposed patterns are completely covered.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、印刷配線板の製造方法に関するものである
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a printed wiring board.

〔従来の技術〕[Conventional technology]

第3図は、印刷配線板にスクリーン印刷法を用いてソル
ダーレジストを塗布する場合の従来の工程を断面図で示
したものである。
FIG. 3 is a sectional view showing a conventional process for applying a solder resist to a printed wiring board using a screen printing method.

工程の説明に先立って第3図の構成要素を説明すると、
1はスクリーン版で、1aはその開口部、1bはクリア
ランス部である。4はソルダーレジストインクで、開口
部1aを通して基板2上に施される。クリアランス部1
bは、基板2のランド2a、フットプリント2b、スル
ーホール2dのようにソルダーレジストインク4を塗布
しない部分に位置合わせして設けられた部分である。こ
のクリアランス部1bは、ソルダーレジストインク4が
版を通して基板2上に施されないように機能する。2C
はパターン、3はスキージである。
Before explaining the process, we will explain the components in Figure 3.
1 is a screen plate, 1a is its opening, and 1b is a clearance part. 4 is a solder resist ink, which is applied onto the substrate 2 through the opening 1a. Clearance part 1
b is a portion provided in alignment with a portion of the substrate 2 to which the solder resist ink 4 is not applied, such as the land 2a, the footprint 2b, and the through hole 2d. This clearance portion 1b functions to prevent the solder resist ink 4 from being applied onto the substrate 2 through the plate. 2C
is a pattern, and 3 is a squeegee.

ソルダーレジストインクは次の手順で塗布される。すな
わち、第3図(a)のように、スクリーン版lを基板2
上にのせ、版上に盛ワであるソルダーレジストインク4
を、矢印方向に動くスキージ3によって押し広げると、
同インク4が開口部1aを通して基板2のパターン2c
以外の部分に押し出され、塗布される。第3図(b)は
ソルダーレジストインク4が施された後の状態を示した
もので、ランド2a、フットプリント2bなどにはソル
ダーレジストインク4がかからず、パターン2cはソル
ダーレジストインク4により完全に被覆されている。
Solder resist ink is applied in the following steps. That is, as shown in FIG. 3(a), the screen plate l is placed on the substrate 2.
Solder resist ink 4 placed on top and printed on the plate
When spread out with the squeegee 3 moving in the direction of the arrow,
The same ink 4 passes through the opening 1a into the pattern 2c of the substrate 2.
It is extruded and applied to other areas. FIG. 3(b) shows the state after the solder resist ink 4 has been applied, and the lands 2a, footprints 2b, etc. are not covered with the solder resist ink 4, and the pattern 2c is covered with the solder resist ink 4. completely covered.

このように、ソルダーレジストインク4が基板2上に施
されれば2次の工程で露出しているランド2a、スルー
ホール2d、フットプリント2bがはんだでコーティン
グされる。このはんだは部品実装時までの表面保護と予
備はんだの役目をはたす。
In this manner, when the solder resist ink 4 is applied to the substrate 2, the exposed lands 2a, through holes 2d, and footprints 2b are coated with solder in a secondary process. This solder serves as surface protection and preliminary solder until parts are mounted.

(発明が解決しようとする課題) 従来のソルダーレジストインク4は、以上のように、ス
クリーン版1を通して基板2上に塗布されるため、スク
リーン版lの伸縮、スクリーン版1と基板2の間のギャ
ップによる両者の位置ずれ、スクリーン版lと基板2の
位置合わせずれ、流体であるインクの流動などによって
、第4図のように、ランド2aやフットプリント2bに
かぶったり(符号5.6で示す。)、パターン2cか露
出する(符号7で示す。)場合が多々あった。
(Problems to be Solved by the Invention) As described above, since the conventional solder resist ink 4 is applied onto the substrate 2 through the screen plate 1, the expansion and contraction of the screen plate l and the gap between the screen plate 1 and the substrate 2 are caused. Due to misalignment between the two due to the gap, misalignment between the screen plate l and the substrate 2, and the flow of fluid ink, as shown in FIG. ), pattern 2c was often exposed (indicated by reference numeral 7).

このような現象が生じると、部品実装時の予備はんだが
充分でなくなる。また、フットプリント2bでは、特に
はんだ付は可能な面積が減少し、信頼性の高いはんだ付
けができなくなる。さらに、隣接するパターン2Cやラ
ンド2aなどか互いに露出していると、部品実装時など
に両者間にはんだブリッジを生じやすくなる。
When such a phenomenon occurs, preliminary solder during component mounting becomes insufficient. Further, in the footprint 2b, the area in which soldering can be performed is particularly reduced, making it impossible to perform highly reliable soldering. Furthermore, if adjacent patterns 2C, lands 2a, etc. are exposed to each other, solder bridges are likely to occur between them during component mounting.

この発明は、上記のような問題点を解消するためになさ
れたもので、印刷配線板にソルダーレジストを施す際に
、ランドやフットプリントなどにソルダーレジストイン
クがかぶったり、パターンなどが露出するおそれのない
印刷配線板の製造方法を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and when applying solder resist to a printed circuit board, there is a risk that solder resist ink may cover lands or footprints, or that patterns may be exposed. The purpose of the present invention is to obtain a method for manufacturing a printed wiring board that is free of .

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る印刷配線板の製造方法は、1回目のソル
ダーレジストインクを印刷配線板に塗布した後、その表
面を機械的に研摩して平滑にし、その後、平滑にした印
刷配線板の上に2回目のソルダーレジストインクを塗布
することを特徴とするものである。
In the method for manufacturing a printed wiring board according to the present invention, after applying the first solder resist ink to the printed wiring board, the surface is mechanically polished to make it smooth, and then the printed wiring board is coated on the smoothed printed wiring board. This method is characterized by applying a second solder resist ink.

〔作用〕[Effect]

この発明においては、1回目のソルダーレジストインク
を印刷配線板に塗布してから、その表面を機械的に研摩
して平滑にするので、フットプリントやラントの上にか
ぶっているソルダーレジストインクを除去することがで
きる。また、研摩後2回口のソルダーレジストインクを
塗布するので、露H1; しているパターンは完全に被
覆される。
In this invention, after the first solder resist ink is applied to the printed circuit board, the surface is mechanically polished to make it smooth, thereby removing the solder resist ink covering the footprints and runts. can do. Furthermore, since the solder resist ink is applied twice after polishing, the exposed pattern H1 is completely covered.

〔実施例〕〔Example〕

以下、この発明の一実施例を第1図によって説明する。 An embodiment of the present invention will be described below with reference to FIG.

図中、第3図と同一符号は同一または相当部分を示す。In the figure, the same reference numerals as in FIG. 3 indicate the same or corresponding parts.

まず、第1回目のソルダーレジストインク4の塗布には
、逃げ量f(?&述)がゼロ(無)のスクリーン版8を
使用する。すなわち、ランド2aとフットプリント2b
の形状と同形のクリアランス部8bを持つスクリーン版
8を用いて印刷を行う。なお、8aは開「1部である。
First, for the first application of the solder resist ink 4, a screen plate 8 with a clearance amount f (?&description) of zero (absence) is used. That is, land 2a and footprint 2b
Printing is carried out using a screen plate 8 having a clearance portion 8b having the same shape as . In addition, 8a is an open "1 part.

第1図(b)は、1回l]の塗1jiが完了した状態を
示す。クリアランス部8bがランド2aまたはフットプ
リント2bと同形であるため、ソルダーレジストインク
4は充分にランド2aとパターン2cの間およびパター
ン2Cとフットプリント2bの間に施され、パターン2
Cの露出は全くみられなくなる。しかし、この場合、ラ
ンド2aとフットプリント2b上には流れたインク4ま
たはにじんだインク4が付着する。
FIG. 1(b) shows a state in which one coating 1ji has been completed. Since the clearance portion 8b has the same shape as the land 2a or the footprint 2b, the solder resist ink 4 is sufficiently applied between the land 2a and the pattern 2c and between the pattern 2C and the footprint 2b,
No exposure of C can be seen at all. However, in this case, the flowed ink 4 or the blurred ink 4 adheres to the land 2a and the footprint 2b.

つぎに、ソルダーレジストインク4の施された基板2の
表面に#320程度の機械的研摩を施して、第1図(C
)のように、ランド2a、フットプリント2b、パター
ン2cおよびソルダーレジストインク4の表面を一様に
平滑な平面にする。
Next, the surface of the substrate 2 coated with the solder resist ink 4 is mechanically polished to about #320.
), the surfaces of the land 2a, footprint 2b, pattern 2c, and solder resist ink 4 are made uniformly smooth and flat.

この作業により、第1図(b)に見られるランド2aと
フットプリント2b上のソルダーレジストインク4のか
ぶりは除去される。そして、インクで被覆されねばなら
ないパターン2Cの上面は露出する。
By this operation, the fogging of the solder resist ink 4 on the land 2a and the footprint 2b shown in FIG. 1(b) is removed. The upper surface of pattern 2C, which should be covered with ink, is then exposed.

ついで、第1図(d)において、2度[1のソルダーレ
ジストインク4を施すが、2度11に使用されるスクリ
ーン版9としては、クリアランス部9bの寸法gが、対
応する基板2上のランド2a、フットプリント2bの寸
法eに両サイドの逃げ量fを加算した寸法(g=e+2
f)のものを使用する。ラント2aが円形の場合は、ク
リアランス部の直径(φg)がランドの直径(φe)に
逃げm (2f )を加算したものを使用する。なお、
9aは開口部である。この実施例では、逃げlifが0
.15mm程度のものを使用、している。
Next, in FIG. 1(d), the solder resist ink 4 is applied twice [1], but as for the screen plate 9 used twice 11, the dimension g of the clearance part 9b is the same as that on the corresponding substrate 2. The dimension obtained by adding the relief amount f on both sides to the dimension e of the land 2a and footprint 2b (g=e+2
Use f). When the runt 2a is circular, the diameter of the clearance portion (φg) is the sum of the diameter of the land (φe) and the clearance m (2f ). In addition,
9a is an opening. In this example, the escape lif is 0.
.. I use something about 15mm.

第1図(e)において、10は2回目に施されたソルダ
ーレジストインク4を示しており、第1図(C)におい
て、露出していたパターン2cは完全に被覆される。こ
のとき、基板2の表面は第1図(C)に示すように、全
く平滑であるため、2回目の印刷は基板2の表面の凹凸
の影響をうけず、高い精度で行える。
In FIG. 1(e), 10 indicates the solder resist ink 4 applied for the second time, and the exposed pattern 2c in FIG. 1(c) is completely covered. At this time, since the surface of the substrate 2 is completely smooth as shown in FIG. 1(C), the second printing can be performed with high precision without being affected by the unevenness of the surface of the substrate 2.

上記実施例は、高密度印刷配線板にソルダーレジストイ
ンクを塗布する場合の例であるが、この場合でも、第1
図(C)に示すように、2回目の印刷時には基板2の表
面が全く平滑なため、パターン2cのエツジ部分やパタ
ーン2cの上に充分なソルダーレジストインク4を均一
に施すことができる。
The above embodiment is an example in which solder resist ink is applied to a high-density printed wiring board, but even in this case, the first
As shown in Figure (C), since the surface of the substrate 2 is completely smooth during the second printing, a sufficient amount of solder resist ink 4 can be uniformly applied to the edge portions of the pattern 2c and on the pattern 2c.

従来のソルダーレジストインク4は、第2図に示すよう
に、パターン2Cのエツジ部やパターン2Cの上部でイ
ンクJγに差異があり、またパターン2Cが広いと、そ
の上部ではエツジの影響でインクのJ’Xみにバラツキ
が見られた。ソルダーレジストインク4の厚みのバラツ
キは、隣接パターンとの間の絶縁抵抗のバラツキや電磁
特性の不均一性となって現われ、高電流を流す基板や高
周波特性を重視する基板では、その電気・電磁特性を左
右する。
In the conventional solder resist ink 4, as shown in Fig. 2, there is a difference in ink Jγ at the edge part of the pattern 2C and the upper part of the pattern 2C, and when the pattern 2C is wide, the ink is not absorbed in the upper part due to the influence of the edge. Variations were seen in J'X. Variations in the thickness of the solder resist ink 4 appear as variations in insulation resistance between adjacent patterns and non-uniformity in electromagnetic properties. Affects characteristics.

しかし、この発明のように、ソルダーレジストインク4
を均一に施せば、これらのソルダーレジストインク4の
厚みのバラツキに起因する不具合を解消することができ
る。
However, as in this invention, solder resist ink 4
By uniformly applying the solder resist ink 4, problems caused by variations in the thickness of the solder resist ink 4 can be eliminated.

(発明の効果) 以上のように、この発明によれば、1回目のソルダーレ
ジストインクを施した印刷配線板を機械的研摩で平滑に
してから2回目のソルダーレジストインクを施すように
したので、ランドやフットプリントなどの上にソルダー
レジストインクを被らせることなく、隣接するパターン
等をソルダーレジストインクで完全に被覆した印刷配線
板を得ることができる。
(Effects of the Invention) As described above, according to the present invention, the printed wiring board to which the first solder resist ink has been applied is smoothed by mechanical polishing, and then the second solder resist ink is applied. It is possible to obtain a printed wiring board in which adjacent patterns, etc. are completely covered with solder resist ink without covering lands, footprints, etc. with solder resist ink.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(e)はこの発明の一実施例によるソル
ダーレジストの塗布工程を示す断面図、第2図は従来の
ソルダーレジストインクの塗布方法による場合のパター
ン上のソルダーレジストインクの厚みの不均一を示す断
面図、第3図(a)、(b)は従来のソルダーレジスト
インクの塗布工程を示す断面図、第4図は従来のソルダ
ーレジストインクの塗布方法によって生じる不具合を示
す断面図である。 2は基板、2aはランド、2bはフットプリント、2C
はパターン、2dはスルーホール、4はソルダーレジス
トインク、8,9はスクリーン版、8a、9aは開口部
、8b、9bはクリアランス部、10は2度目に施した
ソルダーレジストインクである。 なお、図中、同一符号は同一または相当部分を示す。
FIGS. 1(a) to (e) are cross-sectional views showing the solder resist coating process according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view showing the solder resist ink coating process on a pattern using a conventional solder resist ink coating method. 3(a) and 3(b) are sectional views showing the conventional solder resist ink coating process, and FIG. 4 shows defects caused by the conventional solder resist ink coating method. FIG. 2 is the board, 2a is the land, 2b is the footprint, 2C
2d is a pattern, 2d is a through hole, 4 is a solder resist ink, 8 and 9 are screen plates, 8a and 9a are openings, 8b and 9b are clearance parts, and 10 is the solder resist ink applied for the second time. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims]  印刷配線板にソルダーレジストを施すに際し、印刷配
線板に1回目のソルダーレジストを塗布してから、その
表面を機械的に研摩して平滑にし、その後、平滑にした
印刷配線板の上に2回目のソルダーレジストを塗布する
ことを特徴とする印刷配線板の製造方法。
When applying solder resist to a printed wiring board, after applying the first solder resist to the printed wiring board, the surface is mechanically polished to make it smooth, and then a second coat of solder resist is applied on the smoothed printed wiring board. A method for manufacturing a printed wiring board, which comprises applying a solder resist.
JP12130688A 1988-05-18 1988-05-18 Manufacture of printed wiring board Pending JPH01290291A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12130688A JPH01290291A (en) 1988-05-18 1988-05-18 Manufacture of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12130688A JPH01290291A (en) 1988-05-18 1988-05-18 Manufacture of printed wiring board

Publications (1)

Publication Number Publication Date
JPH01290291A true JPH01290291A (en) 1989-11-22

Family

ID=14807985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12130688A Pending JPH01290291A (en) 1988-05-18 1988-05-18 Manufacture of printed wiring board

Country Status (1)

Country Link
JP (1) JPH01290291A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060332A (en) * 2001-08-10 2003-02-28 Ibiden Co Ltd Method of manufacturing wiring board
US7208341B2 (en) 2003-05-30 2007-04-24 Lg Electronics Inc. Method for manufacturing printed circuit board
KR100862008B1 (en) * 2007-06-04 2008-10-07 삼성전기주식회사 Manufacturing method of printed circuit board
CN102164458A (en) * 2010-02-24 2011-08-24 苏州群策科技有限公司 Drought-proof coating method for dense circuit boards

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060332A (en) * 2001-08-10 2003-02-28 Ibiden Co Ltd Method of manufacturing wiring board
US7208341B2 (en) 2003-05-30 2007-04-24 Lg Electronics Inc. Method for manufacturing printed circuit board
KR100862008B1 (en) * 2007-06-04 2008-10-07 삼성전기주식회사 Manufacturing method of printed circuit board
CN102164458A (en) * 2010-02-24 2011-08-24 苏州群策科技有限公司 Drought-proof coating method for dense circuit boards

Similar Documents

Publication Publication Date Title
JPH01290291A (en) Manufacture of printed wiring board
US5316894A (en) Method of making printed wiring boards
JP2844879B2 (en) Method of forming solder resist
JP3413874B2 (en) Printed wiring board
GB2324753A (en) Manufacturing printed circuit and printed wiring boards
JPH04267397A (en) Manufacture of printed wiring board
JPH0290698A (en) Printed wiring board
JPH0290697A (en) Printed wiring board
JPS63314887A (en) Printed wiring board
JPH01321683A (en) Manufacture of printed wiring board
JP2587544B2 (en) Manufacturing method of printed wiring board
JPH05208571A (en) Multi-layer metal mask
JPH0298192A (en) Manufacture of emi shielded printed circuit board
JP2503617B2 (en) Manufacturing method of printed wiring board
JPH05198929A (en) Manufacture of printed wiring board
JPH0214186A (en) Metal mask for solder paste printing
JPH04359590A (en) Manufacture of printed wiring board
JPH04348585A (en) Manufacture of printed circuit board
JPH04163553A (en) Manufacture of metal mask for screen printing
JP2743175B2 (en) Solder resist plate for printed circuit board and method for manufacturing printed circuit board
JPS63200594A (en) Printed wiring board and manufacture of the same
JPS60135930A (en) Structure of filmy photosensitive material
JPH0797697B2 (en) Circuit board manufacturing method
JP2606661B2 (en) Manufacturing method of printed wiring board
JPH02137292A (en) Manufacture of printed wiring board