JPH01288104A - External synchronous type triangle wave generating circuit - Google Patents
External synchronous type triangle wave generating circuitInfo
- Publication number
- JPH01288104A JPH01288104A JP63118524A JP11852488A JPH01288104A JP H01288104 A JPH01288104 A JP H01288104A JP 63118524 A JP63118524 A JP 63118524A JP 11852488 A JP11852488 A JP 11852488A JP H01288104 A JPH01288104 A JP H01288104A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- circuit
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 238000007599 discharging Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は三角波出力電圧の上限を設定することのできる
外部同期式三角波発生回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an externally synchronized triangular wave generating circuit that can set an upper limit on the triangular wave output voltage.
従来の技術
従来の外部同期式三角波発生回路を第2図に示し、これ
を参照して説明する。2. Description of the Related Art A conventional externally synchronized triangular wave generation circuit is shown in FIG. 2, and will be described with reference to FIG.
この回路は、入力端子1とトランジスタQ1とからなる
トリガー同期信号入力段、トランジスタQ2 、 (h
およびQ4と抵抗RI とR2および定電流源S1 と
32とからなるフリップ・フロップ回路、トランジスタ
Qs 、QeおよびQ7とコンデンサCおよび定電流源
S3と84とからなる充放電電流源およびトランジスタ
Qa 、 Q9 。This circuit consists of a trigger synchronization signal input stage consisting of input terminal 1 and transistor Q1, transistors Q2, (h
and a flip-flop circuit consisting of Q4, resistors RI and R2, and constant current sources S1 and 32, a charging/discharging current source consisting of transistors Qs, Qe, and Q7, a capacitor C, and constant current sources S3 and 84, and transistors Qa and Q9. .
Q+o、 Q ll+ Q10. Q13およびQ10
と定電流源Ss 、 Ss 、 S7 、 Ssおよび
抵抗R3とR4とからなるコンパレータから構成される
。Q+o, Q ll+ Q10. Q13 and Q10
and a comparator consisting of constant current sources Ss, Ss, S7, Ss, and resistors R3 and R4.
次に、この回路の動作を説明する。トランジスタQlの
ベースにトリガー同期信号を入力していない初期状態で
はコンデンサCは既に電荷を充電した状態になっている
。この状態で、トランジスタQ1が導通ずるように入力
端子1にトリガー同期信号を印加すると、フリップ・フ
ロップ回路はセットされ、充放電電流源はコンデンサC
の電荷を放電するように働く。コンデンサCの電位から
トランジスタQBのベース−エミッタ間電圧を差し引い
た電圧(Vo )と電流源S8と抵抗R4から決まる基
準電圧(VE )をコンパレータによって比較し、電圧
(Vo )が基準電圧(VE)より低くなる時、フリッ
プ・フロップ回路をリセットさせ、充放電電流源のコン
デンサCに電荷を充電させるようにする。このようにし
てコンデンサCの充放電により出力端子2に三角波が出
力される。Next, the operation of this circuit will be explained. In an initial state in which no trigger synchronization signal is input to the base of the transistor Ql, the capacitor C is already charged. In this state, when a trigger synchronization signal is applied to input terminal 1 so that transistor Q1 becomes conductive, the flip-flop circuit is set and the charging/discharging current source becomes capacitor C.
works to discharge the electric charge. A comparator compares a voltage (Vo) obtained by subtracting the base-emitter voltage of transistor QB from the potential of capacitor C with a reference voltage (VE) determined by current source S8 and resistor R4, and the voltage (Vo) is determined as the reference voltage (VE). When it becomes lower, the flip-flop circuit is reset and the capacitor C of the charging/discharging current source is charged. In this way, a triangular wave is output to the output terminal 2 by charging and discharging the capacitor C.
発明が解決しようとする課題
従来の外部同期式三角波発生回路はトリガー同期信号入
力段、フリップ・フロップ回路、充放電電流源、コンパ
レータの4つのブロックから構成されている。このため
、必要とする電流源や回路素子の数が多くなる欠点を有
していた。また、出力端子2に出力される三角波出力電
圧の下限は電流限S8と抵抗R4によって、決まる基準
電圧によってトリガー同期信号の入力タイミングにかか
わらず一定の電圧に決められているが、三角波出力電圧
の上限はトリガー同期信号の入力タイミングによって異
なっていた。Problems to be Solved by the Invention A conventional externally synchronized triangular wave generation circuit is comprised of four blocks: a trigger synchronization signal input stage, a flip-flop circuit, a charging/discharging current source, and a comparator. Therefore, it has the disadvantage that it requires a large number of current sources and circuit elements. In addition, the lower limit of the triangular wave output voltage output to the output terminal 2 is determined by the reference voltage determined by the current limit S8 and the resistor R4 to be a constant voltage regardless of the input timing of the trigger synchronization signal. The upper limit differed depending on the input timing of the trigger synchronization signal.
本発明の外部同期式三角波発生回路は複雑な回路を簡単
な回路にして必要とする電流源の数や回路素子の数を削
減するとともに、三角波出力電圧の上限を電源電圧を基
準としである一定の値に設定することができるようにす
ることを目的とするものである。The externally synchronized triangular wave generating circuit of the present invention reduces the number of current sources and circuit elements required by simplifying a complex circuit, and also keeps the upper limit of the triangular wave output voltage at a constant value with reference to the power supply voltage. The purpose of this is to make it possible to set the value to .
課題を解決するための手段
本発明の外部同期式三角波発生回路は、エミッタが定電
流源を介して接地され、コレクタが第1の抵抗に接続さ
れ、ベースが第2の抵抗を介して接地された第1のトラ
ンジスタと、エミッタが前記定電流源に、コレクタが第
3の抵抗に接続され、ベースが第4の抵抗を介して接地
された第2のトランジスタと、コレクタが電源に、ベー
スが前記第2のトランジスタのコレクタに、エミッタが
第5の抵抗を介して前記第1のトランジスタのベースに
接続された第3のトランジスタと、コレクタが前記電源
に、ベースが前記第1のトランジスタのコレクタに、エ
ミッタが第6の抵抗を介して前記第2のトランジスタの
ベースに接続された第4のトランジスタにより構成され
た差動増幅回路と、コレクタが前記電源に、ベースが入
力端子に、エミッタが前記第2のトランジスタのベース
に接続された第5のトランジスタと、コレクタが前記電
源に、ベースが出力端子に、エミッタが前記第1のトラ
ンジスタのベースに接続された第6のトランジスタと、
一方の出力端子が前記第1の抵抗に、他方の出力端子が
第7のトランジスタのベースとコレクタに接続された第
1のカレントミラー回路と、一方の出力端子が前記第3
の抵抗に、他方の出力端子が第8のトランジスタのコレ
クタに接続され、前記第7と第8のトランジスタのベー
スが共通に接続された第2のカレントミラー回路と、前
記出力端子と接地端子間に接続されたコンデンサとを備
えたものである。Means for Solving the Problems The externally synchronized triangular wave generating circuit of the present invention has an emitter grounded via a constant current source, a collector connected to a first resistor, and a base grounded via a second resistor. a first transistor whose emitter is connected to the constant current source, whose collector is connected to the third resistor, and whose base is grounded via the fourth resistor; a third transistor whose emitter is connected to the collector of the second transistor to the base of the first transistor via a fifth resistor; a third transistor whose collector is connected to the power supply and whose base is connected to the collector of the first transistor; a differential amplifier circuit configured with a fourth transistor whose emitter is connected to the base of the second transistor via a sixth resistor, whose collector is connected to the power supply, whose base is connected to the input terminal; a fifth transistor connected to the base of the second transistor; a sixth transistor whose collector is connected to the power supply, whose base is connected to the output terminal, and whose emitter is connected to the base of the first transistor;
a first current mirror circuit with one output terminal connected to the first resistor and the other output terminal connected to the base and collector of the seventh transistor;
a second current mirror circuit, the other output terminal of which is connected to the collector of the eighth transistor, and the bases of the seventh and eighth transistors are commonly connected; and between the output terminal and the ground terminal. and a capacitor connected to.
作用
本発明の外部同期式三角波発生回路によれば、回路構成
を簡単にして回路素子の数を削減するとともに、三角波
出力電圧の上限を一定の電圧に設定することができる。According to the externally synchronized triangular wave generating circuit of the present invention, the circuit configuration can be simplified, the number of circuit elements can be reduced, and the upper limit of the triangular wave output voltage can be set to a constant voltage.
実施例
本発明の外部同期式三角波発生回路の実施例を第1図に
示した回路図を参照して説明する。Embodiment An embodiment of an externally synchronized triangular wave generating circuit according to the present invention will be described with reference to the circuit diagram shown in FIG.
この回路は、エミッタが定電流源S9を介して接地され
、コレクタが抵抗R5に接続され、ベースが抵抗R6を
介して接地されたトランジスタQCsと、エミッタが定
電流源S9に、コレクタが抵抗R7に接続され、ベース
が抵抗R8を介して接地されたトランジスタQ+sと、
コレクタが電源端子3に、ベースがトランジスタQCs
のコレクタに、エミッタが抵抗R9を介してトランジス
タQCsのベースに接続されたトランジスタQI7と、
コレクタが電源端子3に、ベースがトランジスタQ+s
のコレクタに、エミッタが抵抗RIOを介してトランジ
スタQ+eのベースに接続されたトランジスタQCsに
より構成された差動増幅回路と、コレクタが電源端子3
に、ベースが入力端子1に、エミッタがトランジスタQ
Csのベースに接続されたトランジスタQCsによるエ
ミッタフォロワ回路と、コレクタが電源端子3に、ベー
スが出力端子2に、エミッタがトランジスタQCsのベ
ースに接続されたトランジスタQ20によるエミッタフ
ォロワ回路と、エミッタが電源端子3に、コレクタがト
ランジスタQ22のコレクタとベースに接続されたトラ
ンジスタQ21と、エミッタが電源端子3に、ベースと
コレクタが共通に抵抗R5とトランジスタQ2+のベー
スに接続されたトランジスタQ23とから構成される第
1のカレントミラー回路と、エミッタが電源端子3にコ
レクタがトランジスタQ2Sのコレクタに接続されたト
ランジスタQ24と、エミッタが電源端子3にベースと
コレクタが共通に抵抗R7とトランジスタQ24のベー
スに接続されたトランジスタQ2Gとから構成される第
2のカレントミラー回路と、出力端子2と接地端子間に
接続されたコンデンサCとを備えるとともに、トランジ
スタQ22とQ25のベースが共通に接続され、エミッ
タが接地された構成である。This circuit consists of a transistor QCs whose emitter is grounded via a constant current source S9, whose collector is connected to a resistor R5, and whose base is grounded via a resistor R6; a transistor Q+s whose base is grounded via a resistor R8;
Collector is power supply terminal 3, base is transistor QCs
a transistor QI7 whose emitter is connected to the base of the transistor QCs via a resistor R9;
Collector is power supply terminal 3, base is transistor Q+s
A differential amplifier circuit is connected to the collector of the transistor QCs, the emitter of which is connected to the base of the transistor Q+e via the resistor RIO, and the collector of which is connected to the power supply terminal 3.
, the base is connected to input terminal 1, and the emitter is connected to transistor Q.
An emitter follower circuit consisting of a transistor QCs connected to the base of Cs, an emitter follower circuit consisting of a transistor Q20 whose collector is connected to the power supply terminal 3, whose base is connected to the output terminal 2, and whose emitter is connected to the base of the transistor QCs, and whose emitter is connected to the power supply terminal 3. The transistor Q21 has a collector connected to the collector and base of the transistor Q22 at the terminal 3, and a transistor Q23 whose emitter is connected to the power supply terminal 3 and whose base and collector are commonly connected to the resistor R5 and the base of the transistor Q2+. a transistor Q24 whose emitter is connected to the power supply terminal 3 and whose collector is connected to the collector of the transistor Q2S; whose emitter is connected to the power supply terminal 3 and whose base and collector are commonly connected to the resistor R7 and the base of the transistor Q24. A second current mirror circuit is provided with a second current mirror circuit consisting of a transistor Q2G connected to This is the configuration.
次に、この回路の動作を説明する。入力端子1にある正
の電圧値のピークを持つパルス信号を与えると、トラン
ジスタQ+sとQCsと電流源S9からなる差動増幅回
路はトランジスタQCsが導通し、トランジスタQ16
が遮断している状態に固定され、トランジスタQ25が
遮断状態であるため電流源S9の電流と同じ値の電流が
トランジスタQ24と026のカレントミラー回路によ
ってコンデンサCに流れ込み、コンデンサCは充電され
る。Next, the operation of this circuit will be explained. When a pulse signal with a positive voltage peak is applied to input terminal 1, the differential amplifier circuit consisting of transistors Q+s and QCs and current source S9 has transistor QCs conductive, and transistor Q16.
is fixed in the cut-off state, and since the transistor Q25 is cut-off, a current having the same value as the current of the current source S9 flows into the capacitor C by the current mirror circuit of the transistors Q24 and 026, and the capacitor C is charged.
コンデンサCの電位をトランジスタQ20のエミッタフ
ォロワで差動増幅回路のトランジスタQCsのベースに
帰しているためコンデンサCの電位がある値に達すると
差動増幅回路はトランジスタQCsが導通し、トランジ
スタQ+eが遮断している状態に固定される。そしてト
ランジスタQ21とQ23とからなるカレントミラー回
路によって、トランジスタQ25が導通し、電流源S9
の電流値に等しい電流でコンデンサCの電荷を放電させ
る。このようにして、入力端子1にある正の電圧値を持
つトリガーパルスの一連の信号を与えると、上記の動作
を繰り返し、一連の三角波電圧信号を出力端子4に出力
する。なお、この回路の場合、三角波の上限の電圧は、
2個のエミッターベース間電圧(VBE)と抵抗R同と
R8との比によって決定される。Since the potential of the capacitor C is returned to the base of the transistor QCs of the differential amplifier circuit by the emitter follower of the transistor Q20, when the potential of the capacitor C reaches a certain value, the transistor QCs of the differential amplifier circuit becomes conductive and the transistor Q+e is cut off. is fixed in the current state. Then, a current mirror circuit consisting of transistors Q21 and Q23 turns on transistor Q25, and current source S9
The charge in capacitor C is discharged with a current equal to the current value of . In this way, when a series of trigger pulses having a certain positive voltage value is applied to the input terminal 1, the above operation is repeated and a series of triangular wave voltage signals is outputted to the output terminal 4. In addition, in the case of this circuit, the upper limit voltage of the triangular wave is
It is determined by the ratio of the two emitter-base voltages (VBE) and resistors R and R8.
発明の効果
本発明の外部同期式三角波発生回路によれば、回路素子
を少なくした簡単な回路構成で三角波を発生させること
ができるとともに、正の電圧値を持つパルス信号に同期
して発生した三角波信号電圧の上限を電源電圧を基準と
し、ある一定の値にて設定することができる。この結果
、製造コストが減少し、回路の設計がしやすくなる効果
かある。Effects of the Invention According to the externally synchronized triangular wave generation circuit of the present invention, a triangular wave can be generated with a simple circuit configuration with fewer circuit elements, and a triangular wave generated in synchronization with a pulse signal having a positive voltage value can be generated. The upper limit of the signal voltage can be set at a certain value based on the power supply voltage. As a result, manufacturing costs are reduced and circuit design becomes easier.
第1図は本発明の外部同期式三角波発生回路の回路図、
第2図は従来の外部同期式三角波発生回路の回路図であ
る。
1・・・・・・入力端子、2・・・・・・出力端子、3
・・・・・・電源端子、QCs 、 Q 1B+ Q1
7. Q10 、 QCs 、 Q20゜Q211 Q
221 Q231 Q241 Q=s+ Q26°゛゛
°°トランジスタ、Rs 、Rs 、R7、Ra 、R
s 、R+o−・・・抵抗、S9・・・・・・定電流源
、C・・・・・・コンデンサ。FIG. 1 is a circuit diagram of an externally synchronized triangular wave generation circuit of the present invention.
FIG. 2 is a circuit diagram of a conventional externally synchronized triangular wave generating circuit. 1...Input terminal, 2...Output terminal, 3
・・・・・・Power terminal, QCs, Q 1B+ Q1
7. Q10, QCs, Q20゜Q211 Q
221 Q231 Q241 Q=s+ Q26°゛゛°°Transistor, Rs, Rs, R7, Ra, R
s, R+o-...Resistor, S9... Constant current source, C... Capacitor.
Claims (1)
の抵抗に接続され、ベースが第2の抵抗を介して接地さ
れた第1のトランジスタと、エミッタが前記定電流源に
、コレクタが第3の抵抗に接続され、ベースが第4の抵
抗を介して接地された第2のトランジスタと、コレクタ
が電源に、ベースが前記第2のトランジスタのコレクタ
に、エミッタが第5の抵抗を介して前記第1のトランジ
スタのベースに接続された第3のトランジスタと、コレ
クタが前記電源に、ベースが前記第1のトランジスタの
コレクタに、エミッタが第6の抵抗を介して前記第2の
トランジスタのベースに接続された第4のトランジスタ
により構成された差動増幅回路と、コレクタが前記電源
に、ベースが入力端子に、エミッタが前記第2のトラン
ジスタのベースに接続された第5のトランジスタと、コ
レクタが前記電源に、ベースが出力端子に、エミッタが
前記第1のトランジスタのベースに接続された第6のト
ランジスタと、一方の出力端子が前記第1の抵抗に、他
方の出力端子が第7のトランジスタのベースとコレクタ
に接続された第1のカレントミラー回路と、一方の出力
端子が前記第3の抵抗に、他方の出力端子が第8のトラ
ンジスタのコレクタに接続され、前記第7と第8のトラ
ンジスタのベースが共通に接続された第2のカレントミ
ラー回路と、前記出力端子と接地端子間に接続されたコ
ンデンサとを備えたことを特徴とする外部同期式三角波
発生回路。The emitter is grounded through a constant current source, and the collector is connected to the first
a first transistor whose base is grounded through a second resistor, whose emitter is connected to the constant current source, whose collector is connected to a third resistor, and whose base is connected to the ground through a fourth resistor; a third transistor whose collector is connected to the power supply, whose base is connected to the collector of the second transistor, and whose emitter is connected to the base of the first transistor through a fifth resistor; and a fourth transistor whose collector is connected to the power supply, whose base is connected to the collector of the first transistor, and whose emitter is connected to the base of the second transistor via a sixth resistor. a fifth transistor having a collector connected to the power supply, a base connected to the input terminal, and an emitter connected to the base of the second transistor; a collector connected to the power supply, a base connected to the output terminal, and an emitter connected to the second transistor; a sixth transistor connected to the base of the first transistor; a first current mirror circuit having one output terminal connected to the first resistor and the other output terminal connected to the base and collector of the seventh transistor; and a second current mirror in which one output terminal is connected to the third resistor, the other output terminal is connected to the collector of the eighth transistor, and the bases of the seventh and eighth transistors are connected in common. 1. An externally synchronized triangular wave generation circuit, comprising: a circuit; and a capacitor connected between the output terminal and a ground terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63118524A JP2563477B2 (en) | 1988-05-16 | 1988-05-16 | External synchronous triangle wave generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63118524A JP2563477B2 (en) | 1988-05-16 | 1988-05-16 | External synchronous triangle wave generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01288104A true JPH01288104A (en) | 1989-11-20 |
JP2563477B2 JP2563477B2 (en) | 1996-12-11 |
Family
ID=14738742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63118524A Expired - Lifetime JP2563477B2 (en) | 1988-05-16 | 1988-05-16 | External synchronous triangle wave generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2563477B2 (en) |
-
1988
- 1988-05-16 JP JP63118524A patent/JP2563477B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2563477B2 (en) | 1996-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3649851A (en) | High capacitance driving circuit | |
US4667118A (en) | Monostable multivibrator | |
KR960016010B1 (en) | Delayed-pulse generator | |
JPH01288104A (en) | External synchronous type triangle wave generating circuit | |
US4358689A (en) | Analog to digital interface circuit | |
US5262690A (en) | Variable delay clock circuit | |
US4339669A (en) | Current ramping controller circuit | |
GB1177408A (en) | Storage Battery | |
JPH0560284B2 (en) | ||
US4843253A (en) | Monolithically integratable circuit for the generation of extremely short duration current pulses | |
JPS6116590Y2 (en) | ||
JP2812739B2 (en) | Triangular wave generator | |
US4644183A (en) | Pulse generator circuit | |
EP0086334A1 (en) | Pulse duty conversion circuit | |
JPH057778Y2 (en) | ||
JPH0294918A (en) | Emitter coupled logic circuit | |
SU930594A1 (en) | Square-wave pulse generator | |
SU1690186A1 (en) | Signal generator | |
JPS58177033A (en) | Frequency dividing circuit | |
SU585590A1 (en) | Pulse generator | |
SU1205264A1 (en) | Triangular voltage generator | |
JPS6212864A (en) | Input circuit for tachometer | |
JPH0238509Y2 (en) | ||
JPH0568154B2 (en) | ||
GB2063610A (en) | Integrated binary frequency divider circuit arrangement |