JPH01287695A - Picture display control system - Google Patents

Picture display control system

Info

Publication number
JPH01287695A
JPH01287695A JP63117076A JP11707688A JPH01287695A JP H01287695 A JPH01287695 A JP H01287695A JP 63117076 A JP63117076 A JP 63117076A JP 11707688 A JP11707688 A JP 11707688A JP H01287695 A JPH01287695 A JP H01287695A
Authority
JP
Japan
Prior art keywords
section
display
line memory
picture
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63117076A
Other languages
Japanese (ja)
Inventor
Toshiro Mizoguchi
溝口 俊郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63117076A priority Critical patent/JPH01287695A/en
Publication of JPH01287695A publication Critical patent/JPH01287695A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To increase commonly used parts so as to make the title system economically efficient by causing a selector to select one picture out of plural pictures having different picture constitutions and, at the same time, displaying the selected picture by switching the readout clock signal of a line memory by a clock switching section. CONSTITUTION:The selector 2 selects memories 1-1-1-n for graphic and text having different picture constitutions and supplies read-out displaying data to the line memory 3. At the time of displaying the read-out displaying data, the clock switching section 4 switches readout clock signals so that a high-speed readout clock signal can be used even if the picture constitutions are different from each other, when the horizontal scanning line of the picture constitution is rich in dots, with the writing clock signals and displaying sizes being respectively the same. In addition, a D/A conversion section is commonly used by supplying the displaying data to a display section 5 through the line memory 3. Thus commonly used parts are increased and the economical efficiency of this system can be improved.

Description

【発明の詳細な説明】 〔概要〕 ドツト数等の画面構成が異なるビデオテックスとパーソ
ナルコンピュータとの画面を選択して表示させる画面表
示制御方式に関し、 共用化部分を多くして経済化を図ることを目的とし、 画面構成の異なる複数の表示データをそれぞれ格納する
メモリと、選択した前記メモリからの表示データをライ
ンメモリに加えるセレクタと、前記ラインメモリの読出
クロック信号を切替えるクロック切替部と、前記ライン
メモリから読出した表示データを加える表示部とを備え
、前記画面構成の異なる複数の画面を前記セレクタによ
り選択し、且つ前記クロック切替部により前記ラインメ
モリの読出クロック信号を切替えて、前記表示部に表示
させるように構成した。
[Detailed Description of the Invention] [Summary] Regarding a screen display control method for selectively displaying the screens of Videotex and a personal computer, which have different screen configurations such as the number of dots, an objective is to achieve economy by increasing the number of shared parts. A memory for respectively storing a plurality of pieces of display data having different screen configurations, a selector for adding selected display data from the memory to a line memory, a clock switching section for switching a read clock signal of the line memory; a display section to which display data read out from the line memory is added; the selector selects a plurality of screens having different screen configurations; and the clock switching section switches the read clock signal of the line memory; It was configured to be displayed.

〔産業上の利用分野〕[Industrial application field]

本発明は、ドツト数等の画面構成が異なるビデオテック
スとパーソナルコンピュータとの画面を選択して表示さ
せる画面表示制御方式に関するものである。
The present invention relates to a screen display control method for selectively displaying Videotex and personal computer screens having different screen configurations such as the number of dots.

ビデオテックス(V 1deotex )は、ユーザの
要求に対応した情報を表示できるものであり、日本では
、キャプテン(CAPTAIN)として知られている。
Videotex (V1deotex) is capable of displaying information corresponding to user requests, and is known as CAPTAIN in Japan.

このビデオテックスに於いて表示される画面の内容は豊
富ではないので、多彩なビジュアル・オプションを用意
し、パーソナルコンピュータ(以下「パソコン」と略称
する)と同様に制御するマルチメディア装置がある。こ
のような装置を経済的に提供することが要望されている
Since the contents displayed on the screen in this videotex are not rich, there are multimedia devices that provide a variety of visual options and are controlled in the same way as a personal computer (hereinafter referred to as a "personal computer"). There is a desire to provide such devices economically.

〔従来の技術〕[Conventional technology]

ビデオテックスとパソコンとの画面構成は異なるもので
あり、例えば、第3図に於ける点線で示す496x40
8ドツトの画面構成はビデオテックスであり、実線で示
す640X400ドツトの画面構成は通常のパソコンで
ある。
Videotex and PC screen configurations are different, for example, 496x40 as shown by the dotted line in Figure 3.
The screen configuration of 8 dots is Videotex, and the screen configuration of 640 x 400 dots shown by the solid line is that of a normal personal computer.

従って、従来例のマルチメディア装置は、第4図に示す
ように、パソコン用表示ボード21とビデオテックス用
表示ボード22とを用いて構成していた。同図に於いて
、23は表示部、24はテキストメモリ、25はグラフ
ィックメモリ、26は合成部、27はD/A変換部、2
8はテキストメモリ、29はグラフィックメモリ、30
は合成部、31はD/A変換部である。
Therefore, the conventional multimedia device was constructed using a personal computer display board 21 and a videotex display board 22, as shown in FIG. In the figure, 23 is a display section, 24 is a text memory, 25 is a graphic memory, 26 is a synthesis section, 27 is a D/A conversion section, 2
8 is text memory, 29 is graphic memory, 30
31 is a combining section and a D/A converting section.

ビデオテックス用表示ボード22に於けるテキストメモ
リ28とグラフィックメモリ29には、図示を省略した
受信部で受信した表示データが格納され、合成部30に
よりテキストメモリ28から読出した表示データとグラ
フィックメモリ29から読出した表示データとが合成部
30により合成され、D/A変換部31に於いてアナロ
グ画像信号に変換されて表示部23に加えられる。
Display data received by a receiving section (not shown) is stored in a text memory 28 and a graphic memory 29 in the videotex display board 22, and display data read from the text memory 28 by a synthesizing section 30 and a graphic memory 29 are stored. The synthesizer 30 synthesizes the display data read from the display data, and the D/A converter 31 converts the signal into an analog image signal, which is then added to the display 23 .

又パソコン用表示ボード21に於いても、テキストメモ
リ24とグラフィックメモリ25とから読出した表示デ
ータが合成部26により合成され、D/A変換部27於
いてアナログ画像信号に変換されて表示部23に加えら
れる。そして、画面切替信号を表示部23に加えること
により、パソコン用画面とビデオテックス用画面とが切
替えられる。
Also, in the personal computer display board 21, the display data read from the text memory 24 and the graphic memory 25 are synthesized by the synthesis section 26, converted into an analog image signal by the D/A conversion section 27, and then sent to the display section 23. added to. Then, by applying a screen switching signal to the display section 23, the computer screen and the Videotex screen are switched.

前述のパソコン用表示ボード21は、既に、プログラム
開発環境用として熟成した構成であり、又ビデオテック
ス用表示ボード22は、ビデオテックス専用として既に
実用化されている。従って、画表示ボード21.22を
用いて、画面切替信号をキーボード(図示せず)等から
入力することにより、表示部23の画面切替えを行うこ
とができる。この場合、表示部23を共用化する為に、
パソコン用表示ボード21に於けるドツトクロック信号
は23 M Hz、ビデオテックス用表示ボード22に
於けるドツトクロック信号は27MHzとし、画面構成
に対応した速度のドツトクロック信号が用いられる。
The aforementioned personal computer display board 21 has already matured as a program development environment, and the Videotex display board 22 has already been put into practical use exclusively for Videotex. Therefore, by using the image display boards 21 and 22 and inputting a screen switching signal from a keyboard (not shown) or the like, the screen of the display section 23 can be switched. In this case, in order to share the display section 23,
The dot clock signal on the personal computer display board 21 is 23 MHz, and the dot clock signal on the videotex display board 22 is 27 MHz, and the dot clock signal has a speed corresponding to the screen configuration.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ビデオテックスの画面と、パソコンの画面とを同一の表
示部23に表示する場合に、従来は、前述のように、別
個の表示ボード21.22を用意する必要があり、メモ
リ等を含めてほぼ2倍の回路規模となるから、高価とな
る欠点があった。
Conventionally, when displaying the Videotex screen and the computer screen on the same display unit 23, it was necessary to prepare separate display boards 21 and 22 as described above, and almost all of them including memory etc. Since the circuit size is twice as large, it has the disadvantage of being expensive.

本発明は、共用化部分を多くして経済化を図ることを目
的とするものである。
The purpose of the present invention is to increase the number of shared parts to achieve economical efficiency.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の画面表示制御方式は、−ビデオテックスとパー
ソナルコンピュータ等との画面構成が異なる場合、共用
化部分を多くして経済的な構成としたものであり、第1
図を参照して説明する。
The screen display control method of the present invention is an economical structure by increasing the number of common parts when the screen configurations of Videotex and a personal computer etc. are different.
This will be explained with reference to the figures.

画面構成の異なる複数の表示データをそれぞれ格納する
メモリ1−1〜1−nと、選択したメモ+71−1〜1
−’nからの表示データをラインメモリ3に加えるセレ
クタ2と、ラインメモリ3の読出クロック信号を切替え
るクロック切替部4と、ラインメモリ3から読出した表
示データを加える表示部5とを備え、画面構成の異なる
複数の画面をセレクタ2により選択し、且つクロック切
替部4によりラインメモリ3に加える読出クロック信号
を切替えて、表示部5に所望の画面を表示させるもので
ある。
Memories 1-1 to 1-n each storing a plurality of display data with different screen configurations and selected memo+71-1 to 1
-'n includes a selector 2 that adds display data from the line memory 3 to the line memory 3, a clock switching section 4 that switches the read clock signal of the line memory 3, and a display section 5 that adds the display data read from the line memory 3. A selector 2 selects a plurality of screens having different configurations, and a clock switching section 4 switches the read clock signal to be applied to the line memory 3, so that a desired screen is displayed on a display section 5.

〔作用〕[Effect]

複数のメモリ1−1〜1−nは、グラフィック用のビッ
トマツプ・イメージの場合は、異なる画面構成の場合で
も共用化できるが、テキスト用は異なる画面構成対応に
用意する必要がある。セレクタ2は、異なる画面構成対
応のグラフィック用とテキスト用とのメモリを選択して
、読出した表示データをラインメモリ3に加える。この
場合、画面構成が異なっても、書込クロック信号を同一
とし、表示すイズを同一とする場合に、水平走査線当り
のドツト数が多い画面構成の場合に、高速の読出クロッ
ク信号を用いるように、クロック切替部4により読出ク
ロック信号の切替えを行うものである。又ラインメモリ
3を介して表示部5に表示データを加えることにより、
D/A変換部を共用化するとかできる。
The plurality of memories 1-1 to 1-n can be shared even in the case of different screen configurations in the case of bitmap images for graphics, but it is necessary to prepare them for different screen configurations for text. The selector 2 selects graphics and text memories corresponding to different screen configurations and adds the read display data to the line memory 3. In this case, even if the screen configurations are different, if the write clock signal is the same and the display size is the same, a high-speed read clock signal is used if the screen configuration has a large number of dots per horizontal scanning line. As shown, the clock switching unit 4 switches the read clock signal. Also, by adding display data to the display section 5 via the line memory 3,
It is possible to share the D/A converter.

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例について詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は本発明の実施例のブロック図であり、11−1
はパソコン用のテキストメモリ、11−2はパソコン用
とビデオテックス用とに共用化したグラフインクメモリ
、11−3はビデオテックス用のテキストメモリ、12
はセレクタ、13はラインメモリ、14はクロック切替
部、15は表示部、16はD/A変換部、17は切替制
御部であって、表示部15を除いて1個の表示ボードで
構成することができる。
FIG. 2 is a block diagram of an embodiment of the present invention, and 11-1
is a text memory for the personal computer, 11-2 is a graph ink memory shared between the personal computer and Videotex, 11-3 is a text memory for Videotex, and 12
13 is a selector, 13 is a line memory, 14 is a clock switching section, 15 is a display section, 16 is a D/A conversion section, 17 is a switching control section, and except for the display section 15, it is composed of one display board. be able to.

テキストメモリ11−1.11−3及びグラフィックメ
モリ11−2は、それぞれR(赤)、G(緑)、B(青
)の表示データを格納するビデオ・ランダムアクセスメ
モリ (VRAM)からなるもので、セレクタ12によ
り選択された表示データがラインメモリ13に加えられ
、図示を省略した構成からの書込クロック信号に従って
書込まれる。又クロック切替部14を介して加えられた
読出クロック信号に従ってラインメモリ13から表示デ
ータが読出されてD/A変換部16に加えられ、アナロ
グ画像信号に変換されて表示部15に加えられる。
The text memory 11-1, 11-3 and the graphic memory 11-2 each consist of a video random access memory (VRAM) that stores R (red), G (green), and B (blue) display data. , the display data selected by the selector 12 is added to the line memory 13 and written in accordance with a write clock signal from a configuration not shown. Further, display data is read out from the line memory 13 in accordance with a read clock signal applied via the clock switching section 14 and applied to the D/A conversion section 16, where it is converted into an analog image signal and applied to the display section 15.

グラフィックメモリの制御は、ビットマツプ・イメージ
であるから、表示制御の変更は容易である。従って、パ
ソコン用とビデオテックス用との画面構成が異なる場合
でも共用化できる。しかし、テキストメモリについては
、文字フォントのサイズ単位で表示制御が行われること
になるから、パソコン用とビデオテックス用との画面構
成が異なる場合には共用化できない。従って、図示のよ
うに、グラフィックメモリ11−2についてのみパソコ
ン用とビデオテックス用とに共用化している。
Since the graphic memory is controlled by a bitmap image, display control can be easily changed. Therefore, even if the screen configurations for personal computers and for Videotex are different, they can be shared. However, since display control of the text memory is performed in units of character font sizes, it cannot be shared if the screen configurations for personal computers and Videotex are different. Therefore, as shown in the figure, only the graphic memory 11-2 is shared by the personal computer and the videotex.

プログラム開発を行う場合、切替制御部17から制御信
号をセレクタ12とクロック切替部14とに加え、この
制御信号によりセレクタ12はテキストメモリ11−1
とグラフィックメモリ11−2とを選択し、それぞれか
ら読出したR、G。
When developing a program, a control signal is applied from the switching control unit 17 to the selector 12 and the clock switching unit 14, and this control signal causes the selector 12 to
and graphic memory 11-2, and read R and G from each.

Bの表示データをラインメモリ13に合成して加える。The display data of B is synthesized and added to the line memory 13.

又クロック切替部14は、27MHzの読出クロック信
号をラインメモリ13とD/A変換部16とに加える。
Further, the clock switching section 14 applies a 27 MHz read clock signal to the line memory 13 and the D/A converting section 16.

従って、ラインメモリ13から27MHzの読出クロッ
ク信号に従ってR,G、Bの表示データが読出され、D
/A変換部16によりR,G、  Bのアナログ信号に
変換されて表示部15に加えられ、所定の表示すイズで
プログラム開発用の画面が表示される。
Therefore, the R, G, and B display data are read out from the line memory 13 in accordance with the 27 MHz read clock signal, and the D
The signal is converted into R, G, and B analog signals by the /A conversion section 16 and added to the display section 15, where a program development screen is displayed at a predetermined display size.

又ビデオテックスの表示を行う場合は、切替制御部17
からの制御信号により、セレクタ12はグラフィックメ
モリ11−2とビデオテックス用のテキストメモリ11
−3とを選択し、それぞれから読出したR、G、Bの表
示データをラインメモリ13に合成して加え、クロック
切替部14は23MHzの読出クロック信号に切替えて
ラインメモリ13とD/A変換部16とに加える。従っ
て、ラインメモリ13から23MHzの読出クロック信
号に従ってR,G、Bの表示データが読出され、D/A
変換部16によりR,G、Bのアナログ信号に変換され
て表示部15に加えられ、プログラム開発の場合と同一
の表示すイズで、ビデオテックス画面が表示される。こ
の場合、読出クロック信号を切替えないと、ビデオテッ
クス画面は縮小された表示すイズで表示部15に表示さ
れることになる。
In addition, when displaying videotex, the switching control section 17
In response to a control signal from
-3, the R, G, and B display data read from each are combined and added to the line memory 13, and the clock switching unit 14 switches to a 23 MHz read clock signal and performs D/A conversion with the line memory 13. Add to section 16. Therefore, R, G, and B display data are read from the line memory 13 according to the 23 MHz read clock signal, and the D/A
The conversion unit 16 converts the signal into R, G, and B analog signals and adds them to the display unit 15, where the videotex screen is displayed at the same display size as in the case of program development. In this case, unless the readout clock signal is switched, the videotex screen will be displayed on the display section 15 at a reduced display size.

前述の実施例は、パソコン用とビデオテックス用との画
面構成が異なる場合について示すものであるが、他の画
面構成の異なる画面を切替えて表示する場合にも適用す
ることができる。
Although the above-mentioned embodiments are shown for cases in which the screen configurations for a personal computer and for Videotex are different, the present invention can also be applied to cases in which screens having different screen configurations are switched and displayed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、パソコン用とビデオテ
ックス用等の画面構成の異なる複数の表示データをそれ
ぞれ格納するメモリ1−1〜1−nをセレクタ2により
選択して、表示データをラインメモリ3を介して表示部
5に加え、ラインメモリ3の読出クロック信号をクロッ
ク切替部4により画面構成に対応して切替えるものであ
り、複数のメモリ1−1〜1−nをセレクタ2により選
択することにより、1個の表示ボード上にラインメモリ
3を含めて構成することができ、又ラインメモリ3を介
して表示部5に表示データを加えることにより、表示デ
ータをアナログ信号に変換する為のD/A変換部を共用
化することができると共に、表示部5との間の接続構成
を簡単化できることになる。又ラインメモリ3の読出ク
ロック信号を切替えることにより、所定の表示すイズで
表示部5に表示することができる。又グラフィックメモ
リのように、ドツトマツプ・イメージのメモリを共用化
できるから、メモリ構成を簡単化できる。従って、経済
的な構成とすることができる利点がある。
As explained above, in the present invention, the selector 2 selects the memories 1-1 to 1-n that respectively store a plurality of display data with different screen configurations such as those for personal computers and Videotex, and displays the display data on a line. In addition to the display unit 5 via the memory 3, the readout clock signal of the line memory 3 is switched by the clock switching unit 4 according to the screen configuration, and a plurality of memories 1-1 to 1-n are selected by the selector 2. By doing so, it is possible to include the line memory 3 on one display board, and by adding display data to the display unit 5 via the line memory 3, it is possible to convert the display data into an analog signal. It is possible to share the D/A conversion section of the display section 5 and to simplify the connection configuration between the display section 5 and the display section 5. Furthermore, by switching the readout clock signal of the line memory 3, it is possible to display the image on the display section 5 at a predetermined display speed. Also, like a graphic memory, the memory for dot map images can be shared, so the memory configuration can be simplified. Therefore, there is an advantage that the structure can be made economical.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、第2図は本発明の実施例
のブロック図、第3図は画面の説明図、第4図は従来例
の要部ブロック図である。 1−1〜1−nはメモリ、2は一セレクタ、3はライン
メモリ、4はクロック切替部、5は表示部、11−1は
テキストメモリ、11−2はグラフィックメモリ、11
−3はビデオテックス用テキストメモリ、12はセレク
タ、13はラインメモリ、14はクロック切替部、15
は表示部、16はD/A変換部、17は切替制御部であ
る。
FIG. 1 is an explanatory diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, FIG. 3 is an explanatory diagram of a screen, and FIG. 4 is a block diagram of main parts of a conventional example. 1-1 to 1-n are memories, 2 is one selector, 3 is a line memory, 4 is a clock switching section, 5 is a display section, 11-1 is a text memory, 11-2 is a graphic memory, 11
-3 is a videotex text memory, 12 is a selector, 13 is a line memory, 14 is a clock switching unit, 15
16 is a display section, 16 is a D/A conversion section, and 17 is a switching control section.

Claims (1)

【特許請求の範囲】 画面構成の異なる複数の表示データをそれぞれ格納する
メモリ(1−1〜1−n)と、 選択した前記メモリ(1−1〜1−n)からの表示デー
タをラインメモリ(3)に加えるセレクタ(2)と、 前記ラインメモリ(3)の読出クロック信号を切替える
クロック切替部(4)と、 前記ラインメモリ(3)から読出した表示データを加え
る表示部(5)とを備え、 前記画面構成の異なる複数の画面を前記セレクタ(2)
により選択し、且つ前記クロック切替部(4)により前
記ラインメモリ(3)の読出クロック信号を切替えて、
前記表示部(5)に表示させることを特徴とする画面表
示制御方式。
[Scope of Claims] Memories (1-1 to 1-n) each storing a plurality of display data having different screen configurations, and a line memory for storing display data from the selected memories (1-1 to 1-n). (3); a clock switching section (4) for switching the read clock signal of the line memory (3); and a display section (5) for adding the display data read from the line memory (3). The selector (2) selects the plurality of screens having different screen configurations.
and switching the read clock signal of the line memory (3) by the clock switching unit (4),
A screen display control method characterized by displaying on the display section (5).
JP63117076A 1988-05-16 1988-05-16 Picture display control system Pending JPH01287695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63117076A JPH01287695A (en) 1988-05-16 1988-05-16 Picture display control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63117076A JPH01287695A (en) 1988-05-16 1988-05-16 Picture display control system

Publications (1)

Publication Number Publication Date
JPH01287695A true JPH01287695A (en) 1989-11-20

Family

ID=14702810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63117076A Pending JPH01287695A (en) 1988-05-16 1988-05-16 Picture display control system

Country Status (1)

Country Link
JP (1) JPH01287695A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610630A (en) * 1991-11-28 1997-03-11 Fujitsu Limited Graphic display control system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017483A (en) * 1983-07-11 1985-01-29 株式会社東芝 Image display
JPS62229286A (en) * 1986-03-31 1987-10-08 アルプス電気株式会社 Image display controller
JPS6360489A (en) * 1986-08-29 1988-03-16 キヤノン株式会社 Data processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017483A (en) * 1983-07-11 1985-01-29 株式会社東芝 Image display
JPS62229286A (en) * 1986-03-31 1987-10-08 アルプス電気株式会社 Image display controller
JPS6360489A (en) * 1986-08-29 1988-03-16 キヤノン株式会社 Data processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610630A (en) * 1991-11-28 1997-03-11 Fujitsu Limited Graphic display control system

Similar Documents

Publication Publication Date Title
US5867178A (en) Computer system for displaying video and graphic data with reduced memory bandwidth
KR19980703654A (en) Hardware that rotates an image for display of longitudinal orientation
US4570161A (en) Raster scan digital display system
US5959638A (en) Method and apparatus for constructing a frame buffer with a fast copy means
JPS5937512B2 (en) raster display device
EP0590785B1 (en) Processing apparatus for sound and image data
US5619721A (en) Controlling font data memory access for display and non-display purposes using character content for access criteria
US5459485A (en) Image and sound processing apparatus
JPS638488B2 (en)
EP0400990B2 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JPH01287695A (en) Picture display control system
JPH09138683A (en) Image display controller
JP3704999B2 (en) Display device and display method
JPS61215587A (en) Image display unit
JPS62249186A (en) Display unit
JP3557067B2 (en) Scanning image generation circuit means
KR950009769B1 (en) Graphic system having multiple layered screen buffer and control levels
JPH08328519A (en) Image output device for multidisplay
JPS6292071A (en) Control system for magnified display
JPH0469908B2 (en)
JPH08129368A (en) Graphics subsystem and control method therefor
JPH05308569A (en) Image synthesizer
JPH0863138A (en) Display device
JPH0220996B2 (en)
JPS59185388A (en) Color image display unit