JPH01265352A - Compact electronic computer - Google Patents

Compact electronic computer

Info

Publication number
JPH01265352A
JPH01265352A JP3316489A JP3316489A JPH01265352A JP H01265352 A JPH01265352 A JP H01265352A JP 3316489 A JP3316489 A JP 3316489A JP 3316489 A JP3316489 A JP 3316489A JP H01265352 A JPH01265352 A JP H01265352A
Authority
JP
Japan
Prior art keywords
data
character
key
memory
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3316489A
Other languages
Japanese (ja)
Other versions
JPH0552978B2 (en
Inventor
Takayuki Shibata
高幸 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP3316489A priority Critical patent/JPH01265352A/en
Publication of JPH01265352A publication Critical patent/JPH01265352A/en
Publication of JPH0552978B2 publication Critical patent/JPH0552978B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To quickly and clearly know the meaning of the memory contents and to easily call out the memory contents by displaying at one time the numerical value and the header showing the meaning of the numerical value in a pair and at the same time searching and reading out a memory from the first character of the head or the head itself. CONSTITUTION:The character data on the first character 'KI' of a header 'KINGAKU', for example, showing the meaning is inputted to the storage data of a RAM 15 via a KANA (Japanese syllabary) key. The character data on 'KI' is stored in an upper-stage display buffer 18a and then displayed at an upper-stage display part 19a. When a search key 115 is operated, a CPU 12 searches the inside of the RAM 15 and checks successively whether the first character of each data is coincident or not with the character data held by the buffer 18a. If the coincident character data is confirmed, the upper-/lower- stage storage data are read out of the RAM 15 and sent to the CPU 12. Then these storage data are written into the buffer 18a and a lower-stage display buffer 18b. In such a way, the meaning of the memory contents is displayed together with the numerical value and the memory contents can be easily called out.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、数値データと共にその見出しを表示する小屋
電子式計算機に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an electronic calculator that displays headings along with numerical data.

[従来技術とその問題点コ 従来、電子式卓上計算機等の小型電子式計算機において
、独立メモリを備え、r M + J (rM−J)キ
ーによりメモリ用レジスタに加X(減算)し、rMRJ
キーによりその記憶内容を再び表示部に読出すようKし
たもの、あるいはメモリ屋を指定できる複数のム指定メ
モリを備え、rMinJ、「M+」、「M−」、rMR
J等のメモリキーとテンキーの組合わせ操作により複数
個の数値をメモリできるようにしたものがある。
[Prior art and its problems] Conventionally, small electronic calculators such as electronic desktop calculators are equipped with independent memory, and the rM+J (rM-J) key is used to add (X) (subtract) to the memory register.
The memory contents can be read out again on the display section by pressing the key, or the memory can be designated by multiple memory stores, such as rMinJ, "M+", "M-", rMR.
There are devices that allow multiple numerical values to be memorized by a combination of a memory key such as J and a numeric keypad.

しかしながら、この種、従来の小型電子式計算機におい
ては、メモリに入力した数値がどのような意味を持って
いるのかを使用者自身が覚えておかなければならず、非
常に面倒である。ま九、メモリ内容をその意味により検
索したり、表示させたりすることができない。
However, in this type of conventional small electronic calculator, the user must remember the meaning of the numerical values input into the memory, which is extremely troublesome. Also, it is not possible to search or display the meaning of the memory contents.

[発明の目的] 本発明は上記の点に鑑みてなされたもので、メモリ内容
の意味を数値と共に表示でき、また、メモリ内容の一部
を覚えておくだけでメモリ内容を簡単に呼出すことがで
きる小屋電子式計算機を提供することを目的とする。
[Object of the Invention] The present invention has been made in view of the above points, and it is possible to display the meaning of memory contents together with numerical values, and to easily recall the memory contents by simply remembering a part of the memory contents. The purpose is to provide an electronic calculator that can be used.

[発明の要点] 本発明は、数値とその意味を示す見出しを一対にして一
度に表示できるようにし、かつ、上記見出しの頭文字も
しくは見出しそのものでメモリを検索して演算に使用で
きるようにしたものでおる。
[Summary of the Invention] The present invention makes it possible to display a pair of numerical values and headings indicating their meanings at one time, and to search the memory using the initial letter of the heading or the heading itself and use it for calculations. It's something.

[発明の実施例コ 以下図面を参照して本発明の一実施例を説明する。第1
図において11はキー入力部で、数値・文字、キー11
1、ファンクシlフキ−112、メモキー113、表示
選択Φ−114、サーチキー115等を備えている。そ
して、上記キー入力部11からのキー人力データは、 
CPU J 2のキー判別部121へ入力される。上記
CPU 12には、各種制御機能と共に、ファンクシ冒
ンデータを記憶するフラグレジスタFが設けられている
。そして。
[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 11 is a key input section, where numbers, characters, keys 11
1, a function key 112, a memo key 113, a display selection Φ-114, a search key 115, and the like. Then, the key manual data from the key input section 11 is as follows:
It is input to the key determination unit 121 of the CPU J2. The CPU 12 is provided with various control functions as well as a flag register F for storing function data. and.

上記CPU J 2には、各種制御命令を記憶している
ROM 13%演算用レジスタ群14、指定データを記
憶するRAM15.’)’−)回路16、ゲート匍j御
、 回路17等が接続される。上記演算用レジスタ詳1
4には1例えばx、y、z等の演算用レジスタが設けら
れている。しかして、上記CPU J 2は、キー人力
データ、演算データ等を上記ダート回路16を介して上
段表示用バッファ18a1下段表示用バッファ18bへ
送出する。そして、上記上段表示用バッファ18a、下
段表示用バッファ18bに保持されたデータは、表示部
19へ送られる。この表示部19は、上段表示部19h
及び下段表示91519bからなり、上段表示部19g
において前記上段表示用バッファ18aの保持データを
表示し、下段表示部19bにおいて前記下段表示用バッ
ファ111bの保持データを表示する。
The CPU J 2 includes a ROM 13% calculation register group 14 that stores various control instructions, and a RAM 15 that stores specified data. ')'-) Circuit 16, gate control, circuit 17, etc. are connected. Register details for the above calculation 1
4 is provided with registers for calculations such as x, y, z, etc. Thus, the CPU J 2 sends key manual data, calculation data, etc. to the upper display buffer 18a1 and the lower display buffer 18b via the dart circuit 16. Then, the data held in the upper display buffer 18a and the lower display buffer 18b are sent to the display section 19. This display section 19 includes an upper display section 19h.
and a lower display section 91519b, and an upper display section 19g.
The data held in the upper display buffer 18a is displayed, and the data held in the lower display buffer 111b is displayed in the lower display section 19b.

この場合、上段表示部19tsは文字データのみの専用
表示、下段表示部19bは数値データのみの専用表示と
なっている。また、上記上段光示用バッファ18hに保
持されたデータは、上記RAM15へ送られる。このR
AM J 5は、第2図に示すように各データエリアに
上段データ記憶エリア15a及び下段データ艷憶エリア
15bが設けられる。上記上段データ記憶エリア15a
と下段データ記憶エリア15bとの間は、上下区切シコ
ードCJKよシ区切られる。また、各データエリア間に
は、データ区切りコードC2が書込まれる。
In this case, the upper display section 19ts is dedicated to displaying only character data, and the lower display section 19b is dedicated to displaying numerical data only. Further, the data held in the upper stage optical display buffer 18h is sent to the RAM 15. This R
In the AM J 5, as shown in FIG. 2, each data area is provided with an upper data storage area 15a and a lower data storage area 15b. Above upper data storage area 15a
and the lower data storage area 15b are separated by the upper and lower delimiter code CJK. Furthermore, a data delimiter code C2 is written between each data area.

しかして、上記RAM J 5から読出されるデータは
、CPU J 2へ入力されると共に、上下区切シコー
ド識別部20へ入力される。この上下区切シコード識別
部20は、 RAM 15から読出されるデータの中か
ら上下区切りコードCノを識別するもので、識別した際
にrlJ信号を上記ダート制御回路77に送出する。こ
のf−)制御回路17は、CPU J 2 Toるいは
上下区切シコード識別部20からの信号をメモIJMK
記憶し、ダート回路16の切換え制御を行なう。すなわ
ち、ダート制御回路17は、 CPU J 2から文字
表示データが出力される際にメモlJMKrlJが書込
まれるの−で、その場合はダート回路16を上段表示用
バッファ181側に切換え、また、CPU J 2から
数字表示データが出力される際はメモリMKrOJが書
込まれるので、その場合はダート回路16を下段表示用
ノ4ッファ1Bb側に切換える。
Thus, the data read from the RAM J 5 is input to the CPU J 2 as well as to the upper and lower delimiter code identifying section 20. The upper/lower delimiter code identification unit 20 identifies the upper/lower delimiter code C from among the data read from the RAM 15, and upon identification, sends an rlJ signal to the dart control circuit 77. This f-) control circuit 17 memorizes the signal from the CPU J 2 To or the upper and lower delimiter code identification unit 20.
The data is stored and the switching control of the dart circuit 16 is performed. That is, the dart control circuit 17 writes the memory lJMKrlJ when character display data is output from the CPU J 2, so in that case, the dart control circuit 16 is switched to the upper display buffer 181 side, and the CPU When numerical display data is output from J2, the memory MKrOJ is written, so in that case, the dirt circuit 16 is switched to the lower display buffer 1Bb side.

次に上記実施例の動作を第3図を参照して説明する。第
3図は、例えば単価がr26000J円の品物を「5」
個購入する際の合計金額を求め、その単価及び合計金額
をRAM 15に記憶する場合の、キー操作と、このキ
ー操作に対する表示状態の変化及びメモリM1フラグレ
ジスタFの記憶内容の変化を示したものである。演算操
作を開始する場合、まず、第3図の(1)に示すように
中−入力部11におけるオールクリアキーrAcJを操
作する。このオールクリアキーrAcJの操作によシ、
演算用レジスタ群14、上段表示用バッファ18a、下
段表示用バッファ18bの内容がクリアされると共に%
CPU J 2のフラグレジスタF及びダート制御回路
12のメモリMがクリアされる。
Next, the operation of the above embodiment will be explained with reference to FIG. In Figure 3, for example, an item with a unit price of r26,000J yen is labeled "5".
The figure shows the key operations, changes in the display state in response to the key operations, and changes in the contents stored in the flag register F of the memory M1 when calculating the total amount when purchasing an item and storing the unit price and the total amount in the RAM 15. It is something. When starting an arithmetic operation, first, as shown in (1) in FIG. 3, the all clear key rAcJ in the middle input section 11 is operated. By operating this all clear key rAcJ,
The contents of the calculation register group 14, the upper display buffer 18a, and the lower display buffer 18b are cleared and the %
Flag register F of CPU J 2 and memory M of dart control circuit 12 are cleared.

この結果、ダート制御回路17の制御によりダート回w
116が下段光示用バッファ18b側に切換わり、CP
U 12から下段表示用バッファ18bに「O6」が書
込まれ、下段表示部19bに「0.」が表示される0次
いで第3図(2)に示すようにキー入力部11から単価
「26000Jを入力し、その後、乗算キーrXJを操
作する。上記キー入力部11から入力された単価r26
oooJはCPU12へ送られ、キー判別部121でキ
ー内容が判別される。CPU 12は、数値データが入
力されるとe−)制御回路17に「0」信号を出力して
メモIJ Mに書込む。ダート制御回路17は、メモリ
Mの内容が「0」の場合は、ダート回路16を下段表示
用バッファ18b側に切換える。従って、CPU 12
からキー操作に従って出力される数値データは、r−)
回路16を介して下段表示用バッファ18bに書込まれ
、下段表示部19bK表示される。を九、上記数値入力
データは、CPU 12から演算用レジスタ群14へ送
られ、Xレジスタにセットされる。そして、上記したよ
うに数値キーに続いて乗算キーrXJが操作されると、
 CPU12のフラグレジスタFに乗算フラグがセット
される。
As a result, under the control of the dart control circuit 17, the dart rotation w
116 is switched to the lower optical display buffer 18b side, and the CP
"O6" is written from U 12 to the lower display buffer 18b, and "0." is displayed on the lower display section 19b.Then, as shown in FIG. 3 (2), the unit price "26000J" is written from the key input section 11. is input, and then the multiplication key rXJ is operated.The unit price r26 inputted from the key input section 11 is
oooJ is sent to the CPU 12, and the key content is determined by the key determination unit 121. When the CPU 12 receives numerical data, it outputs a "0" signal to the control circuit 17 and writes it into the memo IJM. If the content of the memory M is "0", the dart control circuit 17 switches the dart circuit 16 to the lower display buffer 18b side. Therefore, CPU 12
The numerical data output according to key operations is r-)
The data is written to the lower display buffer 18b via the circuit 16 and displayed on the lower display section 19bK. (9) The above numerical input data is sent from the CPU 12 to the calculation register group 14 and set in the X register. Then, as mentioned above, when the multiplication key rXJ is operated after the numeric key,
A multiplication flag is set in the flag register F of the CPU 12.

次に第3図(3)K示すように表示選択キー114を操
作する。この表示選択−−114を操作すると、 CP
U J 2からダート制御回路17へ「1」信号が送ら
れ、メモIJ Hに書込まれる。ff−)制御−w!r
17は、メモすMに「1」が書込まれると、ダート回路
16を上段表示用バッファ18a@に切換える。この時
、上段表示部19aには、最上位桁にカーソルが表示さ
れて次の文字入力位置が示され、下段表示部19bには
上記数値データがそのまま表示される。この状態で第3
図(4)K示すように例えばカナキーによシ上記数値デ
ータの意味(単価)を示す見出し文字「タン力」を入力
する。このカナ文字データは、CPU 12からダート
回%16を介して上段表示用バッファ18mVC書込ま
れ、上段表示部19aに表示される。この場合1文字デ
ータを入力する毎にカーソルが右方向に順次シフトし、
次の文字入力位置が示される。
Next, the display selection key 114 is operated as shown in FIG. 3(3)K. When you operate this display selection --114, CP
A "1" signal is sent from UJ2 to the dart control circuit 17 and written to the memo IJH. ff-) control-w! r
17 switches the dart circuit 16 to the upper stage display buffer 18a@ when "1" is written in the memo M. At this time, the upper display section 19a displays a cursor at the most significant digit to indicate the next character input position, and the lower display section 19b displays the numerical data as is. In this state, the third
As shown in FIG. (4)K, for example, the heading character ``Tanriki'' indicating the meaning (unit price) of the above numerical data is inputted using the keypad. This kana character data is written to the upper display buffer 18mVC from the CPU 12 via the dart time %16, and is displayed on the upper display section 19a. In this case, each time you enter one character of data, the cursor will shift to the right,
Indicates the next character input position.

そして、上記文字データの入力後、第3図(5)に示す
ようにメモキー113を操作する。CPtJ J 2は
After inputting the character data, the memo key 113 is operated as shown in FIG. 3(5). CPtJ J 2 is.

上記メモキー113の操作を検知すると、まず、上段表
示用バッファ18&にデータがあるか否かを調べ、デー
タが有る場合にはそのデータをRAM15に転送し、そ
のデータエンドに上下区切υコードC1を付加する。続
いてCPU I jは、下段表示用バッファl1lbの
データの有無を調べ、データが有ればそのデータを上記
上下区切シコードCIに続けてRAM15に入力する。
When the operation of the memo key 113 is detected, first, it is checked whether or not there is data in the upper display buffer 18&, and if there is data, it is transferred to the RAM 15, and the upper and lower delimiter υ code C1 is written at the data end. Add. Subsequently, the CPU Ij checks the presence or absence of data in the lower display buffer l1lb, and if there is data, inputs the data into the RAM 15 following the upper and lower delimiter code CI.

この時CPU12は、データの最後にエンドマークとし
てデータ区切りコードC2を付加する。
At this time, the CPU 12 adds a data delimiter code C2 as an end mark to the end of the data.

その後、第3図(6)に示すようにキー入力部11から
品物の個数を示す数値「5」を入力する。
Thereafter, as shown in FIG. 3(6), the numerical value "5" indicating the number of items is inputted from the key input section 11.

この数値データを入力することKより、上記したように
ダート回路16が下段表示用バッファ18b側に切換え
られると共に、上段光示用バッファ18m及び下段表示
用バッファ18bの内容がクリアされる。その後、上記
入力数値「5」が下段表示用バッファ111bに書込ま
れ、下段表示部19bに表示される。また、この時点で
はフラグレジスタFに乗算フラグが保・持されているの
で。
By inputting this numerical data K, the dart circuit 16 is switched to the lower display buffer 18b side as described above, and the contents of the upper light display buffer 18m and the lower display buffer 18b are cleared. Thereafter, the input numerical value "5" is written into the lower display buffer 111b and displayed on the lower display section 19b. Also, at this point, the multiplication flag is held in flag register F.

上記入力データ「5」は演/X数として演算用レジスタ
#14へ送られ、Yレジスタに書込まれる。
The input data "5" is sent as an operation/X number to the operation register #14 and written to the Y register.

この状態で第3図(7)K示すようにイコールキー「=
」を操作する。 CPU J Zは、上記イコールキー
「=」が操作されると演算用レジスタ群14のXレジス
タに保持しているデータr26000JとYレジスタに
保持しているデータ「5」により乗算を行ない、その乗
算結果r 130000J’iXレジスタ及び下段表示
用バッファ18bに書込む。
In this state, as shown in Figure 3 (7) K, the equal key "="
” to operate. When the equal key "=" is operated, the CPU J Z multiplies the data r26000J held in the X register of the calculation register group 14 by the data "5" held in the Y register, and executes the multiplication. Result r 130000J'iX Write to register and lower display buffer 18b.

そして、この下段表示用バッファJgbK書込まれた乗
算結果が下段表示部19bに表示される。
The multiplication result written in this lower display buffer JgbK is displayed on the lower display section 19b.

次いで第3図(8)に示すように表示選択キー114を
操作する。この光示選択キー114の操作によシ、上記
したようにダート回路16が上段表示用バッファ111
m9gに切侠見られると共に、下段表示部19aの最上
位桁にカーソルが表示される。
Next, the display selection key 114 is operated as shown in FIG. 3(8). By operating this light display selection key 114, the dirt circuit 16 is switched to the upper display buffer 111 as described above.
At the same time, a cursor is displayed on the most significant digit of the lower display section 19a.

この状態で第3図(9)K示すようにカナキーによシそ
の時の表示データr 130000J(合計金II)の
意味を示す見出し文字「キンガク」を入力する。
In this state, as shown in FIG. 3(9)K, the heading character "Kingaku" indicating the meaning of the display data r 130000J (total gold II) at that time is input to the keypad.

そして、第3図四に示すようにメモキー113を操作す
る。CPU 12は、上記メモキー113の操作を検知
すると、まず、上段表示用バッファ18aKデータがあ
るか否かを調べ、その文字データ「キンガク」をRAM
15に転送し、そのデータエンドに上下区切シコードC
1を付加する。続いてCPU 12は、下段表示用バッ
ファ18bのデータの有無を調べ、そのデータr130
000Jを上記上下区切シコードCノに続けてRAM 
15 ic大入力る。この時CPU 12は、データの
最後にはエンドマークとしてデータ区切りコードC2を
付加する。以上のようにしてRAM 75 K、単価及
び合計金額がその意味を示す文字データと共に書込まれ
る。
Then, as shown in FIG. 3, the memo key 113 is operated. When the CPU 12 detects the operation of the memo key 113, it first checks whether there is data in the upper display buffer 18aK and stores the character data "Kingaku" in the RAM.
15, and the upper and lower delimiter sicode C is added to the data end.
Add 1. Next, the CPU 12 checks the presence or absence of data in the lower display buffer 18b, and stores the data r130.
000J followed by the above upper and lower separator code C, and then RAM
15 Input large IC. At this time, the CPU 12 adds a data delimiter code C2 as an end mark to the end of the data. As described above, the RAM 75K, unit price, and total amount are written together with character data indicating their meaning.

次に上記のようにしてRAM J 5に記憶したデータ
を、その後、読出して使用する場合の動作について第4
図を参照して説明する。今1例えば上記RAM 15に
記憶させた合計金額及び個数から単価を求めるものとす
れば、まず、第4図(1ンに示すようにオールクリアキ
ーrAcJを操作し、上記したように上段表示用バッフ
ァ18a、下段光示用バッファ18b、フラグレジスタ
F、ダート制御回路17のメモリMの内容をクリアする
。この状態で第4図(2)K示すようK RAM J 
sの記憶データに対し、意味を示す見出し文字の頭文字
例えば文字データが「キンがり」であればカナキーによ
シ「キ」の文字データを入力する。この文字データは上
段表示用バッファ18mに入力され、上段表示部19&
に表示される。次いで第4図(3)に示すようにサーチ
キー115を操作する。このサーチキー115が操作さ
れると、 CPU 12はRAM 15内をサーチし、
各データの先頭文字と上記上段表示用バッファ18mに
保持されている文字データとが一致するか否かを順次チ
エツクする。そして、一致する文字データがあれば、そ
の上下段の記憶データ、つまり、この場合には「キンが
り」及びr130000JをRAM 15からCPU 
12 K読出し、上段表示用バッファJ8m、下段表示
用バッファ18bKl込む。この上記上段表示用バッフ
ァ181及び下段嚢示用バッファ18bに読出され九デ
ータは、それぞれ上段表示部19 a及び下段表示部7
51bにおいて表示される。また、このと@ RAM 
15からCPU I 2に読出され九金額データ「13
0000Jが演算用レジスタ群14へ送られ、Xレジス
タに書込まれる。
Next, the fourth section describes the operation when the data stored in the RAM J5 as described above is subsequently read out and used.
This will be explained with reference to the figures. For example, if you want to calculate the unit price from the total amount and number of items stored in the RAM 15, first operate the all clear key rAcJ as shown in Figure 4 (1), and The contents of the buffer 18a, the lower light display buffer 18b, the flag register F, and the memory M of the dart control circuit 17 are cleared.In this state, as shown in FIG.
For the stored data of s, if the initial letter of the index character indicating the meaning, for example, the character data is ``kingari'', the character data of shi ``ki'' is inputted to the kana key. This character data is input to the upper display buffer 18m, and the upper display section 19&
will be displayed. Next, the search key 115 is operated as shown in FIG. 4(3). When this search key 115 is operated, the CPU 12 searches the RAM 15,
It is sequentially checked whether the first character of each data matches the character data held in the upper display buffer 18m. If there is matching character data, the stored data in the upper and lower rows, that is, in this case, "Kingari" and r130000J are transferred from the RAM 15 to the CPU.
12 K read, upper display buffer J8m, lower display buffer 18bKl are loaded. The nine data read into the upper display buffer 181 and the lower display buffer 18b are stored in the upper display section 19a and the lower display section 7, respectively.
51b. Also, Konoto@RAM
15 to the CPU I2 and the nine amount data “13
0000J is sent to the calculation register group 14 and written to the X register.

そして、第4図(4)k示すように除算キー「+」を操
作する。この除算キーの操作によりCPU J jのフ
ラグレジスタFに除算フラグがセットされる。
Then, as shown in FIG. 4(4)k, the division key "+" is operated. By operating this division key, a division flag is set in the flag register F of CPU Jj.

次に第4図(5) 、 (6)に示すようにキー入力部
11から「タン力」の頭文字「夕」を入力してサーチキ
ー115を操作する。上記文字データの入力操作により
上段表示用バッファ181及び下段表示用バッファl1
lbの内容がクリアされ、入力文字データ「り」が上段
表示用バッファ18&に書込まれる。その後、上記サー
チキー115の操作によシRAM 15がサーチされ、
RAM 15から文字データ「タン力」及び数値データ
r26000JがCPU J 2を介して上段光示用バ
ッファ18&及び下段懺示用バッファ18bに読出され
、上段光示部191.下段衣示部19bにおいて表示き
れる。
Next, as shown in FIGS. 4(5) and 4(6), the first letter "Yu" of "Tanriki" is input from the key input section 11 and the search key 115 is operated. By inputting the above character data, the upper display buffer 181 and the lower display buffer l1
The contents of lb are cleared and the input character data "ri" is written to the upper display buffer 18&. Thereafter, the RAM 15 is searched by operating the search key 115,
Character data "Toniki" and numerical data r26000J are read from the RAM 15 to the upper light display buffer 18& and the lower display buffer 18b via the CPU J 2, and are then read out to the upper light display section 191. The display can be completed in the lower display section 19b.

また、このとき上記RAM J 5からCPU 12に
読出された単価r26000Jは、演算用レジスタ群1
4へ送られてYレジスタに書込まれる。
Also, at this time, the unit price r26000J read out from the RAM J5 to the CPU 12 is stored in the calculation register group 1.
4 and written to the Y register.

この状態で、第4図(7)に示すようにイコールキー「
=」を操作する。CPU J 2は、イコールキー「=
」が操作されたことを検知すると、上段表示用バッファ
18m及び下段表示用バッファJobの内容をクリアす
ると共に、フラグレジスタFのセットフラグを演算用レ
ジスタ群14のXレジスタに保持されているデータr1
30000jをYレジスタに保持されているデータr2
6oooJで除算し、その除算結果、つまり1品物の個
数「5」をXレジスタ及び上段表示用バクファ18mに
書込む。従って、下段光示部19bには、上記の演X4
Cよシ求めた品物の個数「5」が表示される。
In this state, as shown in Figure 4 (7), the equal key "
Operate =". For CPU J 2, press the equal key “=
” is detected, the contents of the upper display buffer 18m and the lower display buffer Job are cleared, and the set flag of the flag register F is set to the data r1 held in the X register of the calculation register group 14.
30000j is the data r2 held in the Y register
Divide by 6oooJ and write the result of the division, that is, the number of items "5" to the X register and the upper display buffer 18m. Therefore, the lower light display section 19b displays the above performance X4.
The number of items requested by C is displayed, ``5''.

なお、上記実施例では、見出し文字の頭文字によp R
AM J 5 t−サーチするようにしたが、見出し文
字そのものでRAM J 5をサーチするようにしても
よい。また、見出し文字もカナに限らずアルファベット
等でもよい。
In the above embodiment, the initial letter of the heading letter is p R
Although the AM J 5 t-search is performed, it is also possible to search the RAM J 5 using the index character itself. Furthermore, the heading characters are not limited to kana, but may also be alphabetic characters.

[発明の効果] 以上詳記したように本発明によれば、数値とその意味を
示す見出しを一対にして一就に表示できるようにし、か
つ、上記見出しの頭文字もしくは見出しそのものでメモ
リをサーチして読出せるようにしたので、メモリ内容の
意味が一目瞭然であり、また、メモリ内容の一部を覚え
ておくだけでメモリ内容を簡単に呼出すことができる。
[Effects of the Invention] As detailed above, according to the present invention, a numerical value and a heading indicating its meaning can be displayed as a pair, and the memory can be searched by the initial letter of the heading or the heading itself. Since the meaning of the memory contents is clear at a glance, the contents of the memory can be easily recalled just by memorizing a portion of the contents.

さらに、疑似的な文字によりメモリ内容を続出して演算
を行なうことができ、実用的に極めて大きな効果を発揮
し得るものである。
Furthermore, it is possible to perform calculations by successively reading out the memory contents using pseudo characters, which can be extremely effective in practical terms.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示すもので、第1図は回路構
成を示すブロック図、第2図は第1図におけるRAMの
データ得成を示す図、第3図は入力データの処理及びメ
モリへの書込み処理を説明するための図、第4図はメモ
リの記憶データの続出し及びその読出しデータによる演
算処理を説明するための図である。 11・・・キー入力部、12・・・CPU、74・・・
演算用レジスタ群、15・・・RAM、  16・・・
ゲート回路、17・・・ff−)制御回74,1llh
・・・上段表示用バッファ、18b・・・下段表示用バ
ッファ、19・・・表示部、19a・・・上段表示部、
19b・・・下段表示部、20・・・上下区切りコード
識別部。 出願人代理人  弁理士 鈴 江 武 彦jI3図 第4図
The drawings show one embodiment of the present invention; FIG. 1 is a block diagram showing the circuit configuration, FIG. 2 is a diagram showing data acquisition of the RAM in FIG. 1, and FIG. 3 is a diagram showing input data processing and processing. FIG. 4 is a diagram for explaining the writing process to the memory, and FIG. 4 is a diagram for explaining the successive output of data stored in the memory and the arithmetic processing using the read data. 11...Key input section, 12...CPU, 74...
Arithmetic register group, 15...RAM, 16...
Gate circuit, 17...ff-) control circuit 74, 1llh
... Upper display buffer, 18b... Lower display buffer, 19... Display section, 19a... Upper display section,
19b...Lower display section, 20...Upper and lower delimiter code identification section. Applicant's agent Patent attorney Takehiko Suzue Figure 4

Claims (1)

【特許請求の範囲】[Claims] 数値データ及び文字データを入力するキー入力部と、数
値を表示する数値表示部と、上記数値に対する見出しを
表示する文字表示部と、演算用レジスタ群と、指定デー
タ記憶用のメモリと、このメモリに指定数値及びこの数
値に対する見出しを対として記憶する手段と、このメモ
リの記憶内容を上記見出しあるいは見出しの一部の文字
によりサーチして読出す手段と、上記キー入力部あるい
は上記メモリからの読出しデータにより演算を行なう演
算手段とを具備したことを特徴とする小型電子式計算機
A key input section for inputting numerical data and character data, a numerical display section for displaying numerical values, a character display section for displaying headings for the numerical values, a group of calculation registers, a memory for storing designated data, and this memory. means for storing a designated numerical value and a heading for this numerical value as a pair; means for searching and reading out the stored contents of this memory using the heading or a part of the characters of the heading; and reading from the key input section or the memory. A small electronic calculator characterized by comprising a calculation means for performing calculations based on data.
JP3316489A 1989-02-13 1989-02-13 Compact electronic computer Granted JPH01265352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3316489A JPH01265352A (en) 1989-02-13 1989-02-13 Compact electronic computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3316489A JPH01265352A (en) 1989-02-13 1989-02-13 Compact electronic computer

Publications (2)

Publication Number Publication Date
JPH01265352A true JPH01265352A (en) 1989-10-23
JPH0552978B2 JPH0552978B2 (en) 1993-08-06

Family

ID=12378909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3316489A Granted JPH01265352A (en) 1989-02-13 1989-02-13 Compact electronic computer

Country Status (1)

Country Link
JP (1) JPH01265352A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397344A (en) * 1977-02-04 1978-08-25 Sharp Corp Register control system
JPS5480627A (en) * 1977-12-09 1979-06-27 Toshiba Corp Portable information retrieval unit
JPS576959A (en) * 1980-06-13 1982-01-13 Sharp Corp Electronic memorandum device
JPS58155468A (en) * 1982-03-10 1983-09-16 Casio Comput Co Ltd Electronic formula dictionary
JPS5965284A (en) * 1982-10-05 1984-04-13 Citizen Watch Co Ltd Character input apparatus of electronic time piece

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397344A (en) * 1977-02-04 1978-08-25 Sharp Corp Register control system
JPS5480627A (en) * 1977-12-09 1979-06-27 Toshiba Corp Portable information retrieval unit
JPS576959A (en) * 1980-06-13 1982-01-13 Sharp Corp Electronic memorandum device
JPS58155468A (en) * 1982-03-10 1983-09-16 Casio Comput Co Ltd Electronic formula dictionary
JPS5965284A (en) * 1982-10-05 1984-04-13 Citizen Watch Co Ltd Character input apparatus of electronic time piece

Also Published As

Publication number Publication date
JPH0552978B2 (en) 1993-08-06

Similar Documents

Publication Publication Date Title
US5216627A (en) Method and apparatus for computing with terms having units
JP3431771B2 (en) Electronics
JPH1040247A (en) Data processor
JP3529948B2 (en) Display method of mathematical formulas including electronic devices and variables
JPH01265352A (en) Compact electronic computer
JP4115568B2 (en) Text input device
JP2625121B2 (en) Calculation device display method
JP2998209B2 (en) Information processing apparatus and information processing method
JPS5912670Y2 (en) shopping calculator
JPH06337857A (en) Kanji(chinese character) input system
JPS59183464A (en) Electronic cash register
JP2585048Y2 (en) Numeric character input device
EP0364099B1 (en) Data storage and retrieval in a calculator
JPH021627Y2 (en)
KR900007424B1 (en) Register
JP2929122B2 (en) Input device
JPH09146892A (en) Electronic equipment
JP3067083B2 (en) Document input device
JPS6225208B2 (en)
JPH034958B2 (en)
JPS63172371A (en) Electronic dictionary
JPS60122460A (en) Electronic calculator
JPH028357B2 (en)
JPH04118779A (en) Cad system with image retrieval function
JPS6361326A (en) Data processor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term