JPH0126119B2 - - Google Patents

Info

Publication number
JPH0126119B2
JPH0126119B2 JP55092454A JP9245480A JPH0126119B2 JP H0126119 B2 JPH0126119 B2 JP H0126119B2 JP 55092454 A JP55092454 A JP 55092454A JP 9245480 A JP9245480 A JP 9245480A JP H0126119 B2 JPH0126119 B2 JP H0126119B2
Authority
JP
Japan
Prior art keywords
key
data
register
memory
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55092454A
Other languages
Japanese (ja)
Other versions
JPS5719869A (en
Inventor
Kunio Yasutake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9245480A priority Critical patent/JPS5719869A/en
Publication of JPS5719869A publication Critical patent/JPS5719869A/en
Publication of JPH0126119B2 publication Critical patent/JPH0126119B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227Cooperation and interconnection of the input arrangement with other functional units of a computer

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、入力データを順次記憶するデータ
処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data processing device that sequentially stores input data.

〔従来の技術〕[Conventional technology]

一般に、例えば電子レジスタにはレシートに印
字を行うプリンタと、ジヤーナルに印字を行うプ
リンタの2台のプリンタが備えられ、キー操作に
従がつて、所定の演算処理が演算処理装置で実行
され、その処理されたデータは両プリンタによつ
て印字されてレシートはすぐに顧客に渡され、ジ
ヤーナルは店側の資料として保存される。
Generally, for example, an electronic register is equipped with two printers, one that prints on the receipt and one that prints on the journal.The arithmetic processing unit executes predetermined arithmetic processing in accordance with key operations. The processed data is printed by both printers, a receipt is immediately given to the customer, and the journal is stored as a document on the store side.

すなわち、従来は第5図に示すように部門キー
01、置数キー123、部門キー02、置数キー456の各
キーを操作(部門1の123円の商品及び部門2の
456円の商品データ入力)すると、第7図に示す
ような印字内容のレシートが作成される。そして
割引を示す%−キー操作や現/預キー等が操作さ
れると割引額及び小計額、釣銭額等が演算されて
求められ、その内容がジヤーナルに追加印字さ
れ、このジヤーナルが店側の資料として保存され
る。
In other words, conventionally, the department key is as shown in Figure 5.
01, number key 123, department key 02, and number key 456 (123 yen item in department 1 and 123 yen item in department 2)
When the product data of 456 yen is input), a receipt with printed contents as shown in Fig. 7 is created. Then, when the %-key indicating the discount or the cash/deposit key is operated, the discount amount, subtotal amount, change amount, etc. are calculated and the contents are additionally printed on the journal, and this journal is stored on the store side. Saved as a document.

しかしながら、ジヤーナルは1日の登録が全て
終了した場合などにおいて使用されるものであつ
て、登録中はほとんど使用しないにもかかわら
ず、レシート及びジヤーナルへ同時に印字する2
台のプリンタを備えることは価格、実装スペース
などの点で無駄があることから、プリンタを1台
にし、登録中はレシートの印字だけを行い、上述
したようなジヤーナル用のデータはメモリへ記憶
し、点検、精算時にジヤーナルを印字することが
考えられている。
However, the journal is only used when all the registrations for the day have been completed, and although it is rarely used during registration, it is possible to print on the receipt and the journal at the same time.
Since having multiple printers would be wasteful in terms of price and mounting space, we decided to use only one printer, which only prints receipts during registration, and stores data for the journal as described above in memory. It is being considered to print the journal at the time of inspection, checkout, and checkout.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、上述したような入力データ及び演算
データ等のジヤーナル用データをそのまま記憶す
ると膨大な容量のメモリが必要となり、コスト高
をまねいたり、メモリ装置が大型化したりするな
どの問題が有つた。
By the way, if journal data such as input data and calculation data as described above are stored as they are, an enormous capacity of memory is required, leading to problems such as high costs and an increase in the size of the memory device.

この発明の課題は、キー操作内容を示すコード
をメモリへ記憶することで、メモリ容量を増大さ
せることなくコスト削減を計り、しかも、メモリ
装置の小型化が計れるようにすることである。
An object of the present invention is to reduce costs without increasing memory capacity and to downsize the memory device by storing codes indicative of key operation contents in memory.

〔課題を解決するための手段〕[Means to solve the problem]

この発明の手段は次の通りである。 The means of this invention are as follows.

キー入力装置等の入力操作部の操作に従つて所
定の演算処理を実行する演算処理手段(CPU5
等に相当)と、前記入力操作部の操作内容を示す
コードを操作順に記憶する記憶手段(ジヤーナル
メモリ8等に相当)と、例えば点検あるいは精算
指定等の前記記憶手段内のコードの読み出し指定
時において、読み出されたコードに従つた演算処
理を前記演算処理手段に順次実行させる演算処理
制御手段(CPU5で処理されるステツプS55
S56、S57等に相当)と、前記演算処理手段による
演算処理データを前記入力操作部の操作に従つて
レシートあるいは前記演算処理制御手段の制御に
従つてジヤーナルに印字する印字手段(印字部8
等に相当)とを備えるものである。
Arithmetic processing means (CPU5
etc.), a memory means (equivalent to the journal memory 8, etc.) for storing codes indicating the operation contents of the input operation section in the order of operations, and a time when reading out the code in the memory means is specified, for example, when specifying inspection or payment. , an arithmetic processing control means (step S 55 processed by the CPU 5,
S 56 , S 57 , etc.), and a printing unit (printing unit) that prints the arithmetic processing data by the arithmetic processing unit on a receipt according to the operation of the input operation unit or on a journal under the control of the arithmetic processing control unit. 8
etc.).

なお、カツコ内の符号は上記手段が実施例にお
いては、どのように実現されたかを明瞭にするた
めに参考に付加したものである。
Note that the symbols in brackets are added for reference in order to clarify how the above-mentioned means were realized in the embodiment.

〔作用〕[Effect]

この発明の手段の作用は次の通りである。 The operation of the means of this invention is as follows.

入力操作部の操作内容を示す例えば、各顧客毎
に商品、預り金額、割引率等を示すコードが入力
操作部の操作順に記憶手段へ記憶される。また、
点検モードが指定される等前記記憶手段内のコー
ド読み出しが指示された時において、演算処理制
御手段は、前記記憶手段から読み出されたコード
に従つた演算処理を演算処理手段に順次実行させ
る。この演算処理では例えば、上記記憶された各
顧客毎の商品コード及び預り金額に基づき釣銭金
額、商品コードと割引率に基づき割引額等が演算
処理データとして求められ、印字手段により例え
ばジヤーナル等にこの演算処理データの印字が行
なわれる。
For example, codes indicating the contents of operations on the input operation section, such as products, deposit amounts, discount rates, etc., for each customer are stored in the storage means in the order of operations on the input operation section. Also,
When reading out the code in the storage means is instructed, such as when an inspection mode is specified, the arithmetic processing control means causes the arithmetic processing means to sequentially execute arithmetic processing according to the code read out from the storage means. In this arithmetic processing, for example, the change amount based on the product code and deposit amount for each customer stored above, the discount amount based on the product code and discount rate, etc. are calculated as arithmetic processing data, and the data is printed in a journal or the like by a printing means. The arithmetic processing data is printed.

したがつて、メモリ容量を増大させることなく
コスト削減が計れ、しかも、メモリ装置の小型化
が計れる。
Therefore, costs can be reduced without increasing memory capacity, and the memory device can be made smaller.

〔実施例〕〔Example〕

以下、この発明の一実施例を第1図ないし第8
図を参照しながら説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 8.
This will be explained with reference to the figures.

第1図は電子レジスタの概略システム構成図を
示し、この入力部1には金額キー、部門別キーな
どが備えられている。
FIG. 1 shows a schematic system configuration diagram of an electronic register, and this input section 1 is equipped with an amount key, a department key, etc.

この入力部1にはI/Oポート2からタイミン
グ信号KPが与えられており、入力部1において
キー操作が行なわれた際にタイミング信号KPが
操作キーに応じて選択され、キー入力信号KIと
してI/Oポート2に備えられた入力バツフア
IBに入力される。前記I/Oポート2内には入
力バツフアIBのほかに、表示バツフアHB、印字
バツフアPBが備えられており、そして、表示バ
ツフアHBは表示部3に、印字バツフアPBは印
字部4にそれぞれ接続されている。
A timing signal KP is given to this input section 1 from an I/O port 2, and when a key operation is performed on the input section 1, the timing signal KP is selected according to the operation key, and is used as a key input signal KI. Input buffer provided on I/O port 2
Entered into IB. In addition to the input buffer IB, the I/O port 2 is provided with a display buffer HB and a print buffer PB.The display buffer HB is connected to the display section 3, and the print buffer PB is connected to the print section 4. has been done.

前記表示部3は、I/Oポート2からのデイジ
ツト信号DGおよび表示バツフアHBのデータを
デコードしたセグメント信号SGに従つて金額デ
ータなどを表示する。また、印字部4は、レシー
ト紙に印字を行うプリンタが1台備えられ、印字
ドラム(図示せず)の印字位置信号TPをI/O
ポート2に送り、また、I/Oポート2からは、
その内部で印字位置信号TPと印字バツフアPB内
のデータとの一致によつて生じる印字駆動信号
MGを印字部4に送り、金額データなどをレシー
ト紙に印字する。
The display section 3 displays amount data and the like in accordance with the segment signal SG obtained by decoding the digit signal DG from the I/O port 2 and the data in the display buffer HB. The printing unit 4 is also equipped with one printer that prints on receipt paper, and receives a print position signal TP from a print drum (not shown) as an I/O.
Send to port 2, and from I/O port 2,
A print drive signal is generated by matching the print position signal TP with the data in the print buffer PB.
The MG is sent to the printing unit 4, and amount data and the like are printed on receipt paper.

また、符号5はCPUで、このCPU5にはデー
タバスDB、アドレスバスAB、コントロールバ
スCBを介してI/Oポート2、時計回路6およ
び合計メモリ7が接続されている。さらに、各バ
スDB,AB,CBにはジヤーナルメモリ8が必要
容量だけ着脱自在に接続されている。
Further, reference numeral 5 denotes a CPU, and an I/O port 2, a clock circuit 6, and a total memory 7 are connected to the CPU 5 via a data bus DB, an address bus AB, and a control bus CB. Furthermore, a journal memory 8 of the required capacity is detachably connected to each bus DB, AB, and CB.

前記時計回路6には現在の時、分データをレジ
スタCLKに記憶し、さらに、年、月、日付デー
タをレジスタDATEに記憶し、たとえば1秒ご
とにデータの更新動作を行なつており、この更新
動作中、ビイジイ信号BYをCPU5に出力する。
また、前記合計メモリ7には、「精算」、「点検」
の際に、前記ジヤーナルメモリ8から読み出され
たデータの合計が、一時的に記憶される。
The clock circuit 6 stores current hour and minute data in a register CLK, and also stores year, month, and date data in a register DATE, and updates the data every second, for example. During the update operation, a busy signal BY is output to the CPU 5.
In addition, the total memory 7 also contains “Payment” and “Inspection”.
At this time, the total data read from the journal memory 8 is temporarily stored.

第2図は前記CPU5を詳細に示した回路構成
図で、同図中符号9はROMよりなるプログラム
記憶部であり、ここには各種マイクロ命令が格納
されている。このプログラム記憶部9はラインl1
を介してアドレス信号をアドレス制御部10へ出
力し、また、ラインl2を介してオペレーシヨンコ
ードおよびプログラム記憶部9の次アドレスを指
定する次アドレス信号を制御部11へ出力する。
そして、前記次アドレス信号は制御部11からラ
インl3を介してプログラム記憶部9へ入力され、
次のマイクロ命令をアドレス指定する。
FIG. 2 is a circuit configuration diagram showing the CPU 5 in detail, and reference numeral 9 in the figure is a program storage section consisting of a ROM, in which various microinstructions are stored. This program storage section 9 is connected to line l 1
It outputs an address signal to the address control unit 10 via line l2 , and outputs a next address signal specifying the next address of the operation code and program storage unit 9 to the control unit 11 via line l2.
Then, the next address signal is input from the control unit 11 to the program storage unit 9 via line l3 ,
Addresses the next microinstruction.

前記アドレス制御部10は、記憶部12のアド
レスを指定するほか、アドレスバスABを介して
前記I/Oポート2、時計回路6、合計メモリ7
およびジヤーナルメモリ8のアドレスを指定し、
アドレスの指定が終了した際にはラインl4を介し
て制御部11へ終了信号を出力する。更に、この
アドレス制御部10には記憶部12から読み出さ
れたデータがラインl5を介して入力され、いわゆ
るインデツクス・アドレツシングを行う。
The address control unit 10 specifies the address of the storage unit 12, and also controls the I/O port 2, the clock circuit 6, and the total memory 7 via the address bus AB.
and specify the address of journal memory 8,
When the address specification is completed, a completion signal is output to the control section 11 via line l4 . Furthermore, data read out from the storage section 12 is input to the address control section 10 via line l5 , and so-called index addressing is performed.

前記記憶部12には、Aレジスタ、Bレジス
タ、Cレジスタ、Dレジスタ、Xレジスタ、Yレ
ジスタ、Zレジスタ、IXレジスタなどのほかに
フラグ領域F1、F2、F3が備えられている。この
記憶部12から読み出されたデータは演算部13
に出力され、また、データバスDBを介してI/
Oポート2、合計メモリ7およびジヤーナルメモ
リ8に送出される。前記演算部13は指定された
各種演算を行い、この演算結果はラインl6を介し
て記憶部12へ入力される。
The storage unit 12 is provided with flag areas F 1 , F 2 , F 3 in addition to A register, B register, C register, D register, X register, Y register, Z register, IX register, etc. The data read from this storage section 12 is stored in the calculation section 13.
It is also output to the I/O via the data bus DB.
O port 2, total memory 7 and journal memory 8. The arithmetic unit 13 performs various specified arithmetic operations, and the results of these arithmetic operations are input to the storage unit 12 via line l6 .

前記制御部11は、入力されたオペレーシヨン
コードを解読し、ラインl7を介して加算あるいは
減算の指定を行う指定信号を演算部13へ出力
し、ラインl8を介してR/W信号を記憶部12へ
出力する。更に、制御部11はラインl9を介して
入力されたデータおよびキヤリーの有無に従つて
次アドレスの変更を行い、ラインl10を介してア
ドレス制御部8内のアドレスカウンタへカウント
アツプまたはカウントダウンを指定する信号を出
力する。このほか、制御部11は、I/Oポート
2、時計回路6、合計メモリ7およびジヤーナル
メモリ8へコントロールバスCBを介しR/W信
号、チツプ指定信号を出力し、また前記時計回路
6からのビイジイ信号BYが入力される。
The control section 11 decodes the input operation code, outputs a designation signal for specifying addition or subtraction to the calculation section 13 via line l7 , and outputs an R/W signal via line l8 . Output to the storage unit 12. Further, the control unit 11 changes the next address according to the data input via line l9 and the presence or absence of a carry, and causes the address counter in the address control unit 8 to count up or count down via line l10 . Outputs the specified signal. In addition, the control unit 11 outputs an R/W signal and a chip designation signal to the I/O port 2, the clock circuit 6, the total memory 7, and the journal memory 8 via the control bus CB, and also outputs the R/W signal and the chip designation signal from the clock circuit 6. Busy signal BY is input.

前記ジヤーナルメモリ8は、その各行の記憶領
域が列アドレス0〜15と対応する16桁分の記憶容
量を有し、各桁に4ビツトのデータが入力部1の
各キー操作に対応して順次記憶される。すなわ
ち、第3図に示すように、金額キー0〜9の操作
に対応してコード「0」〜「9」が記憶される。
このキーコードを各操作キーと対応づけて分かり
易すく説明するために便宜上ニユーモニツクを使
用して以下記述することにする。すなわち、コー
ド「0」〜「9」とニユーモニツク「0」〜
「9」が対応される。同様に部門別キー01〜04は
コード「A」〜「D」と、ニユーモニツク01〜
04とそれぞれ対応している。同様に、登録終了
時に操作される終了キーとしての両替キー、現
金/預かり金キー、信用売りキー、貸売りキー、
入金キー、出金キーは8ビツトのコード「E0」
〜「E5」と、ニユーモニツクNS〜PDと対応
している。同様に税金キー〜マイナスキーはコー
ド「E6」〜「ED」と、ニユーモニツクTX〜□−
とそれぞれ対応している。また、日付データ、責
任者A〜Fのデータ、レシートNO、「REG」〜
「SET」のモードデータ、時刻、停電復帰、END
の各データは8ビツトの「F0」〜「FD」と、ニ
ユーモニツクDA〜ENDとそれぞれ対応してい
る。
The journal memory 8 has a storage capacity for 16 digits in which the storage area of each row corresponds to column addresses 0 to 15, and 4-bit data is sequentially stored in each digit in response to each key operation on the input section 1. be remembered. That is, as shown in FIG. 3, codes "0" to "9" are stored in response to operations on the amount keys 0 to 9.
In order to explain this key code in an easy-to-understand manner by associating it with each operation key, it will be described below using a menu for convenience. That is, the codes "0" to "9" and the news symbols "0" to "9"
"9" corresponds. Similarly, departmental keys 01 to 04 are codes "A" to "D" and news codes 01 to 04.
04 respectively. Similarly, a currency exchange key, a cash/deposit key, a credit sale key, a credit sale key, which are operated at the end of registration, are used as termination keys.
The deposit key and withdrawal key are the 8-bit code "E0"
- Corresponds to "E5" and news NS - PD. Similarly, the tax key ~ minus key is the code "E6" ~ "ED", and the news TX ~ □-
They correspond to each other. Also, date data, data of responsible persons A to F, receipt NO, "REG" ~
"SET" mode data, time, power failure recovery, END
Each data corresponds to 8 bits "F0" to "FD" and the news signals DA to END.

次にこの発明の動作について説明する。 Next, the operation of this invention will be explained.

いま、電子レジスタには必要容量のジヤーナル
メモリ8が接続されており、このとき、電子レジ
スタの電源をONすると第4図のフローに従つた
動作が実行される。まず、ステツプS1の実行にお
いて、記憶部12に備えられた各レジスタの内容
がクリアされて初期値に設定される。次いでステ
ツプS2の実行に移り、時計回路6のレジスタ
DATEに記憶された現在の年、月、日付データ
が読み出され、記憶部12のIXレジスタによつ
て指定されたジヤーナルメモリ8の記憶領域M
(IX)に書き込まれ、IXレジスタの内容が更新さ
れる。次にステツプS2で、記憶領域M(IX)に日
付コードDAが書き込まれる。以後、IXレジス
タの内容は書込みが実行される都度更新される。
At present, a journal memory 8 of the required capacity is connected to the electronic register, and at this time, when the power to the electronic register is turned on, the operation according to the flow shown in FIG. 4 is executed. First, in executing step S1 , the contents of each register provided in the storage section 12 are cleared and set to initial values. Next, the process moves to step S2 , where the register of the clock circuit 6 is
The current year, month, and date data stored in DATE is read out, and the storage area M of the journal memory 8 specified by the IX register of the storage unit 12 is read out.
(IX), and the contents of the IX register are updated. Next, in step S2 , the date code DA is written into the storage area M(IX). Thereafter, the contents of the IX register will be updated every time a write is executed.

次いでステツプS4の実行に移り、モードスイツ
チの指定されたモードのデータが記憶部12のA
レジスタに書き込まれる。次いでステツプS5の実
行に移り、Aレジスタの現在のモードデータとB
レジスタに記憶される前回のモードデータとが等
しいか否かの判断が実行され、否と判断されると
ステツプS6に移る。ステツプS6において、Aレジ
スタのモードデータが新たにモードデータとして
Bレジスタに転送される。次いでステツプS7の実
行に移り、記憶部12のフラグ領域F1に“1”
がセツトされているか否か、換言すれば一顧客分
の登録終了を示す終了キーの操作が行なわれたか
否かの判断が実行され、操作有りと判断されると
ステツプS8に移る。ステツプS8の実行において、
フラグ領域F2にモードデータが切り替えられた
ことを示すための“1”がセツトされ、この後ス
テツプS9に移る。なお、ステツプS5においてAレ
ジスタの内容とBレジスタの内容が等しいと判断
された場合にもステツプS9に移り、責任者スイツ
チの指定された責任者データがCレジスタに書き
込まれる。次いでステツプS10の実行に移り、C
レジスタに記憶された現在の責任者データとDレ
ジスタの記憶された前回の責任者データとが等し
いか否かの判断が実行され、否と判断されるとス
テツプS11の実行において、Cレジスタの現在の
責任者データが新たに責任者データとしてDレジ
スタに転送される。次いでステツプS12の実行に
移り、フラグ領域F1に登録終了を示す“1”が
セツトされているか否かが判断され、否と判断さ
れるとステツプS13に移る。ステツプS13の実行に
おいて、フラグ領域F3に責任者が交替したこと
を示すための“1”がセツトされ、この後ステツ
プS4に戻る。なお、ステツプS7、S12においてフ
ラグ領域F1に“0”が記憶されている場合には、
登録中におけるモードスイツチの切り替えあるい
は責任者の交代操作であることが検出されステツ
プS14に移り、エラー処理動作が実行され、この
後ステツプS4に戻る。
Next, the process moves to step S4 , and the data of the mode specified by the mode switch is stored in A of the storage section 12.
written to the register. Next, the process moves to step S5 , where the current mode data in the A register and the B
A determination is made as to whether or not the previous mode data stored in the register are equal, and if it is determined that they are not, the process moves to step S6 . At step S6 , the mode data in the A register is transferred to the B register as new mode data. Next, the process moves to step S7 , and " 1 " is written in the flag area F1 of the storage section 12.
In other words, it is determined whether or not the end key indicating the end of registration for one customer has been operated. If it is determined that there has been an operation, the process moves to step S8 . In executing step S8 ,
"1" is set in the flag area F2 to indicate that the mode data has been switched, and then the process moves to step S9 . Note that even if it is determined in step S5 that the contents of the A register and the contents of the B register are equal, the process moves to step S9 , and the person in charge data specified by the person in charge switch is written in the C register. Next, proceed to step S10, and proceed to step S10 .
A judgment is made as to whether or not the current responsible person data stored in the register and the previous responsible person data stored in the D register are equal. The current responsible person data is transferred to the D register as new responsible person data. Next, the process moves to step S12 , where it is determined whether or not "1" indicating the end of registration is set in the flag area F1 . If it is determined not, the process moves to step S13 . In the execution of step S13 , "1" is set in the flag area F3 to indicate that the person in charge has been replaced, and then the process returns to step S4 . Note that if "0" is stored in the flag area F 1 in steps S 7 and S 12 ,
If it is detected that the mode switch is switched or the person in charge is changed during registration, the process moves to step S14 , where an error handling operation is executed, and then the process returns to step S4 .

前記ステツプS10において、Cレジスタの責任
者データとDレジスタの責任者データとが一致し
ていると判断された場合には、ステツプS15に移
り、入力バツフアIBに記憶されたデータが記憶
部12のXレジスタに記憶される。次いでステツ
プS16の実行に移り、Xレジスタの内容が「0」
であるか否か、換言すれば入力操作が行なわれた
か否かが判断され、「0」と判断された場合はス
テツプS4に移り、否と判断された場合にはステツ
プS17に移る。ステツプS17の実行において、金額
キーが操作されたか否かが判断され、YESと判
断されるとステツプS18に移り、操作された金額
キーは入力される一連の数値キーのうち第1番目
に操作された第1置数であるか否かの判断が実行
され、否と判断されるとステツプS19に移る。ス
テツプS19において、記憶部12のYレジスタ内
の置数データが1桁分桁上げされる。ステツプ
S18において、第1置数であると判断された場合
にはステツプS20に移り、フラグ領域F1に前回の
登録終了キー操作を示す“1”がセツトされてい
るか否かが判断され、セツト有りと判断されると
ステツプS21に移る。ステツプS21においてフラグ
領域F1に“0”が書き込まれる。次いでステツ
プS22の実行に移り、フラグ領域F2にモードスイ
ツチの切替操作を示す“1”がセツトされている
か否かの判断が実行され、セツト有りと判断され
るとステツプS23に移る。ステツプS23の実行にお
いて、前記ステツプS4においてAレジスタに記憶
されたモードデータがジヤーナルメモリ8の記憶
領域M(IX)に書き込まれ、この後ステツプS24
に移る。前記ステツプS22においてフラグ領域F2
に“0”が記憶されている場合にもステツプS24
に移る。ステツプS24の実行において、フラグ領
域F3に責任者の交代を示す“1”がセツトされ
ているか否かの判断が実行され、セツト有りと判
断されるとステツプS25に移る。ステツプS25の実
行において、前記ステツプS9においてCレジスタ
に記憶された責任者データがジヤーナルメモリ8
の記憶領域M(IX)に書き込まれ、この後ステツ
プS26に移る。なお、前記ステツプS20、S24にお
いてフラグ領域F2、F3に“0”が記憶されてい
ると判断された場合にもステツプS26に移る。ス
テツプS26において、Xレジスタの桁X0に記憶さ
れた数値データがYレジスタの桁Y0に書き込み、
金額キー操作による置数処理を行う。次いでステ
ツプS27の実行に移り、Yレジスタの内容が表示
バツフアHBに転送され、表示部4において表示
される。
If it is determined in step S10 that the responsible person data in the C register and the responsible person data in the D register match, the process moves to step S15 , and the data stored in the input buffer IB is transferred to the storage section. 12 X registers. Next, the process moves to step S16 , and the contents of the X register are set to "0".
In other words, it is determined whether an input operation has been performed or not. If it is determined to be "0", the process moves to step S4 , and if it is determined not to, the process moves to step S17 . In the execution of step S17 , it is determined whether or not the amount key has been operated. If it is determined to be YES, the process moves to step S18 , and the operated amount key is entered as the first numeric key in the series of numeric keys to be input. A determination is made as to whether or not it is the first digit that has been manipulated, and if it is determined that it is not, the process moves to step S19 . In step S19 , the number data in the Y register of the storage section 12 is carried up by one digit. step
In S18 , if it is determined that it is the first set number, the process moves to step S20 , where it is determined whether "1" indicating the previous registration end key operation is set in the flag area F1 . If it is determined that there is a set, the process moves to step S21 . At step S21 , "0" is written in the flag area F1 . Next, the process moves to step S22 , where it is determined whether or not "1" indicating a mode switch switching operation has been set in the flag area F2 . If it is determined that the mode switch has been set, the process moves to step S23 . In executing step S23 , the mode data stored in the A register in step S4 is written to the storage area M(IX) of the journal memory 8, and then in step S24.
Move to. In the step S22 , the flag area F2
If "0" is stored in step S24 ,
Move to. In executing step S24 , it is determined whether "1" indicating a change in the person in charge has been set in the flag area F3 , and if it is determined that it has been set, the process moves to step S25 . In executing step S25 , the responsible person data stored in the C register in step S9 is stored in the journal memory 8.
The data is written to the storage area M(IX) of , and then the process moves to step S26 . Note that even if it is determined in steps S 20 and S 24 that "0" is stored in the flag areas F 2 and F 3 , the process moves to step S 26 . In step S26 , the numerical data stored in digit X 0 of the X register is written to digit Y 0 of the Y register,
Performs numeric processing using amount key operations. Next, the process moves to step S27 , where the contents of the Y register are transferred to the display buffer HB and displayed on the display section 4.

前記ステツプS17において、金額キーが操作さ
れていないと判断されるとステツプS28に移る。
ステツプS28の実行において、クリアーキー(C
キー)が操作されたか否かが判断され、YESと
判断されるとステツプS29に移る。ステツプS29
実行において、Yレジスタの内容がクリアされ、
この後ステツプS27に移る。
If it is determined in step S17 that the amount key has not been operated, the process moves to step S28 .
In executing step S28 , press the clear key (C
It is determined whether or not the key) has been operated, and if it is determined to be YES, the process moves to step S29 . In executing step S29 , the contents of the Y register are cleared,
After this, the process moves to step S27 .

前記ステツプS28において、Cキーでないと判
断された場合にはステツプS30に移る。ステツプ
S30の実行において、部門別キーが操作されたか
否かが判断され、YESと判断されるとステツプ
S31に移る。ステツプS31において、入力された売
上データの小計加算が実行され、この加算結果が
Zレジスタに記憶される。次いでステツプS32
実行に移り、Xレジスタに記憶された部門データ
が印字バツフアPB、表示バツフアHBに転送さ
れ、印字部4においてレシート紙に印字されると
共に、表示部3において表示される。次いでステ
ツプS33の実行に移り、Yレジスタに記憶された
数値データがジヤーナルメモリ8の記憶領域M
(IX)に転送される。次いでステツプS34の実行
に移り、操作された部門別キーと対応する部門キ
ーコードがジヤーナルメモリ8の記憶領域M
(IX)に転送された後、ステツプS4に戻る。
If it is determined in step S28 that the key is not the C key, the process moves to step S30 . step
In executing S 30 , it is determined whether or not a departmental key has been operated, and if it is determined to be YES, the step
Move on to S31 . In step S31 , subtotal addition of the input sales data is performed, and the addition result is stored in the Z register. Next, the process moves to step S32 , where the department data stored in the X register is transferred to the print buffer PB and the display buffer HB, where it is printed on receipt paper in the print section 4 and displayed on the display section 3. Next, the process moves to step S33 , where the numerical data stored in the Y register is transferred to the storage area M of the journal memory 8.
Transferred to (IX). Next, the process moves to step S34 , where the department key code corresponding to the operated department key is stored in the storage area M of the journal memory 8.
After being transferred to (IX), return to step S4 .

前記ステツプS30において、部門別キーが操作
されていないと判断された場合には、ステツプ
S35に移る。ステツプS35の実行において、金額キ
ー、Cキー、部門別キー以外のキー操作に対応し
たその他の処理動作を行なつて表示、印字した
り、あるいはジヤーナルメモリ8に操作キーに応
じたキーコードを書き込む動作が実行される。次
いで、ステツプS36の実行に移り、登録終了キー
が操作されたか否かの判断が実行されるとステツ
プS37に移る。ステツプS37の実行において、フラ
グ領域F1に登録終了を示す“1”がセツトされ
る。次いでステツプS38の実行に移り、時計回路
6のレジスタCLKに記憶された現在の時、分デ
ータがXレジスタに記憶される。次いでステツプ
S39に移り、Xレジスタに記憶された時、分デー
タがジヤーナルメモリ8の記憶領域M(IX)に書
き込まれる。次いでステツプS40の実行に移り、
ジヤーナルメモリ8の記憶領域M(IX)に時刻コ
ードTMが書き込まれる。次いでステツプS41
実行に移り、ジヤーナルメモリ8の記憶領域M
(IX)にENDコードENDが書き込まれる。次
いでステツプS42の実行に移り、ENDコードが記
憶されたジヤーナルメモリ8の記憶領域を示すア
ドレス値へIXレジスタの内容が逆更新され、こ
の後ステツプS4に戻る。なお、終了キー操作後、
印字部4においてレシート紙にスタンプ、日付印
字が行なわれる。
If it is determined in step S30 that the department key has not been operated, step S30 is performed.
Move on to S35 . In executing step S35 , other processing operations corresponding to key operations other than the amount key, C key, and departmental key are performed and displayed or printed, or a key code corresponding to the operation key is stored in the journal memory 8. A write operation is performed. Next, the process moves to step S36 , and when it is determined whether or not the registration end key has been operated, the process moves to step S37 . In executing step S37 , "1" indicating the end of registration is set in the flag area F1 . Next, the process moves to step S38 , where the current hour and minute data stored in the register CLK of the clock circuit 6 are stored in the X register. Then step
Proceeding to S39 , when the minute data is stored in the X register, the minute data is written to the storage area M(IX) of the journal memory 8. Next, proceed to step S40 ,
The time code TM is written in the storage area M(IX) of the journal memory 8. Next, the process moves to step S41 , and the storage area M of the journal memory 8 is
END code END is written to (IX). Next, the process moves to step S42 , where the contents of the IX register are reversely updated to the address value indicating the storage area of the journal memory 8 where the END code is stored, and then the process returns to step S4 . In addition, after pressing the end key,
A stamp and date are printed on the receipt paper in the printing section 4.

しかして、第5図に示すようにPOWER ON
するとステツプS1〜S3が実行され、第6図に示す
ようにジヤーナルメモリ8の0行、0〜5列目に
DATEデータ80年6月10日を示す「800610」が
記憶され、次いで0行、6、7列目に日付コード
DAが記憶される。次いで、モードスイツチを
「REG」モードに、責任者スイツチをAにそれぞ
れ指定すると、ステツプS1〜S13、S4、S5、S9
S10、S15が順次実行され、次いで金額キー123を
操作すると、ステツプS16〜S27が実行される結
果、ジヤーナルメモリ8の0行、8、9列目に
REGコードREGが、10、11列目に責任者Aの
コード□Aが記憶される。次いで部門別キー01を操
作すると、ステツプS17、S28、S30〜S34が順次実
行され、ジヤーナルメモリ8の0行、12〜14列目
に数値データ「123」が記憶され、さらに0行15
列目、1行1列目に部門01のコード01が記憶さ
れ、これと同時に第7図に示すようにレシートに
同データが印字される。次いで金額キー456、部
門別キー02を操作すると、同様にジヤーナルメモ
リ8に記憶され、次いで訂正キー□訂を操作すると
ステツプS35の実行の結果、1行6、7列目に訂
正コードVDが記憶され、これと同時に前記レシ
ートには訂正印字が行なわれる。同様に、部門別
キー、パーセントキー□%、マイナスキー□−の各キ
ー操作に応じてジヤーナルメモリ8に各キーコー
ドが記憶されると共に、前記レシートに印字され
る。次いで金額キー700の操作の後、現金/預か
りキー現/預を操作すると、ステツプS36〜S41
順次実行され、ジヤーナルメモリ8の2行、6、
7列目に現金/預かりキー操作を示すコードCA
が記憶される。この後、2行10〜13列目に時・分
データ「0815」が、次いで2行12、13列目に時刻
コードTMが順次記憶された後、2行14、15列目
にコードENDが記憶される。この後、ステツプ
S42に移り、IXレジスタが逆更新され、次のデー
タはジヤーナルメモリ8の2行14列目から書き込
まれる。また、前記ステツプS35において、Zレ
ジスタに記憶された小計データ「614」が前記レ
シートに印字されると共に、預かり金額「700」
から「614」が減算され、釣銭「86」が印字され
る。この後、レシートNO、責任者記号、時刻デ
ータが順次印字されたレシートが発行される。
However, as shown in Figure 5, POWER ON
Then, steps S1 to S3 are executed, and as shown in FIG.
DATE data "800610" indicating June 10, 1980 is stored, and then the date code is stored in the 0th row, 6th and 7th columns.
DA is memorized. Next, when the mode switch is set to "REG" mode and the person in charge switch is set to A, steps S1 to S13 , S4 , S5 , S9 ,
Steps S 10 and S 15 are executed in sequence, and then when the amount key 123 is operated, steps S 16 to S 27 are executed, and as a result, the values are displayed in the 0th row, 8th, and 9th column of the journal memory 8.
The REG code REG and code □A of responsible person A are stored in the 10th and 11th columns. Next, when the department key 01 is operated, steps S 17 , S 28 , S 30 to S 34 are executed in sequence, and numerical data "123" is stored in the 0th row and 12th to 14th columns of the journal memory 8. row 15
Code 01 of department 01 is stored in column 1, row 1, column 1, and at the same time, the same data is printed on the receipt as shown in FIG. Next, when the amount key 456 and the department key 02 are operated, the data is stored in the journal memory 8 in the same way, and when the correction key □ correction is operated, as a result of executing step S35 , the correction code VD is written in the 1st row, 6th and 7th columns. At the same time, correction printing is performed on the receipt. Similarly, each key code is stored in the journal memory 8 in response to each key operation of the department key, percent key □%, and minus key □-, and is also printed on the receipt. Next, after operating the amount key 700, when the cash/deposit key CASH/DEPOSIT is operated, steps S36 to S41 are sequentially executed, and lines 2, 6, and 6 of the journal memory 8 are
Code CA indicating cash/deposit key operation in the 7th column
is memorized. After this, the hour and minute data "0815" is stored in row 2, columns 10 to 13, then the time code TM is stored in row 2, columns 12 and 13, and then the code END is stored in row 2, columns 14 and 15. be remembered. After this, step
The process moves to S42 , where the IX register is reversely updated, and the next data is written from the 2nd row, 14th column of the journal memory 8. Further, in step S35 , the subtotal data "614" stored in the Z register is printed on the receipt, and the deposit amount "700" is printed.
``614'' is subtracted from ``614'' and change ``86'' is printed. After this, a receipt with the receipt number, person in charge symbol, and time data printed in sequence is issued.

前述と全く同様にして第5図に示す各キー操作
と対応し、ジヤーナルメモリ8に第6図に示すよ
うに各キーコードが順次記憶される。
In exactly the same manner as described above, each key code is sequentially stored in the journal memory 8 as shown in FIG. 6 in correspondence with each key operation shown in FIG.

次に、モードスイツチを「精算」モードに指定
した後、現金/預かりキーを操作すると第8図の
フローに従つた精算動作が実行される。すなわち
ステツプS51の実行において、記憶部12のIXレ
ジスタの内容が初期値に設定され、この結果、ア
ドレスのイニシヤルセツトが行なわれる。次いで
ステツプS52の実行において、IXレジスタの内容
が書き替えられアドレス更新が行なわれる。次い
でステツプS53の実行に移り、IXレジスタによつ
て指定されたジヤーナルメモリ8の記憶領域に記
憶されたキーコードの読み出しが行なわれる。次
いでステツプS54の実行に移り、ジヤーナルメモ
リ8から読み出されキーコードにENDコードが
あるか否かの判断が演算部13において実行さ
れ、否と判断されるとステツプS55に移る。ステ
ツプS55の実行において、読み出されたキーコー
ドに対応したコード別演算、すなわち、CAコー
ドの前に金額データがあれば釣銭計算を行なつた
り、□%□−コードに対応して割引を、□%□+コード

対応して割増を行い、その他、値引、加算、税金
の各演算を行う。次いでステツプS56に移り、読
み出された売上データの小計加算が実行され、小
計データが求められる。次いでステツプS57の実
行に移り、算出された小計データが部門別、取引
別、責任者別、時間帯別に分類され、各分類され
た合計データは合計メモリ7の対応した記憶領域
に累計される。次いでステツプS58の実行に移り、
ジヤーナルメモリ8から読み出されたデータが終
了キーコードであるか否かの判断が実行され、否
と判断されるとステツプS52に戻る。
Next, after setting the mode switch to the "settlement" mode, when the cash/deposit key is operated, the settlement operation according to the flow shown in FIG. 8 is executed. That is, in executing step S51 , the contents of the IX register of the storage section 12 are set to the initial value, and as a result, the address is initialized. Next, in step S52 , the contents of the IX register are rewritten and the address is updated. Next, the process moves to step S53 , where the key code stored in the storage area of the journal memory 8 specified by the IX register is read out. Next, the process moves to step S54 , where the arithmetic unit 13 judges whether or not there is an END code in the key code read out from the journal memory 8. If it is determined that there is no END code, the process moves to step S55 . In the execution of step S55 , the code-specific calculation corresponding to the read key code is performed, i.e., if there is amount data before the CA code, change is calculated, or a discount is applied according to the □%□- code. , □%□+ code, and performs other calculations such as discount, addition, and tax. Next, the process moves to step S56 , where subtotal addition of the read sales data is executed to obtain subtotal data. Next, the process moves to step S57 , where the calculated subtotal data is classified by department, transaction, person in charge, and time period, and the total data for each classification is accumulated in the corresponding storage area of the total memory 7. . Next, proceed to step S58 ,
A determination is made as to whether the data read from the journal memory 8 is an end key code or not, and if it is determined not, the process returns to step S52 .

ステツプS58において終了キーコードであると
判断されるとステツプS59に移る。ステツプS59
実行において、ジヤーナルメモリ8に記憶された
前記読み出されたデータおよびコード別演算デー
タが印字バツフアPBに転送され、印字部4にお
いて印字された後、ステツプS52に戻る。
If it is determined in step S58 that it is the end key code, the process moves to step S59 . In the execution of step S59 , the read data and code-specific calculation data stored in the journal memory 8 are transferred to the print buffer PB and printed in the printing section 4, after which the process returns to step S52 .

前記ステツプS52において、ジヤーナルメモリ
8から読み出されたキーコードがENDコードで
あると判断された場合にはステツプS60に移る。
ステツプS60の実行において、合計メモリ7に記
憶された分類データの合計印字が行なわれる。次
いでステツプS61の実行に移り、合計メモリ7お
よびジヤーナルメモリ8に記憶されたデータがク
リアされる。
If it is determined in step S52 that the key code read from the journal memory 8 is an END code, the process moves to step S60 .
In executing step S60 , the total of the classification data stored in the total memory 7 is printed. Next, the process moves to step S61 , where the data stored in the total memory 7 and the journal memory 8 are cleared.

なお、前記実施例においては、ジヤーナルメモ
リ8を電子レジスタに着脱自在に接続させる構成
としたが、ジヤーナルメモリ8を電子レジスタに
固定的に備えてもよい。
In the embodiment described above, the journal memory 8 was configured to be detachably connected to the electronic register, but the journal memory 8 may be fixedly provided to the electronic register.

更に、使用頻度の多いキーに対応するキーコー
ドは少ないビツト数で表わし、使用頻度の少ない
キーに対応するキーコードは多いビツト数で表わ
せば、より効率よく記憶させることが可能であ
る。
Furthermore, if key codes corresponding to frequently used keys are represented by a smaller number of bits, and key codes corresponding to less frequently used keys are represented by a larger number of bits, they can be stored more efficiently.

更に、前記実施例では、点検・精算等に印字す
る場合を示したが、データ集収器等に出力する場
合も同様に実施できる。
Further, in the above embodiment, the case where the information is printed for inspection, payment, etc. is shown, but the case where the information is outputted to a data collector or the like can be implemented in the same way.

更に、前記実施例では操作キーに対応するキー
コードを記憶したが、OCR、OMR等によつて入
力された場合には、その操作内容を示すコードを
記憶するようにしてもよい。
Further, in the embodiment described above, key codes corresponding to the operation keys are stored, but when input by OCR, OMR, etc., a code indicating the contents of the operation may be stored.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、キー操作内容を示すコードを
メモリへ記憶することで、メモリの容量(メモリ
カセツト等では数量)を増大させることなく、コ
スト削減が計れる。また、メモリカセツトなどで
は数量を増大させることがないので保管スペース
が少なくてすむ。しかも、メモリ容量を増すため
にメモリ素子を組込んだ内部装置やメモリカセツ
ト等のメモリ装置の大型化を招くことなく、これ
らメモリ装置の小型化が計れる。
According to the present invention, by storing a code indicating the contents of a key operation in the memory, cost reduction can be achieved without increasing the memory capacity (in the case of a memory cassette or the like, the quantity). Furthermore, since the number of memory cassettes and the like does not increase, storage space can be reduced. Moreover, these memory devices can be made smaller without increasing the size of internal devices incorporating memory elements or memory cassettes in order to increase memory capacity.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は実施例の概略システム構成図、第2図
は同実施例のCPUの詳細な回路構成図、第3図
は同実施例のキーの種類と各キー操作に対応して
記憶されるコードおよびそのニユーモニツクを示
す図、第4図は同実施例のフローチヤート、第5
図は同実施例の入力操作順序を示す図、第6図は
第5図の入力操作に応じたキーコードが記憶され
たジヤーナルメモリの記憶状態図、第7図はレシ
ートの印字状態図、第8図は同実施例の精算の際
に実行されるフローチヤートである。 1……入力部、5……CPU、7……合計メモ
リ、8……ジヤーナルメモリ、11……制御部、
12……記憶部、13……演算部。
Fig. 1 is a schematic system configuration diagram of the embodiment, Fig. 2 is a detailed circuit diagram of the CPU of the embodiment, and Fig. 3 is the key type and memory corresponding to each key operation of the embodiment. Figure 4 is a flowchart of the same embodiment;
6 is a diagram showing the input operation sequence in the same embodiment, FIG. 6 is a storage state diagram of the journal memory in which key codes corresponding to the input operations shown in FIG. 5 are stored, FIG. 7 is a receipt printing state diagram, and FIG. FIG. 8 is a flowchart executed at the time of payment in the same embodiment. 1...Input unit, 5...CPU, 7...Total memory, 8...Journal memory, 11...Control unit,
12...Storage unit, 13...Arithmetic unit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力操作部の操作に従つて所定の演算処理を
実行する演算処理手段と、前記入力操作部の操作
内容を示すコードを操作順に記憶する記憶手段
と、この記憶手段内のコードの読み出し指定時に
おいて、読み出されたコードに従つた演算処理を
前記演算処理手段に順次実行させる演算処理制御
手段と、前記演算処理手段による演算処理データ
を印字する印字手段とを備えて成るデータ処理装
置。
1. An arithmetic processing means for executing predetermined arithmetic processing in accordance with the operation of the input operation section, a storage means for storing codes indicating the operation contents of the input operation section in the order of operations, and a time when the reading of the code in this storage means is specified. A data processing device comprising: arithmetic processing control means for causing the arithmetic processing means to sequentially execute arithmetic processing according to the read code; and a printing means for printing the arithmetic processing data by the arithmetic processing means.
JP9245480A 1980-07-07 1980-07-07 Input information processor Granted JPS5719869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9245480A JPS5719869A (en) 1980-07-07 1980-07-07 Input information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9245480A JPS5719869A (en) 1980-07-07 1980-07-07 Input information processor

Publications (2)

Publication Number Publication Date
JPS5719869A JPS5719869A (en) 1982-02-02
JPH0126119B2 true JPH0126119B2 (en) 1989-05-22

Family

ID=14054831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9245480A Granted JPS5719869A (en) 1980-07-07 1980-07-07 Input information processor

Country Status (1)

Country Link
JP (1) JPS5719869A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719867A (en) * 1980-07-08 1982-02-02 Casio Comput Co Ltd Editing system of input data
JPS5719868A (en) * 1980-07-08 1982-02-02 Casio Comput Co Ltd Designation data printing system
JP2637066B2 (en) * 1996-03-22 1997-08-06 株式会社テック Product sales data processing device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719867A (en) * 1980-07-08 1982-02-02 Casio Comput Co Ltd Editing system of input data

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719867A (en) * 1980-07-08 1982-02-02 Casio Comput Co Ltd Editing system of input data

Also Published As

Publication number Publication date
JPS5719869A (en) 1982-02-02

Similar Documents

Publication Publication Date Title
JPH0361238B2 (en)
US4389707A (en) Electronic cash register
US4502119A (en) Electronic register
JPH0368435B2 (en)
JPS63303495A (en) Transaction processor
JPH0126119B2 (en)
JPH026119B2 (en)
JPS644228B2 (en)
JPS6235715B2 (en)
JPH026120B2 (en)
JPH0363120B2 (en)
JPS6239465B2 (en)
JP3257102B2 (en) Sales data processing device
JP2547614B2 (en) Electronic cash register
JPH0258672B2 (en)
JPS6262396B2 (en)
JPH0119197B2 (en)
JPS6318797B2 (en)
JPH0258671B2 (en)
JPS5836388B2 (en) electronic cash register
JPH0211957B2 (en)
JPH0258673B2 (en)
JPH034958B2 (en)
JPS6411997B2 (en)
JPH03156595A (en) Commodity sales data processor