JPH01259607A - White noise waveform generating circuit - Google Patents

White noise waveform generating circuit

Info

Publication number
JPH01259607A
JPH01259607A JP8756688A JP8756688A JPH01259607A JP H01259607 A JPH01259607 A JP H01259607A JP 8756688 A JP8756688 A JP 8756688A JP 8756688 A JP8756688 A JP 8756688A JP H01259607 A JPH01259607 A JP H01259607A
Authority
JP
Japan
Prior art keywords
output
white noise
circuit
shift register
polynomial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8756688A
Other languages
Japanese (ja)
Inventor
Takatoshi Nagata
隆俊 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8756688A priority Critical patent/JPH01259607A/en
Publication of JPH01259607A publication Critical patent/JPH01259607A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain plural different white noise waveforms with one type of equipment by controlling the operation of a polynomial arithmetic circuit and controlling the selection of number-of-stages switching circuits under a prescribed program by a control means. CONSTITUTION:A polynomial arithmetic circuit 33 receives the output of each stage of shift registers 21-25 cascaded to many stages and performs a polynomial calculation, number-of-stages switching circuits 31 and 32 provided on the output side of one or more stages of shift registers 21-25 select the outputs of the shift registers or the output of the polynomial arithmetic circuit 33 and output it to the next-stage shift register. A control means 34 controls the operation of the polynomial arithmetic circuit 33 and the selection of the number-of- stages switching circuits 31 and 34 under the prescribed program. Thus, by the control of the control means 34, the plural white noise waveforms can be obtained.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、種々のノイズ音を発生させるためのホワイ
トノイズ波形発生回路に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a white noise waveform generation circuit for generating various noise sounds.

〈従来の技術〉 従来、ホワイトノイズ波形を発生させる方式としては数
多くのらのが知られているが、完全にランダムな波形を
発生させることは非常に困難であり、そのためにはハー
ドウェア、ソフトウェアともかなり複雑になる。
<Conventional technology> Many methods have been known to generate white noise waveforms, but it is extremely difficult to generate completely random waveforms, and this requires the use of hardware and software. It becomes quite complicated.

このため、ビデオゲーム機器における効果音等のように
完全なホワイトノイズ波形を必要としない場合には、ハ
ードウェアが簡単でありソフトウェアへの依存性の少な
いシフトレジスタを用いたホワイトノイズ波形発生回路
により疑似ホワイトノイズ波形を発生させるようにして
いた。
Therefore, when a complete white noise waveform is not required, such as for sound effects in video game equipment, a white noise waveform generation circuit using a shift register, which has simple hardware and is less dependent on software, can be used. A pseudo white noise waveform was generated.

〈発明か解決しようとする問題点〉 ところで、このようなシフトレジスタを用いたホワイト
ノイズ波形発生回路によって発生されろ疑似ホワイトノ
イズ波形には特定の周期性が存7」ミするため、シフト
レジスタの構成の仕方によってノイズ波形の音色がかな
り異なってくるが、従来のホワイトノイズ波形発生回路
は機種毎にこのシフトレジスタの構成か固定されている
ため一定のホワイトノイズ波形しか発生できないという
問題があった。このため、ゲーム毎に特殊な効果音が要
求されろビデオゲーム機器などのように複数の異なった
ホワイトノイズ波形を必要とする場合には、その都度シ
フトレジスタの構成の異なる機種を使用しなければなら
ず面倒であるという問題があった。
<Problem to be solved by the invention> By the way, since the pseudo white noise waveform generated by the white noise waveform generation circuit using such a shift register has a specific periodicity, The timbre of the noise waveform varies considerably depending on the configuration, but conventional white noise waveform generation circuits have a fixed configuration of this shift register for each model, so there is a problem that only a certain white noise waveform can be generated. . For this reason, if a special sound effect is required for each game or if multiple different white noise waveforms are required, such as in a video game device, it is necessary to use a model with a different shift register configuration each time. There was a problem that it was troublesome.

そこで、この発明の目的は、一つの機種で複数の異なる
ホワイトノイズ波形を得ることができろホワイトノイズ
波形発生回路を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a white noise waveform generation circuit that can generate a plurality of different white noise waveforms with a single model.

く課題を解決するための手段〉 上記目的を達成するため、この発明のホワイトノイズ波
形発生回路は、多段に縦続接続されたシフトレジスタと
、上記各シフトレジスタの出力を受けて多項式演算を行
なう多項式演算回路と、上記シフトレジスタのうちの一
つまたはそれ以上の段のシフトレジスタの出力側に設け
られ、そのシフトレジスタの出力または上記多項式演算
回路の出力を選択して次段のシフトレジスタに出力する
段数切換選択回路と、所定のプログラムのもとに上記多
項式演算回路の演算を制御すると共に上記段数切換選択
回路の選択を制御する制御手段とを備えたことを特徴と
している。
Means for Solving the Problems> In order to achieve the above object, the white noise waveform generation circuit of the present invention includes shift registers connected in cascade in multiple stages, and a polynomial that performs a polynomial operation in response to the output of each of the shift registers. Provided on the output side of the arithmetic circuit and one or more stages of the shift registers, selects the output of the shift register or the output of the polynomial arithmetic circuit and outputs it to the next stage shift register. The present invention is characterized by comprising: a stage number switching selection circuit; and a control means for controlling the calculation of the polynomial calculation circuit and controlling the selection of the stage number switching selection circuit based on a predetermined program.

く作用〉 多段に縦続接続されたシフトレジスタの各段の出力を、
多項式演算回路が受けて多項式演算を行い、上記−つま
たはそれ以上の段のシフトレジスタの出力側に設けられ
た段数切換選択回路が、そのシフトレジスタの出力また
は上記多項式演算回路の出力を選択して次段のシフトレ
ジスタに出力する。そして、上記多項式演算回路の演算
と上記段数切換選択回路の選択を制御手段が所定のプロ
グラムのもとに制御する。従って、上記制御手段の制御
により複数のホワイトノイズ波形を得ることができる。
Function> The output of each stage of shift registers connected in cascade in multiple stages is
A polynomial arithmetic circuit receives the signal and performs a polynomial arithmetic operation, and a stage number switching selection circuit provided on the output side of the shift register of one or more stages selects the output of the shift register or the output of the polynomial arithmetic circuit. and outputs to the next stage shift register. A control means controls the calculation of the polynomial calculation circuit and the selection of the stage number switching selection circuit based on a predetermined program. Therefore, a plurality of white noise waveforms can be obtained by controlling the control means.

〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。<Example> Hereinafter, the present invention will be explained in detail with reference to illustrated embodiments.

第1図はn段に縦続接続されたシフトレジスタlの各段
の出力を多項式演算回路2がうけて多項式演算出力信号
を上記シフトレジスタlにフィードバックしてホワイト
ノイズ波形を得るようにしたホワイトノイズ波形発生回
路を示している。
Figure 1 shows white noise in which a polynomial calculation circuit 2 receives the output of each stage of shift registers l connected in series in n stages, and feeds back the polynomial calculation output signal to the shift register l to obtain a white noise waveform. A waveform generation circuit is shown.

第2図は第1図に示すような多項式演算回路と7フトレ
ジスタを用いた本実施例のホワイトノイズ波形発生回路
を示したものである。この回路はシフトレジスタの最大
段数をmとし、m段目のシフトレジスタ21の出力倶1
と、(n+1)段目のシフトレジスタ22の出力側にそ
れぞれ段数切換回路31.32を備えている。そして、
各シフトレジスタの出力を多項式演算回路33に出力し
、この多項式演算回路33の多項式演算出力をフィード
バック信号として上記段数切換回路31.32にフィー
ドバックしている。
FIG. 2 shows a white noise waveform generation circuit of this embodiment using a polynomial arithmetic circuit and a 7-foot register as shown in FIG. In this circuit, the maximum number of stages of shift registers is m, and the output 1 of the m-th stage shift register 21 is
The output side of the (n+1)th stage shift register 22 is provided with stage number switching circuits 31 and 32, respectively. and,
The output of each shift register is output to a polynomial calculation circuit 33, and the polynomial calculation output of this polynomial calculation circuit 33 is fed back to the stage number switching circuits 31 and 32 as a feedback signal.

上記段数切換回路31.32は、所定のプログラムによ
って制御手段としてのCPU34から出力された段数信
号をうけてその段のシフトレジスタの出力と上記フィー
ドバック信号とのいずれかを選択して次段のシフトレジ
スタに出力するようになっている。そして、上記フィー
ドバック信号が選択された場合にはシフトレジスタの段
数はそこで打切られる。すなわち、段数切換回路31が
フィードバック信号を選択した場合には(m−1)段の
シフトレジスタとなり、段数切換回路32がフィードバ
ック信号を選択した場合にはn段のシフトレジスタとな
る。
The stage number switching circuits 31 and 32 receive a stage number signal output from the CPU 34 as a control means according to a predetermined program, select either the output of the shift register of that stage or the feedback signal, and shift the stage to the next stage. It is designed to be output to a register. When the feedback signal is selected, the number of stages of the shift register is truncated at that point. That is, when the stage number switching circuit 31 selects the feedback signal, it becomes a (m-1) stage shift register, and when the stage number switching circuit 32 selects the feedback signal, it becomes an n stage shift register.

また、上記CPU34は上記プログラムによって多項式
演算制御信号を多項式演算回路33に出力して、多項式
演算の論理を決定したり、演算に用いられる被演算信号
を選択したり、あるいは複数の多項式演算の中から必要
な多項式演算出力を選択してフィードバック信号とする
などの制御を行うようになっている。
Further, the CPU 34 outputs a polynomial calculation control signal to the polynomial calculation circuit 33 according to the program to determine the logic of the polynomial calculation, select the operand signal used in the calculation, or select one of the plurality of polynomial calculations. Control is performed such as selecting the necessary polynomial calculation output from the input signal and using it as a feedback signal.

このように、上記プログラムによって制御手段としての
CPU34から出力された“段数信号”と゛多項式演算
制御信号“とによってシフトレジスタの段数と多項式演
算回路の演算出力信号の作成方法が決定され、出力され
るホワイトノイズ波形が決定される。従って、このプロ
グラムによりシフトレジスタの段数や演算出力信号の作
成方法を変えることにより、複数の異なるホワイトノイ
ズ波形を得ることができる。
In this way, the number of stages of the shift register and the method of creating the calculation output signal of the polynomial calculation circuit are determined and output by the "stage number signal" and the "polynomial calculation control signal" outputted from the CPU 34 as a control means by the above program. A white noise waveform is determined.Therefore, by changing the number of shift register stages and the method of creating a calculation output signal using this program, a plurality of different white noise waveforms can be obtained.

第3図はこの動作を説明したフローチャートである。ま
ず、必要とするホワイトノイズ波形が決定されるとそれ
に伴なってシフトレジスタの段数と多項式演算回路の演
算が決定され、ホワイトノイズ波形発生回路か一様に決
まる。そして、このホワイトノイズ波形発生回路により
求めるホワイトノイズ波形が発生される。
FIG. 3 is a flowchart explaining this operation. First, when the required white noise waveform is determined, the number of stages of the shift register and the calculation of the polynomial calculation circuit are determined accordingly, and the white noise waveform generation circuit is uniformly determined. The desired white noise waveform is then generated by this white noise waveform generation circuit.

〈発明の効果〉 以上より明らかなように、この発明のホワイトノイズ波
形発生回路は、多段に縦続接続されたシフトレジスタの
各段の出力を受けて多項式演算を行う多項式演算回路と
、上記シフトレジスタのうちの一つまたはそれ以上の段
のシフトレジスタの出力側に設けられ、そのシフトレジ
スタの出力または上記多項式演算回路の出力を選択して
次段のシフトレジスタに出力する段数切換選択回路を備
え、制御手段が所定のプログラムのもとに上記多項式演
算回路の演算を制御すると共に上記段数切換回路の選択
を制御するようにしているので、一つの機種で複数の異
なるホワイトノイズ波形を得ることができる。
<Effects of the Invention> As is clear from the above, the white noise waveform generation circuit of the present invention includes a polynomial calculation circuit that performs polynomial calculation in response to the output of each stage of shift registers connected in cascade in multiple stages, and the shift register described above. A stage number switching selection circuit is provided on the output side of one or more stages of the shift register, and selects the output of the shift register or the output of the polynomial arithmetic circuit and outputs it to the next stage of the shift register. Since the control means controls the calculation of the polynomial calculation circuit and the selection of the stage number switching circuit based on a predetermined program, it is possible to obtain a plurality of different white noise waveforms with one model. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はシフトレジスタと多項式演算回路とからなるホ
ワイトノイズ波形発生回路を説明する図、第2図はこの
発明のホワイトノイズ波形発生回路の一実施例を示すブ
ロック図、第3図は上記実施例の動作を説明するフロー
チャートである。 1.21〜25・・・シフトレジスタ、2.33・・・
多項式演算回路、 31.32・・・段数切換回路、34・・・CPU。
Fig. 1 is a diagram explaining a white noise waveform generation circuit consisting of a shift register and a polynomial calculation circuit, Fig. 2 is a block diagram showing an embodiment of the white noise waveform generation circuit of the present invention, and Fig. 3 is a diagram illustrating the above implementation. 12 is a flowchart illustrating an example operation. 1.21-25...shift register, 2.33...
Polynomial calculation circuit, 31.32... Stage number switching circuit, 34... CPU.

Claims (1)

【特許請求の範囲】[Claims] (1)多段に縦続接続されたシフトレジスタと、上記各
シフトレジスタの出力を受けて多項式演算を行なう多項
式演算回路と、 上記シフトレジスタのうちの一つまたはそれ以上の段の
シフトレジスタの出力側に設けられ、そのシフトレジス
タの出力または上記多項式演算回路の出力を選択して次
段のシフトレジスタに出力する段数切換選択回路と、 所定のプログラムのもとに上記多項式演算回路の演算を
制御すると共に上記段数切換選択回路の選択を制御する
制御手段とを備えたことを特徴とするホワイトノイズ波
形発生回路。
(1) Shift registers connected in cascade in multiple stages, a polynomial calculation circuit that receives the output of each of the above shift registers and performs a polynomial calculation, and the output side of the shift register of one or more stages of the above shift registers. a stage number switching selection circuit that selects the output of the shift register or the output of the polynomial calculation circuit and outputs it to the next stage shift register, and controls the calculation of the polynomial calculation circuit based on a predetermined program. A white noise waveform generation circuit comprising: a control means for controlling selection of the stage number switching selection circuit;
JP8756688A 1988-04-08 1988-04-08 White noise waveform generating circuit Pending JPH01259607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8756688A JPH01259607A (en) 1988-04-08 1988-04-08 White noise waveform generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8756688A JPH01259607A (en) 1988-04-08 1988-04-08 White noise waveform generating circuit

Publications (1)

Publication Number Publication Date
JPH01259607A true JPH01259607A (en) 1989-10-17

Family

ID=13918539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8756688A Pending JPH01259607A (en) 1988-04-08 1988-04-08 White noise waveform generating circuit

Country Status (1)

Country Link
JP (1) JPH01259607A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS508906A (en) * 1973-05-21 1975-01-29
JPS5466733A (en) * 1977-11-07 1979-05-29 Toshiba Corp Generator for random number
JPS57194621A (en) * 1981-05-26 1982-11-30 Nec Corp Random number generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS508906A (en) * 1973-05-21 1975-01-29
JPS5466733A (en) * 1977-11-07 1979-05-29 Toshiba Corp Generator for random number
JPS57194621A (en) * 1981-05-26 1982-11-30 Nec Corp Random number generator

Similar Documents

Publication Publication Date Title
JP3097434B2 (en) Digital signal processor for adding effects
JPH01259607A (en) White noise waveform generating circuit
US5357575A (en) Sound processing system
JPS588000B2 (en) daily rhythm ensouchi
JPS6283678A (en) Test pattern generator
JP3036417B2 (en) Signal processing device
JP2809275B2 (en) Waveform signal output device
JP3473689B2 (en) Digital signal processor
JPH0452760A (en) Vector processor
JPS61282946A (en) Programmable controller
JPS58222346A (en) Control system of executing time of microprogram
JPH0236959B2 (en)
JP2888844B2 (en) Music signal generator
JPS62182911A (en) Timing check controller
JPS61114171A (en) Trigger system of logic timing analyzer
JPH11150459A (en) Pulse output circuit
JPS6120135A (en) Data processor
JPH0269826A (en) System for controlling instruction with condition
JPH0221333A (en) Address generating device
JPH02275496A (en) Sound volume controller for electronic musical instrument
JP2001223568A (en) Pulse generating device
JPH01245296A (en) Sound volume control device
JPS6261143A (en) Input/output control device
JPH02100134A (en) Information processor
JPH02210543A (en) Data processor