JPH0124982Y2 - - Google Patents

Info

Publication number
JPH0124982Y2
JPH0124982Y2 JP1979132948U JP13294879U JPH0124982Y2 JP H0124982 Y2 JPH0124982 Y2 JP H0124982Y2 JP 1979132948 U JP1979132948 U JP 1979132948U JP 13294879 U JP13294879 U JP 13294879U JP H0124982 Y2 JPH0124982 Y2 JP H0124982Y2
Authority
JP
Japan
Prior art keywords
circuit
band
coil
input
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1979132948U
Other languages
Japanese (ja)
Other versions
JPS5650127U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1979132948U priority Critical patent/JPH0124982Y2/ja
Publication of JPS5650127U publication Critical patent/JPS5650127U/ja
Application granted granted Critical
Publication of JPH0124982Y2 publication Critical patent/JPH0124982Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

【考案の詳細な説明】 この考案はチユーナの入力回路、特にハイチヤ
ンネルバンドローチヤンネルバンドとを選択的に
切換える電子同調形チユーナの入力回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION This invention relates to an input circuit for a tuner, and particularly to an input circuit for an electronically tuned tuner that selectively switches between a high channel band and a low channel band.

チユーナの受信帯域が広域化すると入力信号源
と高周波増幅段用増幅素子との間の入力回路に周
波数特性による不整合を生ずる。このような不整
合は、例えばVHFチユーナのローチヤンネルバ
ンドとハイチヤンネルバンドの選択切換えによつ
て生じ、これを解消するために入力回路の信号源
側にインピーダンス変成器を接続しそれぞれの選
択バンドにおけるステツプアツプ比を変え、等価
的な信号源側アドミタンスを変化させて増幅素子
側との整合をとつている。このようなハイチヤン
ネルバンドとローチヤンネルバンドの変成比の変
更は使用する増幅素子によつては満足されない場
合がある。例えば、FET増幅素子では周波数が
高くなるにつれてコンダクタンスが増加し、その
等価入力アドミタンスの実数部が周波数に強く依
存する。それ故、インピーダンスの変化比を変え
ることでハイチヤンネルバンドで必要な帯域を確
保することは、ローチヤンネルバンドにおいてコ
ンダクタンスが小さくなり、整合条件での帯域を
非常に狭くする。逆に、ローチヤンネルバンドで
必要な帯域を確保するようにすれば、ハイチヤン
ネルバンドの帯域が広くなり過ぎ、所望する帯域
の受信ができない。すなわち、電源側アドミタン
スを変化させる整合では、ハイチヤンネルバンド
に対して自由度があるもののFET側の抵抗分が
下げられないのでローチヤンネルバンドの整合が
制約される。また、それぞれのバンドとも所定の
帯域を得るために入力回路にダンピング素子を挿
入することもあるが入力信号の損失を招きNFの
悪化となるので満足されない。
As the reception band of the tuner becomes wider, mismatching occurs due to frequency characteristics in the input circuit between the input signal source and the amplification element for the high frequency amplification stage. Such a mismatch occurs, for example, when a VHF tuner selects a low channel band and a high channel band. Matching with the amplification element side is achieved by changing the step-up ratio and changing the equivalent signal source admittance. Such a change in the metamorphic ratio between the high channel band and the low channel band may not be satisfied depending on the amplification element used. For example, in a FET amplifier element, the conductance increases as the frequency increases, and the real part of the equivalent input admittance strongly depends on the frequency. Therefore, securing the necessary band in the high channel band by changing the impedance change ratio reduces the conductance in the low channel band, making the band under matching conditions extremely narrow. On the other hand, if the required band is secured in the low channel band, the high channel band becomes too wide, making it impossible to receive the desired band. That is, matching by changing the admittance on the power supply side has a degree of freedom for the high channel band, but since the resistance on the FET side cannot be lowered, matching for the low channel band is restricted. Further, in order to obtain a predetermined band for each band, a damping element may be inserted into the input circuit, but this is not satisfactory because it causes a loss of the input signal and deteriorates the NF.

従つて、本考案の目的は上記欠陥を解消するこ
とにあり、改良されたチユーナの入力回路を提供
することにある。
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to overcome the above-mentioned deficiencies and to provide an improved input circuit for a tuner.

本考案によれば、チユーナ入力回路におけるバ
ンド切換用スイツチングダイオードのON−OFF
動作を利用して増幅素子側の等価入力アドミタン
スがハイチヤンネルバンドとローチヤンネルバン
ドとで変更される。すなわち、直列接続の二個の
コイルを有し各コイルの共通の接続点に入力信号
を供給するインダクタンス回路、このインダクタ
ンス回路に並列接続の可変容量素子を含む容量回
路、ハイチヤンネル用コイルとバンドスイツチン
グ素子を直列接続しハイチヤンネルバンドの選択
時にこのコイルをインダクタンス回路に並列接続
するバンド切換回路、及び直列接続の二個のコン
デンサをこのハイチヤンネル用コイルに並列接続
し、これらコンデンサの共通接続点を増幅素子の
入力側に結合した整合回路を備えた2バンドチユ
ーナの入力回路が提供される。この入力回路はス
イツチング素子を導通状態とするハイチヤンネル
バンドの受信時はハイチヤンネル用コイルと直列
接続した二個のコンデンサとをそれぞれインダク
タンスと容量回路を含む主同調回路に対し高周波
的に並列関係で挿入して入力主同調回路から見た
増幅素子側の等価入力アドミタンスをハイチヤン
ネルの受信周波数に適する所定の値に設定すると
共にスイツチング素子を遮断状態とするローチヤ
ンネルバンドの受信時は主同調回路と増幅素子の
入力側間に実質的に並列関係にある二個のコンデ
ンサを挿入して入力主同調回路から見た増幅側の
等価入力アドミタンスをローチヤンネルの受信周
波数に適する所定の値に設定する。従つて、チヤ
ンネルバンドの切換に応じて周波数特性を持つ増
幅素子の入力インピーダンスで整合され入力回路
から見た増幅素子側の等価入力アドミタンスが変
えられて、常に良好な受信を可能にする。
According to the present invention, the ON-OFF switching of the band switching diode in the tuner input circuit
Using this operation, the equivalent input admittance on the amplifier element side is changed between the high channel band and the low channel band. In other words, an inductance circuit that has two coils connected in series and supplies an input signal to a common connection point of each coil, a capacitance circuit that includes a variable capacitance element connected in parallel to this inductance circuit, and a high-channel coil and band switch. A band switching circuit that connects switching elements in series and connects this coil in parallel to an inductance circuit when selecting a Haitian channel band, and connects two series-connected capacitors in parallel to this Haitian channel coil, and connects these capacitors in a common connection point. An input circuit for a two-band tuner is provided which includes a matching circuit coupled to the input side of an amplifying element. When receiving the Haiti channel band with the switching element in a conductive state, this input circuit connects the Haiti channel coil and two series-connected capacitors to the main tuning circuit, which includes an inductance and a capacitance circuit, in a high-frequency parallel relationship. The equivalent input admittance on the amplification element side seen from the input main tuning circuit is set to a predetermined value suitable for the reception frequency of the Haitian channel, and the switching element is cut off.When receiving the low channel band, the main tuning circuit and Two capacitors substantially in parallel are inserted between the input sides of the amplification element, and the equivalent input admittance on the amplification side viewed from the input main tuning circuit is set to a predetermined value suitable for the receiving frequency of the low channel. Therefore, as the channel band is switched, the input impedance of the amplifying element having frequency characteristics is matched, and the equivalent input admittance on the amplifying element side as seen from the input circuit is changed, thereby always enabling good reception.

以下本考案に係る実施例を図面を参照しつつ詳
述する。第1図は本考案に係るVHFチユーナの
入力回路を示しており、アンテナに接続される信
号入力端子1とFETである高周波増幅素子2間
に本考案のプリセレクタとしての入力回路が結合
される。このプリセレクタ回路は同調インダクタ
ンス回路3と同調容量回路4、バンド切換回路5
及び整合回路6により構成される。同調インダク
タンス回路3は第1コイル7と第2コイル8の直
列回路から成り、これら第1及び第2コイル7,
8の接続点9に信号入力端子1からの入力信号が
供給される。同調容量回路4は同調電圧供給端子
10から抵抗11を介して同調電圧が印加される
可変容量ダイオード素子12と直流阻止用コンデ
ンサ13から成り、同調インダクタンス回路3と
共働して主同調回路を構成する。
Embodiments of the present invention will be described in detail below with reference to the drawings. Figure 1 shows the input circuit of a VHF tuner according to the present invention, in which the input circuit as a preselector of the present invention is coupled between a signal input terminal 1 connected to an antenna and a high frequency amplification element 2 which is an FET. . This preselector circuit includes a tuning inductance circuit 3, a tuning capacitance circuit 4, and a band switching circuit 5.
and a matching circuit 6. The tuned inductance circuit 3 consists of a series circuit of a first coil 7 and a second coil 8.
An input signal from a signal input terminal 1 is supplied to a connection point 9 of 8. The tuning capacitance circuit 4 consists of a variable capacitance diode element 12 to which a tuning voltage is applied from a tuning voltage supply terminal 10 via a resistor 11 and a DC blocking capacitor 13, and works together with the tuning inductance circuit 3 to form a main tuning circuit. do.

一方、VHFチユーナを2バンド構成とするた
めにハイチヤンネル用の第3コイル14とバンド
切換用のスイツチングダイオード15を直列接続
し更に直流阻止兼ハイパス用コンデンサ16を接
続して構成したバンド切換回路5が主同調回路と
交流的に並列的に接続される。スイツチングダイ
オード15はバンド切換電圧供給端子17から抵
抗18を介して印加されるスイツチング電圧によ
り導通又は遮断のON−OFF状態で動作し、その
導通時はハイチヤンネル用の第3コイル14を同
調インダクタンス回路3又は容量回路4に関し高
周波的に並列接続してハイチヤンネルバンドの受
信を可能にし、また、その遮断時は比較的小さな
インダクタンス値の第3コイル14を切り離して
ローチヤンネルバンドの受信を可能にする。ここ
で整合回路6を構成する二個のコンデンサ19,
20はバンド切換回路5の動作状態によつてそれ
ぞれのバンドの受信周波数に対する増幅素子2の
特性に応じてその容量値が決定されいずれの受信
バンドにおいても所定の帯域の下で整合状態を得
ることができる。
On the other hand, in order to configure the VHF tuner with two bands, a band switching circuit is constructed by connecting a third coil 14 for high channel and a switching diode 15 for band switching in series, and further connecting a capacitor 16 for DC blocking and high pass. 5 is connected in parallel with the main tuning circuit in an alternating current manner. The switching diode 15 operates in an ON-OFF state of conduction or cutoff by the switching voltage applied from the band switching voltage supply terminal 17 through the resistor 18, and when it is conductive, the third coil 14 for the high channel is connected to the tuning inductance. The circuit 3 or the capacitive circuit 4 is connected in high frequency in parallel to enable high channel band reception, and when it is cut off, the third coil 14 having a relatively small inductance value is disconnected to enable low channel band reception. do. Here, two capacitors 19 forming a matching circuit 6,
The capacitance value of 20 is determined according to the characteristics of the amplifying element 2 with respect to the receiving frequency of each band depending on the operating state of the band switching circuit 5, and a matching state is obtained under a predetermined band in any receiving band. I can do it.

第2図及び第3図は、第1図のVHFチユーナ
の入力回路におけるハイチヤンネルバンドとロー
チヤンネルバンド受信時の高周波等価回路であ
る。ここで、FET増幅素子2は等価容量分C3
び抵抗分rpで示し、入力信号の電源側は抵抗分ri
(=75Ω)で示している。ハイチヤンネルバンド
受信時はスイツチングダイオード15が導通状態
となり、第2図の等価回路を形成する。この場合
に注目すべきは整合回路のコンデンサ19,20
が増幅素子側の入力に対して入力信号を分圧する
状態で結合されることである。ここで、同調イン
ダクタンス回路3の各コイル7,8のインダクタ
ンス値を具体的にL1(=200nH),L2(=40nH)で
示し、整合回路6の各コンデンサ19,20の各
容量値を具体的にC1(=10pF),C2(=4pF)で示
すと、同調回路から見た電源側と増幅側のアドミ
タンスYiとYp及びコンダクタンス1/Riと1/Rpは、 次の計算式で求められる。先ず、電源側について
は、 Zi=1/1/r1+1/jωL2+jωL1=ri(jωL2)/r
i+jωL2+jωL1 =jωri(L1+L2)−ω2L1L2/ri+jωL2 ∴Yi=ri+jωL2/jωri(L1+L2)−ω2L1L2 =(ri+jωL2){−ω2L1L2−jωri(L1+L2)}
/(ω2L1L22+ω2ri 2(L1+L22 ={ω2riL2(L1+L2)−ω2riL1L2}−jω{ri 2
L1+L2)−ω2L1 2L2}/(ω2L1L22+ω2ri 2(L1+L2
2 =1/Ri+Aとおくと ∴Ri=(ω2L1L22+ω2ri 2(L1+L22/ω2riL2 2 =(L1+L2/L22ri+ω2L1 2/ri 具体例でRiを計算すると、第1項は約2.7kΩで
あり、周波数変動の第2項はローバンド(f=
50MHz)で約50Ω、ハイバンド(f=200MHz)
で約800Ωとなる。従つて、ローバンドでは第1
項に対して無視できる。また、ハイバンドでは影
響を与えるが、ハイチヤンネルで帯域確保のため
コイル8のインダクタンスL2を調整し、整合条
件は増幅側に依存する(ここでrpはハイバンドの
抵抗分とする)。
2 and 3 are high frequency equivalent circuits when receiving high channel band and low channel band in the input circuit of the VHF tuner shown in FIG. 1. Here, the FET amplifying element 2 is represented by an equivalent capacitance C 3 and a resistance r p , and the input signal power supply side is a resistance r i
(=75Ω). When receiving the Haitian channel band, the switching diode 15 becomes conductive, forming the equivalent circuit shown in FIG. 2. In this case, what should be noted is the capacitors 19 and 20 of the matching circuit.
is coupled to the input on the amplifier element side in a state where the input signal is voltage-divided. Here, the inductance values of the respective coils 7 and 8 of the tuning inductance circuit 3 are specifically indicated by L 1 (=200nH) and L 2 (=40nH), and the respective capacitance values of the respective capacitors 19 and 20 of the matching circuit 6 are Specifically, expressed as C 1 (=10pF) and C 2 (=4pF), the admittances Y i and Y p and conductances 1/R i and 1/R p on the power supply side and amplification side as seen from the tuning circuit are as follows. It is calculated using the following formula. First, on the power supply side, Z i =1/1/r 1 +1/jωL 2 +jωL 1 = r i (jωL 2 )/r
i +jωL 2 +jωL 1 =jωr i (L 1 +L 2 )−ω 2 L 1 L 2 /r i +jωL 2 ∴Y i =r i +jωL 2 /jωr i (L 1 +L 2 )−ω 2 L 1 L 2 = (r i +jωL 2 ) {−ω 2 L 1 L 2 −jωr i (L 1 +L 2 )}
/(ω 2 L 1 L 2 ) 22 r i 2 (L 1 +L 2 ) 2 = {ω 2 r i L 2 (L 1 +L 2 )−ω 2 r i L 1 L 2 }−jω{r i 2 (
L 1 +L 2 )−ω 2 L 1 2 L 2 }/(ω 2 L 1 L 2 ) 22 r i 2 (L 1 +L 2
) 2 = 1/R i +A, then ∴R i = (ω 2 L 1 L 2 ) 2 + ω 2 r i 2 (L 1 + L 2 ) 22 r i L 2 2 = (L 1 + L 2 /L 2 ) 2 r i2 L 1 2 /r i When calculating R i in the specific example, the first term is approximately 2.7 kΩ, and the second term of frequency fluctuation is in the low band (f =
Approximately 50Ω at 50MHz), high band (f = 200MHz)
It becomes about 800Ω. Therefore, in the low band, the first
can be ignored for terms. In addition, although it affects the high band, the inductance L2 of the coil 8 is adjusted to secure the band in the high channel, and the matching condition depends on the amplification side (here, r p is the high band resistance).

次に増幅側においては、 Zp=1/jω(C2+C3)+1/r0+1/jωC1 =rp/1+jω(C2+C3)rp+1/jωC1 =1+jω(C2+C3)rp+jωC1rp/jωC1−ω2C1
C2+C3)rp =1+jωrp(C1+C2+C3)/jωC1−ω2C1(C2+C
3)rp ∴Yp=jωC1−ω2C1(C2+C3)rp/1+jωrp(C1+C
2+C3) ={(jωC1−ω2C1(C2+C3)rp}・{1−jωrp
(C1+C2+C3)}/1+ω2rp 2(C1+C2+C32 =ω2rpC1(C1+C2+C3)−ω2rpC1(C2+C3)/1
+ω2rp 2(C1+C2+C32 +jωC1+jω3rp 2C1(C2+C3)・(C1+C2+C3
/1+ω2rp 2(C1+C2+C32 =1/Rp+Bとおくと ∴Rp=1+ω2rp 2(C1+C2+C32/ω2rpC1(C1+C2
+C3)−ω2rpC1(C2+C3) =1+ω2rp 2(C1+C2+C32/ω2rpC1 2 =(C1+C2+C3/C12rp+1/ω2C1 2rp 上式の抵抗分Rpの第2項は(ωC12rp=一定で
計算上無視され得る。
Next, on the amplification side, Z p =1/jω(C 2 +C 3 )+1/r 0 +1/jωC 1 =r p /1+jω(C 2 +C 3 )r p +1/jωC 1 =1+jω(C 2 +C 3 ) r p +jωC 1 r p /jωC 1 −ω 2 C 1 (
C 2 +C 3 ) r p = 1 + jωr p (C 1 +C 2 +C 3 )/jωC 1 −ω 2 C 1 (C 2 +C
3 ) r p ∴Y p = jωC 1 −ω 2 C 1 (C 2 + C 3 ) r p /1 + jωr p (C 1 + C
2 +C 3 ) = {(jωC 1 −ω 2 C 1 (C 2 +C 3 ) r p }・{1−jωr p
(C 1 +C 2 +C 3 )}/1+ω 2 r p 2 (C 1 +C 2 +C 3 ) 22 r p C 1 (C 1 +C 2 +C 3 )−ω 2 r p C 1 (C 2 +C 3 )/1
2 r p 2 (C 1 +C 2 +C 3 ) 2 +jωC 1 +jω 3 r p 2 C 1 (C 2 +C 3 )・(C 1 +C 2 +C 3 )
/1+ω 2 r p 2 (C 1 +C 2 +C 3 ) 2 =1/R p +B ∴R p =1+ω 2 r p 2 (C 1 +C 2 +C 3 ) 22 r p C 1 ( C 1 +C 2
+C 3 )−ω 2 r p C 1 (C 2 +C 3 ) =1+ω 2 r p 2 (C 1 +C 2 +C 3 ) 22 r p C 1 2 =(C 1 +C 2 +C 3 /C 1 ) 2 r p +1/ω 2 C 1 2 r pThe second term of the resistance component R p in the above equation is (ωC 1 ) 2 r p = constant and can be ignored in calculations.

一方、ローチヤンネルバンド受信時はスイツチ
ングダイオード15が遮断状態となつて第3図の
等価回路を形成し、整合回路のコンデンサ19,
20が並列関係の下で主同調回路と増幅素子とを
結合することである。図において、ハイチヤンネ
ル用コイル14のインダクタンス値L3は40nH前
後に選ばれており、これと直列接続になるコンデ
ンサ20の容量C2(=4〜8pF)に対し、見掛上
容量性インピーダンスとして10〜30%だけ大きく
なるが、整合に関して有利に作用するので無視し
得る。従つて、第1図の主同調回路のある一点鎖
線A−Aから見た増幅素子2側の等価入力アドミ
タンスはバンド切換によつて変化されることとな
り全域チヤンネルに亘つて良好な受信状態を得
る。
On the other hand, when receiving the low channel band, the switching diode 15 is cut off to form the equivalent circuit shown in FIG. 3, and the matching circuit capacitor 19,
20 is to couple the main tuning circuit and the amplification element in parallel relationship. In the figure, the inductance value L 3 of the high-channel coil 14 is selected to be around 40 nH, and the apparent capacitive impedance is compared to the capacitance C 2 (=4 to 8 pF) of the capacitor 20 connected in series with it. It is only 10-30% larger, but can be ignored since it has a beneficial effect on alignment. Therefore, the equivalent input admittance on the amplification element 2 side seen from the dashed-dotted line A-A where the main tuning circuit is located in Fig. 1 is changed by band switching, and a good reception condition is obtained over the entire channel. .

すなわち、増幅側がハイチヤンネル(f=
200MHz)の場合とローチヤンネル(f=50MHz)
の場合の各選択時について、抵抗分Rの各バンド
選択時の比は次のようになる。
In other words, the amplification side is a Haitian channel (f=
200MHz) and roach channel (f=50MHz)
For each selection in the case of , the ratio of the resistance R when each band is selected is as follows.

(ハイチヤンネル時) Rp=(C1+C2+C3/C12×rp、ここでrp≒1000Ω (ローチヤンネル時) RpL=(C1+C2+C3/C1+C22×rpL、ここでrpL≒40
00Ω ∴RpL/Rp=(C1/C1+C22×rpL/rp =(10/14)2×4≒2.0 一方、各チヤンネル共に第2図の等価回路で使
用したとすれば、この比は次のようになる。
(For Haitian channel) R p = (C 1 +C 2 +C 3 /C 1 ) 2 × r p , where r p ≒1000Ω (For Low channel channel) R pL = (C 1 +C 2 +C 3 /C 1 +C 2 ) 2 × r pL , where r pL ≒40
00Ω ∴R pL /R p = (C 1 /C 1 +C 2 ) 2 × r pL / r p = (10/14) 2 × 4≒2.0 On the other hand, if each channel is used in the equivalent circuit shown in Figure 2, Then, this ratio becomes:

RpL′/Rp′=(C1+C2+C3/C12/(C1+C2+C3/C1
2×rpL/rp=4.0 従つて、本考案はチヤンネルバンドの切換に際
し、バンド間の変化分が半減され、整合状態を良
好にする。
R pL ′/R p ′=(C 1 +C 2 +C 3 /C 1 ) 2 /(C 1 +C 2 +C 3 /C 1
) 2 ×r pL /r p =4.0 Therefore, in the present invention, when switching channel bands, the variation between bands is halved and the matching state is improved.

上述する通り本考案は従来の信号源側の等価電
源アドミタンスを変化させる場合と異なり、増幅
素子側の等価アドミタンスを変えるので増幅素子
の周波数特性に対する帯域調整用ダンピング素子
の使用が避けられる。尚実施例における主要構成
素子のうちコイル及びコンデンサの具体的な使用
値は次の範囲で設定され得る。また、コイルイン
ダクタンスは日本チヤンネル、U.S.チヤンネル、
ヨーロツパチヤンネル等の異なる周波数カバー範
囲によつても変えられる。
As described above, unlike the conventional case of changing the equivalent power supply admittance on the signal source side, the present invention changes the equivalent admittance on the amplification element side, so the use of a damping element for band adjustment for the frequency characteristics of the amplification element can be avoided. Incidentally, among the main constituent elements in the embodiment, the specific values used for the coil and the capacitor can be set within the following ranges. In addition, the coil inductance is Japan channel, US channel,
It can also be varied by different frequency coverage ranges such as European channels.

第1コイル7……200nH前後、第2コイル8…
…60nH前後、第3コイル14……40nH前後、第
1コンデンサ19……5〜10pF、及び第2コン
デンサ20……4〜8pF。
1st coil 7...around 200nH, 2nd coil 8...
...about 60 nH, third coil 14...about 40 nH, first capacitor 19...5 to 10 pF, and second capacitor 20...4 to 8 pF.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係るVHFチユーナの入力回
路図、第2図及び第3図はそれぞれ第1図のチユ
ーナにおけるハイチヤンネルとローチヤンネルバ
ンド受信時の等価回路図である。 1……アンテナ側入力端子、2……増幅素子、
3……同調インダクタンス回路、4……同調容量
回路、5……バンド切換回路、6……整合回路、
7……第1コイル、8……第2コイル、12……
可変容量ダイオード、14……第3コイル、15
……スイツチングダイオード、19……第1コン
デンサ、20……第2コンデンサ。
FIG. 1 is an input circuit diagram of a VHF tuner according to the present invention, and FIGS. 2 and 3 are equivalent circuit diagrams of the tuner of FIG. 1 when receiving a high channel band and a low channel band, respectively. 1...Antenna side input terminal, 2...Amplification element,
3... Tuning inductance circuit, 4... Tuning capacitance circuit, 5... Band switching circuit, 6... Matching circuit,
7...First coil, 8...Second coil, 12...
Variable capacitance diode, 14...Third coil, 15
...Switching diode, 19...First capacitor, 20...Second capacitor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 直列接続した第1コイルと第2コイルの接続点
に入力端子を結合した同調インダクタンス回路、
同調電圧の印加される可変容量ダイオードを前記
インダクタンス回路と高周波的に並列接続した同
調容量回路、バンド切換電圧の印加されるスイツ
チングダイオードを第3コイルに直列接続し、ハ
イチヤンネルバンド選択時に、この第3コイルを
前記インダクタンス回路と高周波的に並列接続す
るバンド切換回路、及び第1コンデンサと第2コ
ンデンサの直列回路を前記第3コイルに並列接続
し、これらコンデンサの接続点をFET増幅素子
の入力側に結合した整合回路を具備するチユーナ
の入力回路。
a tuned inductance circuit in which an input terminal is coupled to a connection point between a first coil and a second coil connected in series;
A tuning capacitor circuit in which a variable capacitance diode to which a tuning voltage is applied is connected in parallel with the inductance circuit at high frequency, and a switching diode to which a band switching voltage is applied are connected in series to the third coil. A band switching circuit connects a third coil in parallel with the inductance circuit at high frequency, and a series circuit of a first capacitor and a second capacitor is connected in parallel to the third coil, and the connection point of these capacitors is connected to the input of the FET amplifier element. The input circuit of the tuner with a matching circuit coupled to the side.
JP1979132948U 1979-09-25 1979-09-25 Expired JPH0124982Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1979132948U JPH0124982Y2 (en) 1979-09-25 1979-09-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979132948U JPH0124982Y2 (en) 1979-09-25 1979-09-25

Publications (2)

Publication Number Publication Date
JPS5650127U JPS5650127U (en) 1981-05-02
JPH0124982Y2 true JPH0124982Y2 (en) 1989-07-27

Family

ID=29364549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979132948U Expired JPH0124982Y2 (en) 1979-09-25 1979-09-25

Country Status (1)

Country Link
JP (1) JPH0124982Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5215681Y2 (en) * 1972-12-20 1977-04-08

Also Published As

Publication number Publication date
JPS5650127U (en) 1981-05-02

Similar Documents

Publication Publication Date Title
CN100511987C (en) Variable matching circuit
JP3915674B2 (en) Matcher
US3727140A (en) A uhf and vhf tuner for television
JPH0254969B2 (en)
US20040063415A1 (en) Integrated tunable filter for broadband tuner
JP2755631B2 (en) Bandpass filter circuit layout
JPH0124982Y2 (en)
US3488595A (en) Electrical apparatus which exhibits a relatively constant tunable bandwidth
US5619283A (en) Double tuned RF circuit with balanced secondary
US5051711A (en) Variable bandwidth crystal filter with varactor diodes
US2312211A (en) Tuning system
JPH09284157A (en) Tuner provided with distribution circuit
US2074896A (en) Antenna system for multiband radio receivers
US3281708A (en) Broadband amplifier
JPH0724825Y2 (en) Booster device
JPS6228099Y2 (en)
JPS6216575B2 (en)
JPS597782Y2 (en) Band switching circuit of multi-band receiver
JPS58989Y2 (en) tuned circuit
JPS6216025Y2 (en)
JPS6336167B2 (en)
JP3841602B2 (en) Television tuner input tuning circuit
JPH0129864Y2 (en)
JPH02241230A (en) Input tuning circuit
JP3095332U (en) Band switching type tuning circuit