JP3841602B2 - Television tuner input tuning circuit - Google Patents
Television tuner input tuning circuit Download PDFInfo
- Publication number
- JP3841602B2 JP3841602B2 JP34609799A JP34609799A JP3841602B2 JP 3841602 B2 JP3841602 B2 JP 3841602B2 JP 34609799 A JP34609799 A JP 34609799A JP 34609799 A JP34609799 A JP 34609799A JP 3841602 B2 JP3841602 B2 JP 3841602B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- tuning circuit
- band
- tuning
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はテレビジョンチューナの入力同調回路に関する。
【0002】
【従来の技術】
従来のテレビジョンチューナの入力同調回路(以下、これを入力同調回路という)を図4に示す。第一のローバンドコイル31と第二のローバンドコイル32とは一端同士で接続され、第一のローバンドコイル31の他端には第一のハイバンドコイル33の一端が接続される。第一のハイバンドコイル33の他端には直流カットコンデンサ34を介して第一のバラクタダイオード35のカソードが接続され、第一のバラクタダイオード35のアノードは接地される。
また、第二のローバンドコイル32の他端には第二のハイバンドコイル36の一端が接続され、その他端が接地端となって直流カットコンデンサ37によって接地される。
【0003】
第一のローバンドコイル31と第一のハイバンドコイル33との接続点には第一のスイッチダイオード38のアノードが接続され、カソードは直流カットコンデンサ48によって第二のローバンドコイル32と第二のハイバンドコイル36との接続点に接続される。
また、第一のローバンドコイル31と第二のローバンドコイル32との接続点には第二のスイッチダイオード40のアノードが接続され、カソードは直流カットコンデンサ41によって第二のローバンドコイル32と第二のハイバンドコイル36との接続点に接続される。
そして、第一のローバンドコイル31と第二のローバンドコイル32との接続点が入力端となり、第一のハイバンドコイル33の他端が出力端となる。
【0004】
ローバンドのテレビジョン信号を受信するときは、第一の端子42に印加したハイレベルの切替電圧が給電抵抗43、44をそれぞれ介して第一のスイッチダイオード38のカソードと第二のスイッチダイオード40のカソードに印加され、第二の端子45に印加されたローレベルの切替電圧が給電抵抗46、第二のハイバンドコイル36等を介して第一のスイッチダイオード38のアノードと第二のスイッチダイオード40のアノードとに印加される。すると、第一のスイッチダイオード38と第二のスイッチダイオード40が共にオフ状態になって、図5に示す並列同調回路が構成される。
【0005】
一方、ハイバンドのテレビジョン信号を受信するときは、第一の端子42に印加したローレベルの切替電圧が給電抵抗43、44をそれぞれ介して第一のスイッチダイオード38のカソードと第二のスイッチダイオード40のカソードに印加され、第二の端子45に印加されたハイレベルの切替電圧が給電抵抗46、第二のハイバンドコイル36等を介して第一のスイッチダイオード38のアノードと第二のスイッチダイオード40のアノードとに印加される。すると、第一のスイッチダイオード38と第二のスイッチダイオード40が共にオン状態になって、図6に示す並列同調回路が構成される。
【0006】
バラクタダイオード35のカソードには端子47に印加された同調電圧が給電抵抗48を介して供給されるので、いずれの並列同調回路の同調周波数も同調電圧によって変えられる。
【0007】
【発明が解決しようとする課題】
従来の入力同調回路は一つの並列同調回路で構成されていたので、選択度特性が悪く、受信するテレビジョン信号以外のテレビジョン信号を十分抑圧することが出来ず受信妨害が避けられなかった。
入力同調回路を複同調回路で構成することによって選択度特性を高めることも考えられるが、復同調回路ではバンドを切り替えるたの回路が複雑になり、また、一次同等回路と二次同調回路との結合調整が煩雑で実用に供することが困難であった。
【0008】
そこで、本発明は選択度特性のすぐれたテレビジョンチューナの入力同調回路を簡単な構成で実現することを目的とする。
【0009】
【課題を解決するための手段】
上記の課題を解決するために、本発明によるテレビジョンチューナの入力同調回路は、信号入力端と信号出力端と接地端とを有すると共に、第一の同調コイルと第一の電圧制御可変容量素子とが並列接続された並列同調回路と、第二の同調コイルと第二の電圧制御可変容量素子とが直列接続された直列同調回路と、選択された受信バンドがローバンドのとき前記第一の同調コイル及び前記第二の同調コイルをそのまま使用し、選択された受信バンドがハイバンドのとき前記第一の同調コイル及び前記第二の同調コイルの一部を短絡して使用するように切り替えるバンド切替手段とを備え、前記直列同調回路はその一端が前記信号入力端に接続されると共にその他端が前記並列同調回路の入力端に接続され、前記並列同調回路はその出力端が前記信号出力端に接続されており、前記第一の電圧制御可変容量素子及び前記第二の電圧制御可変容量素子に同じ選局電圧が供給されて前記並列同調回路及び前記直列同調回路の各同調周波数を同じ周波数に設定されるものである。
【0010】
また、前記並列同調回路は、その入力端とその出力端間に直列接続された第一のコイル及び第二のコイルと、その入力端と高周波的接地点との間に直列接続された第三のコイル及び第四のコイルとからなる前記第一の同調コイル、及び、前記出力端と前記高周波的接地点との間に接続された第一のバラクタダイオードからなる第一の電圧制御可変容量素子により構成され、前記直列同調回路は、前記並列同調回路の入力端と前記回路入力端との間に直列接続された第五のコイル、第六のコイルからなる前記第二の同調コイル、及び、第二のバラクタダイオード第二の電圧制御可変容量素子により構成され、前記並列同調回路及び前記直列同調回路は、選択された受信バンドがハイバンドのとき前記バンド切替手段により前記第一のコイルと前記第三のコイル及び前記第五のコイルが高周波的に短絡されるものである。
【0011】
また、前記バンド切替手段は、前記第一のコイルと前記第二のコイルとの接続点と前記第三のコイルと前記第四のコイルとの接続点との間に第一の直流カットコンデンサを介して接続された第一のスイッチダイオードと、前記第三のコイルと前記第四のコイルとの接続点と前記第五のコイルと前記第六のコイルとの接続点との間に第二の直流カットコンデンサを介して接続された第二のスイッチダイオードと、第一のスイッチダイオード及び第二のスイッチダイオードへのバンド切替電圧供給手段とからなり、前記バンド切替電圧供給手段は、ローバンド信号への切替時に前記第一のスイッチダイオードと前記第二のスイッチダイオードをオフにする極性電圧を供給し、ハイバンド信号への切替時に前記第一のスイッチダイオードと前記第二のスイッチダイオードをオンにする極性電圧を供給するものである。
【0012】
また、前記第五のコイルのインダクタンスは、前記第一のコイルのインダクタンスと前記第三のコイルのインダクタンスとの和にほぼ等しいものであり、前記第六のコイルのインダクタンスは、前記第二のコイルのインダクタンスと前記第四のコイルのインダクタンスとの和にほぼ等しいものである。
【0013】
【発明の実施の形態】
以下、図面に従って本発明のテレビジョンチューナの入力同調回路を説明すると、図1に示すように並列同調回路1と直列同調回路11とを有し、先ず、並列同調回路1は、第一のハイバンドコイル(第一のコイル)2aと第一のローバンドコイル(第二のコイル)2bと第二のローバンドコイル(第三のコイル)2cと第二のハイバンドコイル(第四のコイル)2dとが互いに直列に接続された第一の同調コイル2と、第一の同調コイル2に並列に接続される第一のバラクタダイオード3等によって構成される。
【0014】
第一のローバンドコイル2bと第二のローバンドコイル2cとの各一端同士は互いに接続され、第一のローバンドコイル2bの他端には第一のハイバンドコイル2aの一端が接続される。第一のハイバンドコイル2aの他端には直流カットコンデンサ4を介して第一のバラクタダイオード3のカソードが接続され、第一のバラクタダイオード3のアノードは接地端1cとなって直接接地される。
また、第二のローバンドコイル2cの他端には第二のハイバンドコイル2dの一端が接続され、その他端が接地端1cとなって直流カットコンデンサ5によって接地される。
【0015】
第一のローバンドコイル2bの他端(即ち、第一のローバンドコイル2bと第一のハイバンドコイル2aとの接続点)には第一のスイッチダイオード6のアノードが接続され、カソードは直流カットコンデンサ7によって第二のローバンドコイル2cの他端(即ち、第二のローバンドコイル2cと第二のハイバンドコイル2dとの接続点)に接続される。
そして、第一のローバンドコイル2bと第二のローバンドコイル2cとの接続点が並列同調回路1の入力端1aとなり、第一のハイバンドコイル2aの他端が並列同調回路1の出力端(信号出力端)1bとなる。
【0016】
一方、直列同調回路11は、第一のコイル(第五のコイル)12と直流カットコンデンサ13と第二のコイル(第六のコイル)14と第二のバラクタダイオード15とを有し、これらは互いに直列に接続され、第一のコイル12の一端が直列同調回路11の一端11aとなって並列同調回路1の入力端1aに接続される。そして、第二のバラクタダイオード15のカソードが直列同調回路11の他端(信号入力端)11bとなる。
【0017】
ここで、第一のコイル12のインダクタンスは、第一のローバンドコイル2bのインダクタンスと第二のローバンドコイル2cのインダクタンスとの和にほぼ等しく、また、第二のコイル14のインダクタンスは第一のハイバンドコイル2aのインダクタンスと第二のハイバンドコイル2dのインダクタンスとの和にほぼ等しくなるように設定されている。
【0018】
また、第一のコイル12の他端(即ち、第一のコイル12と直流カットコンデンサ13との接続点)には第二のスイッチダイオード16のアノードが接続され、カソードは直流カットコンデンサ17を介して第二のローバンドコイル2cの他端(即ち、第二のローバンドコイル2bと第二のハイバンドコイル2dとの接続点)に接続される。
第二のバラクタダイオード15のアノードは接地抵抗18を介して接地される。
なお、以上に説明した直流カットコンデンサ4、5、7、13、17は、テレビジョン信号の周波数においては極めて低いインピーダンスをを有している。
【0019】
そして、第一のスイッチダイオード6のカソードが給電抵抗8を介して第一の端子21に接続されると共に、第二のスイッチダイオード16のカソードも給電抵抗19を介して第一の端子21に接続される。また、第二のハイバンドコイル2dの他端が給電抵抗9を介して第二の端子22に接続される。さらに、第一のバラクタダイオード3のカソードが給電抵抗10を介して第三の端子23に接続されると共に、第二のバラクタダイオード15のカソードも給電抵抗20を介して第三の端子23に接続される。
【0020】
そして、直列同調回路11の他端(即ち、第二のバラクタダイオード15のカソード)11bが信号入力端となり、ここにテレビジョン信号が入力され、並列同調回路1の出力端1b(即ち、第一のハイバンドコイル2aの他端)が信号出力端となる。
【0021】
以上の構成において、ローバンドのテレビジョン信号を受信する場合は、第一の端子21にハイレベルの電圧(例えば5ボルト)を印加し、第二の端子22にローレベルの電圧(例えば、0ボルト)を印加する。すると、第一のスイッチダイオード6及び第二のスイッチダイオード16は共にオフ状態となる。その結果、図1の入力同調回路は図2に示すような等価回路で表され、並列同調回路1は、互いに直列に接続された第一のハイバンドコイル2a、第一のローバンドコイル2b、第二のローバンドコイル2c、第二のハイバンドコイル2dの全体に対して第一のバラクタダイオード3が並列に接続されて構成される。また、直列同調回路11は互いに直列に接続された第一のコイル12、第二のコイル14、第二のバラクタダイオード15によって構成される。そして、第一のコイル12の一端が第一のローバンドコイル2bと第二のローバンドコイル2cの各一端に接続される。
【0022】
そして、第三の端子23に同調電圧を印加すれば、第一のバラクタダイオード3の容量と第二のバラクタダイオード15の容量とは互いに等しくなるので、直列同調回路11の同調周波数を並列同調回路1の同調周波数と等しくして、ローバンドのテレビジョン信号の周波数に合わせることが出来る。
【0023】
一方、ハイバンドのテレビジョン信号を受信する場合は、第一の端子21にローレベルの電圧(例えば0ボルト)を印加し、第二の端子22にハイレベルの電圧(例えば、5ボルト)を印加する。すると、第一のスイッチダイオード6及び第二のスイッチダイオード16は共にオン状態となる。その結果、第一のコイル12の他端と第一のローバンドコイル2bの他端と第二のローバンドコイル2cの他端とが互いに短絡される。そして、図1の入力同調回路は図3に示すような等価回路で表され、並列同調回路1は、互いに直列に接続された第一のハイバンドコイル2a及び第二のハイバンドコイル2dの全体に対して第一のバラクタダイオード3が並列に接続されて構成される。また、直列同調回路11は互いに直列に接続された第二のコイル14及び第二のバラクタダイオード15によって構成される。そして、第二のコイル14が第一のハイバンドコイル2aと第二のハイバンドコイル2cに接続される。
【0024】
そして、第三の端子23に同調電圧を印加すれば、第一のバラクタダイオード3の容量と第二のバラクタダイオード15の容量とは互いに等しくなるので、直列同調回路11の同調周波数を並列同調回路1の同調周波数と等しくして、ハイバンドのテレビジョン信号の周波数に合わせることが出来る。
【0025】
そして、本発明では、直列同調回路11と並列同調回路1とを合わせ持つので、並列同調回路1の選択度特性に直列同調回路11の選択度特性が加算されて急峻な選択度特性が得られる。
【0026】
【発明の効果】
以上のように、本発明のテレビジョンチューナの入力同調回路は、ローバンド又はハイバンドに同調するように切り替えられる並列同調回路と及び直列同調回路を備え、直列同調回路の一端を並列同調回路の入力端に接続し、直列同調回路の他端を信号入力端とすると共に並列同調回路の出力端を信号出力端とし、並列同調回路と直列同調回路とのそれぞれの同調周波数を互いに同じとしたので、それぞれの選択度特性が加算されて全体の選択度特性が急峻となり、受信するテレビジョン信号以外のテレビジョン信号を十分に抑圧することが出来る。
【0027】
また、並列同調回路は、一端同士が入力端に接続された第一のローバンドコイル及び第二のローバンドコイルと、第一のローバンドコイルに接続された第一のハイバンドコイルと、第二のローバンドコイルに接続された第二のハイバンドコイルと、これらコイルの全体に並列接続された第一のバラクタダイオードとを有し、直列同調回路は、互いに直列接続された第一のコイルと第二のコイルと第二のバラクタダイオードとを有し、第一のバラクタダイオード及び前記第二のバラクタダイオードによって同調周波数を変えるようにし、ハイバンドに同調するように切り替えるときのみ、第一のコイルの他端と第一のローバンドコイルの他端と第二のローバンドコイルの他端とを互いに高周波的に短絡したので、並列同調回路と直列同調回路とを共にローバンド又はハイバンドに同調するように切り替えられる。
【0028】
また、第一のローバンドコイルの他端と第二のローバンドコイルの他端との間に接続された第一のスイッチダイオードと、第一のコイルの他端と第二のローバンドコイルのとの間に接続された第二のスイッチダイオードとを有し、ローバンドに同調するように切り替えるときは第一のスイッチダイオードと第二のスイッチダイオードとを共にオフ状態とし、ハイバンドに同調するように切り替えるときは第一のスイッチダイオードと第二のスイッチダイオードとを共にオン状態としたので、二つのスイッチダイオードのみで並列同調回路と直列同調回路とをそれぞれローバンド又はハイバンドに同調するように切り替えられる。
【0029】
また、第一のコイルのインダクタンスを第一のローバンドコイルのインダクタンスと第二のローバンドコイルのインダクタンスとの和にほぼ等しくし、第二のコイルのインダクタンスを第一のハイバンドコイルのインダクタンスと第二のハイバンドコイルのインダクタンスとの和にほぼ等しくし、第一のバラクタダイオードと第二のバラクタダイオードとに同じ同調電圧を印加したので、並列同調回路と直列同調回路との同調周波数を等しくできる。
【図面の簡単な説明】
【図1】本発明の入力同調回路の構成を示す回路図である。
【図2】本発明の入力同調回路をローバンドに同調するように切り替えた場合の等価回路図である。
【図3】本発明の入力同調回路をハイバンドに同調するように切り替えた場合の等価回路図である。
【図4】従来の入力同調回路の構成を示す回路図である
【図5】従来の入力同調回路をローバンドに同調するように切り替えた場合の等価回路図である。
【図6】従来の入力同調回路をローバンドに同調するように切り替えた場合の等価回路図である。
【符号の説明】
1 並列同調回路
1a 入力端
1b 出力端
1c 接地端
2 並列同調コイル
2a 第一のハイバンドコイル
2b 第一のローバンドコイル
2c 第二のローバンドコイル
2d 第二のハイバンドコイル
3 第一のバラクタダイオード
4、5、7、13、17 直流カットコンデンサ
6 第一のスイッチダイオード
8、9、10、19、20 給電抵抗
11 直列同調回路
11a 一端
11b 他端
12 第一のコイル
14 第二のコイル
15 第二のバラクタダイオード
16 第二のスイッチダイオード
18 接地抵抗
21 第一の端子
22 第二の端子
23 第三の端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an input tuning circuit for a television tuner.
[0002]
[Prior art]
FIG. 4 shows an input tuning circuit ( hereinafter referred to as an input tuning circuit) of a conventional television tuner. The first
One end of the second
[0003]
The connection point between the first low-
The anode of the
A connection point between the first
[0004]
When a low-band television signal is received, a high-level switching voltage applied to the
[0005]
On the other hand, when a high-band television signal is received, the low-level switching voltage applied to the
[0006]
Since the tuning voltage applied to the
[0007]
[Problems to be solved by the invention]
Since the conventional input tuning circuit is composed of one parallel tuning circuit, the selectivity characteristics are poor, and it is impossible to sufficiently suppress television signals other than the received television signal, and reception interference cannot be avoided.
Although it is conceivable to increase the selectivity characteristics by configuring the input tuning circuit with a double tuning circuit, the circuit for switching the band becomes complicated in the post-tuning circuit, and the circuit between the primary equivalent circuit and the secondary tuning circuit is complicated. Binding adjustment is complicated and difficult to put to practical use.
[0008]
Therefore, an object of the present invention is to realize an input tuning circuit of a television tuner having excellent selectivity characteristics with a simple configuration.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, an input tuning circuit of a television tuner according to the present invention has a signal input terminal, a signal output terminal, and a ground terminal, and includes a first tuning coil and a first voltage-controlled variable capacitance element. A parallel tuning circuit in which the second tuning coil and the second voltage controlled variable capacitance element are connected in series, and the first tuning when the selected reception band is a low band. A band switch that uses the coil and the second tuning coil as they are, and switches the first tuning coil and a part of the second tuning coil to be used by short-circuiting when the selected reception band is a high band. The series tuning circuit has one end connected to the signal input end and the other end connected to the input end of the parallel tuning circuit, and the parallel tuning circuit has an output end connected to the front end. Each tuning frequency of the parallel tuning circuit and the series tuning circuit is connected to a signal output terminal, and the same tuning voltage is supplied to the first voltage controlled variable capacitance element and the second voltage controlled variable capacitance element. Are set to the same frequency.
[0010]
The parallel tuning circuit includes a first coil and a second coil connected in series between the input terminal and the output terminal thereof, and a third coil connected in series between the input terminal and the high frequency grounding point. A first voltage-controlled variable capacitance element comprising a first tuning coil comprising a first coil and a fourth coil, and a first varactor diode connected between the output terminal and the high-frequency grounding point. The series tuning circuit includes a fifth coil connected in series between the input terminal of the parallel tuning circuit and the circuit input terminal, the second tuning coil including a sixth coil, and The parallel tuning circuit and the series tuning circuit are connected to the first coil by the band switching means when the selected reception band is a high band. The third coil and the fifth coil is intended to be a high-frequency short-circuited.
[0011]
The band switching means includes a first DC cut capacitor between a connection point between the first coil and the second coil and a connection point between the third coil and the fourth coil. A first switch diode connected through the second coil, a connection point between the third coil and the fourth coil, and a connection point between the fifth coil and the sixth coil. A second switching diode connected via a DC cut capacitor, and a band switching voltage supply means to the first switching diode and the second switching diode, the band switching voltage supply means to the low band signal A polarity voltage for turning off the first switch diode and the second switch diode is supplied at the time of switching, and the first switch diode and the second switch diode at the time of switching to a high band signal. And supplies the polarity voltage to turn on the switching diode.
[0012]
Further, the inductance of the fifth coil is approximately equal to the sum of the inductance of the first coil and the inductance of the third coil, and the inductance of the sixth coil is the second coil. Is approximately equal to the sum of the inductance of the fourth coil and the inductance of the fourth coil.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter , an input tuning circuit of a television tuner according to the present invention will be described with reference to the drawings. As shown in FIG. 1, it has a parallel tuning circuit 1 and a series tuning circuit 11. First, the parallel tuning circuit 1 is a first high tuning circuit. A band coil (first coil) 2a, a first low band coil (second coil) 2b, a second low band coil (third coil) 2c, and a second high band coil (fourth coil) 2d; Are composed of a
[0014]
One ends of the first
One end of the second
[0015]
The other end of the first
The connection point between the first low-
[0016]
On the other hand, the series tuning circuit 11 includes a first coil (fifth coil) 12, a
[0017]
Here, the inductance of the
[0018]
Further, the anode of the
The anode of the
Note that the DC cut
[0019]
The cathode of the first switch diode 6 is connected to the
[0020]
The other end (that is, the cathode of the second varactor diode 15) 11b of the series tuning circuit 11 serves as a signal input end, and a television signal is input thereto, and the output end 1b (that is, the first end of the parallel tuning circuit 1). The other end of the
[0021]
In the above configuration, when a low-band television signal is received, a high level voltage (for example, 5 volts) is applied to the
[0022]
When a tuning voltage is applied to the
[0023]
On the other hand, when receiving a high band television signal, a low level voltage (for example, 0 volts) is applied to the
[0024]
When a tuning voltage is applied to the
[0025]
In the present invention, since the series tuning circuit 11 and the parallel tuning circuit 1 are combined, the selectivity characteristic of the series tuning circuit 11 is added to the selectivity characteristic of the parallel tuning circuit 1 to obtain a steep selectivity characteristic. .
[0026]
【The invention's effect】
As described above, the input tuning circuit of the television tuner of the present invention includes the parallel tuning circuit that is switched so as to be tuned to the low band or the high band and the series tuning circuit, and one end of the series tuning circuit is input to the parallel tuning circuit. Since the other end of the series tuning circuit is the signal input end and the output end of the parallel tuning circuit is the signal output end, and the tuning frequencies of the parallel tuning circuit and the series tuning circuit are the same as each other, The respective selectivity characteristics are added to make the entire selectivity characteristic steep, so that television signals other than the received television signal can be sufficiently suppressed.
[0027]
The parallel tuning circuit includes a first low-band coil and a second low-band coil whose one ends are connected to an input end, a first high-band coil connected to the first low-band coil, and a second low-band coil. A second high band coil connected to the coil and a first varactor diode connected in parallel to the whole of the coils, the series tuning circuit comprising a first coil and a second coil connected in series with each other; A coil and a second varactor diode, the tuning frequency is changed by the first varactor diode and the second varactor diode, and the other end of the first coil only when switching to tune to a high band. And the other end of the first low-band coil and the other end of the second low-band coil are short-circuited to each other at high frequency, It is switched together to tune to the low band or high band.
[0028]
Also, between the first switch diode connected between the other end of the first low band coil and the other end of the second low band coil, and between the other end of the first coil and the second low band coil. When switching to tune to the low band when switching to tune to the low band, when both the first switch diode and the second switch diode are turned off, and to switch to tune to the high band Since both the first switch diode and the second switch diode are turned on, the parallel tuning circuit and the series tuning circuit can be switched to tune to the low band or the high band, respectively, using only two switch diodes.
[0029]
Further, the inductance of the first coil is made substantially equal to the sum of the inductance of the first low band coil and the inductance of the second low band coil, and the inductance of the second coil is made to be the same as the inductance of the first high band coil. Since the same tuning voltage is applied to the first varactor diode and the second varactor diode, the tuning frequency of the parallel tuning circuit and the series tuning circuit can be made equal.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of an input tuning circuit of the present invention.
FIG. 2 is an equivalent circuit diagram when the input tuning circuit of the present invention is switched to tune to low band.
FIG. 3 is an equivalent circuit diagram when the input tuning circuit of the present invention is switched to tune to a high band.
FIG. 4 is a circuit diagram showing a configuration of a conventional input tuning circuit. FIG. 5 is an equivalent circuit diagram when the conventional input tuning circuit is switched to be tuned to a low band.
FIG. 6 is an equivalent circuit diagram when a conventional input tuning circuit is switched to be tuned to a low band.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Parallel tuning circuit 1a Input terminal 1b Output terminal
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34609799A JP3841602B2 (en) | 1999-12-06 | 1999-12-06 | Television tuner input tuning circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34609799A JP3841602B2 (en) | 1999-12-06 | 1999-12-06 | Television tuner input tuning circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168683A JP2001168683A (en) | 2001-06-22 |
JP3841602B2 true JP3841602B2 (en) | 2006-11-01 |
Family
ID=18381123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34609799A Expired - Fee Related JP3841602B2 (en) | 1999-12-06 | 1999-12-06 | Television tuner input tuning circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3841602B2 (en) |
-
1999
- 1999-12-06 JP JP34609799A patent/JP3841602B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001168683A (en) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0348688B2 (en) | ||
JP2732856B2 (en) | Television high frequency input circuit | |
JPH07107961B2 (en) | Local oscillator for television receiver | |
JPH11205700A (en) | Double-tuning circuit | |
JP3841602B2 (en) | Television tuner input tuning circuit | |
JPH0644185Y2 (en) | Local oscillator circuit in electronic tuning tuner | |
US6665022B1 (en) | Input circuit of TV tuner | |
JP3592160B2 (en) | Tuner double tuning circuit | |
JP2001223954A (en) | Input circuit for television tuner | |
JP3592161B2 (en) | Television tuner | |
JPH06314982A (en) | Antenna | |
JP4014772B2 (en) | Tuner double-tuned circuit | |
EP1109312B1 (en) | Double-tuned circuit featuring restrained degradation of selectivity | |
JP4511014B2 (en) | Oscillator with tunable oscillator circuit | |
JPH066619Y2 (en) | Input tuning circuit | |
JP3332798B2 (en) | Tuner input tuning circuit | |
KR100406353B1 (en) | Switching circuit for input tuning in television tuner | |
JP4043222B2 (en) | Television tuner | |
JPS6228099Y2 (en) | ||
JP3979519B2 (en) | Television tuner | |
JP3108419U (en) | Double-tuned circuit | |
JP3103017U (en) | Television tuner | |
JPH054354Y2 (en) | ||
JP3038797B2 (en) | Television tuner | |
JP3108420U (en) | Double-tuned circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |