JPH01241979A - High voltage generating circuit - Google Patents

High voltage generating circuit

Info

Publication number
JPH01241979A
JPH01241979A JP6863888A JP6863888A JPH01241979A JP H01241979 A JPH01241979 A JP H01241979A JP 6863888 A JP6863888 A JP 6863888A JP 6863888 A JP6863888 A JP 6863888A JP H01241979 A JPH01241979 A JP H01241979A
Authority
JP
Japan
Prior art keywords
voltage
circuit
high voltage
coil
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6863888A
Other languages
Japanese (ja)
Inventor
Nobuaki Imamura
宣明 今村
Toshio Narasaki
楢崎 敏生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denki Onkyo Co Ltd
Murata Manufacturing Co Ltd
Original Assignee
Denki Onkyo Co Ltd
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Onkyo Co Ltd, Murata Manufacturing Co Ltd filed Critical Denki Onkyo Co Ltd
Priority to JP6863888A priority Critical patent/JPH01241979A/en
Publication of JPH01241979A publication Critical patent/JPH01241979A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To make a high voltage stable by opening a gate by a control current having a pulse width corresponding to the drop of a high voltage output due to a high voltage current and boosting an added voltage by a multiple voltage circuit so as to apply the resulting voltage to a high voltage output coil. CONSTITUTION:When a high voltage output current flows to an anode 16 of a cathode ray tube 15 and a high voltage output voltage is lowered, the voltage detected by a voltage detection section 9 is also reduced. Thus, when a comparator amplifier 22 compares its detection voltage and a triangle wave voltage, since the level of the detected voltage is lowered, the period of the triangle wave voltage in excess of the detected voltage is increased. Since the width of a rectangle control signal outputted from a differential amplifier 32 is increased, the period to open the gate of a switching circuit is extended and the summing voltage applied to the high voltage coil is increased. The summing voltage outputted from the switching circuit 23 is boosted by plural times by a multiple voltage circuit 46 and then the resulting voltage is fed to the high voltage coil. Thus, the high voltage is made stable.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブラウン管のアノードに加える高圧出力電圧
をいわゆるパルス幅制御によって安定化する高圧発生回
路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a high voltage generation circuit that stabilizes the high voltage output voltage applied to the anode of a cathode ray tube by so-called pulse width control.

〔従来の技術〕[Conventional technology]

第8図には従来の高圧発生回路が示されている。 FIG. 8 shows a conventional high voltage generation circuit.

この高圧発生回路は水平偏向出力回路1と、フライバッ
クトランス2とを備えている。
This high voltage generation circuit includes a horizontal deflection output circuit 1 and a flyback transformer 2.

水平偏向出力回路1は、水平出力トランジスタ4と、ダ
ンパーダイオード5と、共振コンデンサ6と、水平偏向
コイル7と、S字補正コンデンサ8とからなる。水平出
力トランジスタ4は水平ドライブ回路から送られてくる
電圧パルスを受けてスイッチング作用を行い、′ダンパ
ーダイオード5との協同によって水平偏向コイル7に鋸
歯状波電流を加える。その一方において、共振コンデン
サ6と水平偏向コイル7はその共振作用によってフライ
バックパルスを発生させ、これをフライバックトランス
2に加える。
The horizontal deflection output circuit 1 includes a horizontal output transistor 4, a damper diode 5, a resonant capacitor 6, a horizontal deflection coil 7, and an S-shaped correction capacitor 8. The horizontal output transistor 4 performs a switching action in response to a voltage pulse sent from the horizontal drive circuit, and applies a sawtooth wave current to the horizontal deflection coil 7 in cooperation with the damper diode 5. On the other hand, the resonant capacitor 6 and the horizontal deflection coil 7 generate flyback pulses by their resonance action, which are applied to the flyback transformer 2 .

フライバックトランス2はコア10に低圧コイル11と
高圧コイル12を巻装したものがらなり、低圧コイル1
1の一端は水平出力トランジスタ4のコレクタ側に接続
され、また、同コイル11の他端は入力電源13に接続
されている。そして、高圧コイル12の高圧側は高圧整
流ダイオード14を介してブラウン管15のアノード1
6に接続され、同コイル12の他端はA B L (A
utomatic Brightness Lim1t
er)側に接続されている。このフライバックトランス
2は水平偏向出力回路1がら加えられるフライバックパ
ルスを昇圧してその昇圧出力(高圧出力電圧)をブラウ
ン管15のアノード16に加えるものである。
The flyback transformer 2 consists of a core 10 wound with a low voltage coil 11 and a high voltage coil 12.
One end of the coil 11 is connected to the collector side of the horizontal output transistor 4, and the other end of the coil 11 is connected to the input power source 13. The high voltage side of the high voltage coil 12 is connected to the anode 1 of the cathode ray tube 15 via the high voltage rectifier diode 14.
6, and the other end of the coil 12 is connected to A B L (A
automatic Brightness Lim1t
er) side. The flyback transformer 2 boosts the flyback pulse applied from the horizontal deflection output circuit 1 and applies the boosted output (high output voltage) to the anode 16 of the cathode ray tube 15.

一般に、高圧コイル12を第8図〜第10図に示すよう
にダイオード17を介して多層に積層巻きし、各層間の
コイルを同一巻数、同一巻幅、同一巻線ピッチで巻き、
かつ、各層の巻き終りと次の層の巻き始めとを前記ダイ
オード17で同一極性にすれば、交流的には各層のコイ
ル間で電位差が零となる。したがって、各層間の絶縁処
理は直流の電位差だけを考えればよく、誘電体損による
発熱を考慮する必要がないから、その絶縁処理は容易と
なる。
Generally, the high-voltage coil 12 is wound in multiple layers through a diode 17 as shown in FIGS. 8 to 10, and the coils between each layer are wound with the same number of turns, the same winding width, and the same winding pitch.
Furthermore, if the end of winding of each layer and the start of winding of the next layer are made to have the same polarity using the diode 17, the potential difference between the coils of each layer becomes zero in terms of alternating current. Therefore, the insulation process between each layer only needs to consider the DC potential difference, and there is no need to consider heat generation due to dielectric loss, making the insulation process easy.

また、前記のように高圧コイル12を多層巻きにすれば
、低圧コイル11と高圧コイル12との絶縁距離を他の
セクション巻きコイル等と比較して小さくできるから、
コイル最外層の仕上り外径も小さくできる。その結果と
して、第11図に示すように、高圧コイル12のり一ケ
ージインダクタンスを小さくできるという利点があり、
かかる理由から、同コイル12を多層巻きタイプとした
フライバックトランス2が広く使用されている。
Furthermore, if the high voltage coil 12 is wound in multiple layers as described above, the insulation distance between the low voltage coil 11 and the high voltage coil 12 can be made smaller compared to other section wound coils.
The finished outer diameter of the outermost layer of the coil can also be made smaller. As a result, as shown in FIG. 11, there is an advantage that the cage inductance of the high voltage coil 12 can be reduced.
For this reason, the flyback transformer 2 in which the coil 12 is of a multi-layer winding type is widely used.

ところが、第11図に示すように、高圧コイル12を多
層巻き(積層巻き)にしただけでは同コイル12からブ
ラウン管15のアノード16に流れる高圧電流IMが0
〜200μAの範囲で急激に変動し、好ましくない現象
が生じる。そこで、近年においては、第8図に示すよう
に、高圧出力側(ブラウン管15のアノード側)とアー
ス間に固定抵抗器18と可変抵抗器20とを直列に配置
し、高圧出力電流1、の約10%の電流を分流し、第1
2図に示すように、前記高圧出力電流の急変動を防止し
ている。
However, as shown in FIG. 11, if the high-voltage coil 12 is simply made of multi-layer winding (laminate winding), the high-voltage current IM flowing from the coil 12 to the anode 16 of the cathode ray tube 15 will be zero.
It fluctuates rapidly in the range of ~200 μA, causing undesirable phenomena. Therefore, in recent years, as shown in FIG. 8, a fixed resistor 18 and a variable resistor 20 are arranged in series between the high voltage output side (the anode side of the cathode ray tube 15) and the ground, and the high voltage output current 1, Approximately 10% of the current is shunted, and the first
As shown in Figure 2, sudden fluctuations in the high voltage output current are prevented.

すなわち、第11図および第12図に示す特性図におい
て、高圧電流1.の可変設定範囲がO〜1000μAの
範囲に設定されているとすれば、高圧電流INの分流手
段を講じない場合、出力インピーダンスZ。1は第11
図からzo、= (27−25) KV/1000μA
=2MΩとなる。これに対し、1□の分流手段を講じれ
ば、出力インピーダンスZ。2は第12図から、Z o
z= (26,124,9) KV/ 1000μA 
=1.2MΩとなり、出力インピーダンスのかなり大幅
な改善が図られたことになる。
That is, in the characteristic diagrams shown in FIGS. 11 and 12, high voltage current 1. If the variable setting range of is set in the range of 0 to 1000 μA, the output impedance Z will be the same if no means for diverting the high voltage current IN is taken. 1 is the 11th
From the figure, zo, = (27-25) KV/1000μA
=2MΩ. On the other hand, if a 1□ divider is used, the output impedance will be Z. 2 is from Figure 12, Z o
z= (26,124,9) KV/1000μA
= 1.2MΩ, which means that the output impedance has been significantly improved.

[発明が解決しようとする課題〕 しかしながら、今日においては、ブラウン管15の画質
に対する高精細化の要請がますます強くなり、出力イン
ピーダンスを更に小さくすることが望まれている。しか
も、その出力インピーダンスを低下させる場合、電力損
失を伴わない手段が強く望まれ、前記のように、固定抵
抗器18と可変抵抗器20を介して1.の分流を図る方
法は、かかる要望にすでに応えられなくなっており、も
はや市場に受は入れられなくなりつつある。
[Problems to be Solved by the Invention] However, today, there is an increasing demand for higher definition in the image quality of the cathode ray tube 15, and it is desired to further reduce the output impedance. Moreover, when lowering the output impedance, a means that does not involve power loss is strongly desired, and as described above, 1. The method of diverting the energy resources has already become incapable of meeting such demands and is no longer accepted by the market.

本発明は上記事情に鑑みなされたものであり、その目的
は、電力損失を伴うことなく出力インピーダンスの大幅
な低下、換言すれば、高圧電流の変化に対して高圧電圧
の安定化、を図ることができる高圧発生装置を提供する
ことにある。
The present invention was made in view of the above circumstances, and its purpose is to significantly reduce output impedance without power loss, in other words, to stabilize high voltage against changes in high voltage current. The purpose of the present invention is to provide a high-pressure generating device that can.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、水平偏向出力回路から加
えられるフライバックパルスをフライバックトランスで
昇圧し、高圧出力電圧を同トランスを構成する高圧コイ
ルの高圧側からブラウン管のアノードに加える高圧発生
回路において、フライバンクトランスのコアに巻装され
加算電圧を発生する加算電圧発生コイルと、帰線期間の
ほぼ始点位置を零とし帰線期間のほぼ終点の位置をピー
ク値とする一定波形の三角波電圧を発生させる基準電圧
発生回路と、高圧出力電圧の変化を該高圧出力電圧又は
高圧出力電流を取り出して検出する電圧検出部と、この
電圧検出部が検出した検出電圧と前記基準電圧発生回路
の三角波電圧とを比較し該三角波電圧が前記検出電圧を
越える区間でのみ制御信号を出力する比較回路と、その
信号を矩形にする増幅器(以下比較増幅器とする)と、
この比較増幅器から加えられる制御信号のうち矩形の立
上り位置から帰線期間の終点までの区間でゲートを開き
前記加算電圧発生コイルで発生した加算電圧を出力し、
それ以外の区間ではゲートを閉して加算電圧の出力を阻
止するスイッチング回路と、前記スイッチング回路とフ
ライバックトランスにおける高圧コイルとの間に介設さ
れスイッチング回路から加えられる加算電圧を増幅して
高圧コイルの低圧端側に加える多倍圧回路と、を有する
ことを特徴として構成されている。
In order to achieve the above object, the present invention is configured as follows. That is, the present invention boosts a flyback pulse applied from a horizontal deflection output circuit using a flyback transformer, and applies a high-voltage output voltage from the high-voltage side of a high-voltage coil constituting the transformer to the anode of a cathode ray tube. An addition voltage generation coil is wound around the core of the bank transformer and generates an addition voltage, and a triangular wave voltage with a constant waveform whose zero value is approximately at the start point of the retrace period and its peak value is approximately at the end point of the retrace period is generated. a reference voltage generation circuit; a voltage detection unit that detects a change in the high voltage output voltage by extracting the high voltage output voltage or the high voltage output current; and a detection voltage detected by the voltage detection unit and a triangular wave voltage of the reference voltage generation circuit. a comparator circuit that compares and outputs a control signal only in an area where the triangular wave voltage exceeds the detected voltage; and an amplifier that converts the signal into a rectangle (hereinafter referred to as a comparator amplifier);
Opening a gate in the section of the control signal applied from the comparator amplifier from the rising position of the rectangle to the end point of the retrace period and outputting the added voltage generated by the added voltage generating coil;
In other sections, a switching circuit that closes the gate to prevent the output of the added voltage is inserted between the switching circuit and the high voltage coil of the flyback transformer, which amplifies the added voltage applied from the switching circuit to create a high voltage. It is characterized by having a multi-voltage circuit applied to the low-voltage end side of the coil.

〔作用] 上記のように構成されている本発明において、ブラウン
管のアノードへ高圧出力電流が流れて高圧出力電圧が低
下すると電圧検出部で検出される電圧も小さくなる。し
たがって、比較増幅器でその検出電圧と三角波電圧とを
比較した場合、検出電圧のレベルが低下するから、この
検出電圧を超える三角波電圧の区間が大きくなる。これ
に伴い、差動増幅器から出力される制御信号の矩形の幅
が大きくなるから、スイッチング回路のゲートを開く期
間が長くなり、高圧コイルに加えられる加算電圧も大き
くなる。このスイッチング回路から出力される加算電圧
は多倍圧回路によって複数倍に昇圧されて高圧コイルに
加えられるので、高圧出力電圧を安定する方向に制御す
ることが可能になる。
[Operation] In the present invention configured as described above, when the high voltage output current flows to the anode of the cathode ray tube and the high voltage output voltage decreases, the voltage detected by the voltage detection section also decreases. Therefore, when the comparison amplifier compares the detected voltage with the triangular wave voltage, the level of the detected voltage decreases, so the section of the triangular wave voltage that exceeds the detected voltage becomes larger. Along with this, the rectangular width of the control signal output from the differential amplifier increases, so the period during which the gate of the switching circuit is open becomes longer, and the additional voltage applied to the high voltage coil also increases. Since the added voltage output from this switching circuit is boosted by a plurality of times by the multiplier circuit and applied to the high-voltage coil, it becomes possible to control the high-voltage output voltage in a direction that stabilizes it.

〔実施例〕〔Example〕

以下、本発明の実施例を凹面に基づいて説明する。なお
、本実施例の説明において、従来例と同一の回路部分に
は同一符号を付し、その重複説明を省略する。
Hereinafter, embodiments of the present invention will be described based on concave surfaces. In the description of this embodiment, circuit parts that are the same as those of the conventional example are denoted by the same reference numerals, and redundant explanation thereof will be omitted.

第1図には本発明の一実施例を示す回路構成が示されて
いる。
FIG. 1 shows a circuit configuration showing one embodiment of the present invention.

本実施例が従来例と異なる特徴的なことは、基準電圧発
生回路3と、電圧検出部9と、加算電圧発生コイル21
と、比較増幅器22と、スイッチング回路23と、多倍
圧回路46とが設けられていることである。
This embodiment is different from the conventional example in that it includes a reference voltage generation circuit 3, a voltage detection section 9, and an addition voltage generation coil 21.
In addition, a comparison amplifier 22, a switching circuit 23, and a voltage multiplier circuit 46 are provided.

前記加算電圧発生コイル21は、フライバックトランス
2のコア10に他のコイルと絶縁して巻装されるもので
、そのコイル21の巻き始め端側には入力タップ19が
設けられており、また、同コイル21の出力端側(巻き
終り側)には出力タップ24が設けられている。この出
力タップ24は、同コイル21で発生した加算電圧を出
力するものである。
The additional voltage generating coil 21 is wound around the core 10 of the flyback transformer 2 insulated from other coils, and an input tap 19 is provided at the winding start end of the coil 21. An output tap 24 is provided on the output end side (winding end side) of the coil 21. This output tap 24 outputs the added voltage generated in the coil 21.

一方、高圧コイル12の高圧側(高圧整流ダイオード1
4のカソード側)には固定抵抗器28の一端が接続され
、同抵抗器28の他端側にはフォーカス出力調整用の可
変抵抗器VR,,固定抵抗器29.スクリーン電圧調整
用の可変抵抗器VHS、固定抵抗器30.高圧出力電圧
調整用の可変抵抗器VR。
On the other hand, the high voltage side of the high voltage coil 12 (high voltage rectifier diode 1
One end of a fixed resistor 28 is connected to the cathode side of the resistor 29 , and a variable resistor VR for adjusting the focus output, a fixed resistor 29 . Variable resistor VHS for adjusting screen voltage, fixed resistor 30. Variable resistor VR for adjusting high voltage output voltage.

が順に直列接続されて高圧出力電圧F、sの電圧検出部
9を構成している。そして、可変抵抗器VR3の他端側
は基準電位(回ではアース側)に接続されている。
are connected in series in order to constitute a voltage detection section 9 for high voltage output voltages F and s. The other end of the variable resistor VR3 is connected to a reference potential (earth side in this case).

前記可変抵抗器VR,はその摺動端子により高圧出力電
圧E、を検出し、この検出電圧e6を比較増幅器22の
第1の入力端子に加えている。
The variable resistor VR detects the high voltage output voltage E through its sliding terminal, and applies this detected voltage e6 to the first input terminal of the comparison amplifier 22.

前記基準電圧発生回路3は制御電圧発生コイル25と、
整流器26と、矩形波出力回路27と、積分回路31と
からなり、前記矩形波出力回路27は増幅器32とクリ
ップ回路33からなる。
The reference voltage generation circuit 3 includes a control voltage generation coil 25,
It consists of a rectifier 26, a rectangular wave output circuit 27, and an integrating circuit 31, and the rectangular wave output circuit 27 consists of an amplifier 32 and a clip circuit 33.

制御電圧発生コイル25はフライバックトランス2のコ
ア10に他のコイルと絶縁させて低圧側に巻装され第2
図(a)に示すフライバックパルス波形の制御電圧e2
を発生する。この制御電圧発生コイル25の高圧側(巻
き終わり側)は基準電位(図=10− ではアース側)に接続されており、同コイル25の低圧
側(巻き始め側)は整流器(図ではダイオード)26を
介して増幅器32のマイナス側端子に接続されている。
The control voltage generating coil 25 is wound around the core 10 of the flyback transformer 2 on the low voltage side insulated from other coils.
Control voltage e2 of flyback pulse waveform shown in figure (a)
occurs. The high voltage side (winding end side) of this control voltage generating coil 25 is connected to a reference potential (earth side in the figure = 10-), and the low voltage side (winding start side) of the control voltage generating coil 25 is connected to a rectifier (diode in the figure). It is connected to the negative terminal of the amplifier 32 via 26.

なお、増幅器32のプラス側端子は基準電位(図ではア
ース側)に接続されている。尚、増幅器32の入力がト
ランジスタのベースで構成されている場合は、そのトラ
ンジスタのベース−エミッタ間の等価ダイオードにより
入力波形を整流するので、整流器26は不要となる。
Note that the positive terminal of the amplifier 32 is connected to a reference potential (earth side in the figure). Note that when the input of the amplifier 32 is constituted by the base of a transistor, the input waveform is rectified by an equivalent diode between the base and emitter of the transistor, so the rectifier 26 is not necessary.

前記整流器26は制御電圧発生コイル25で発生した電
圧e2を整流して電圧e2の正の成分のみを増幅器32
の反転入力端、すなわち、マイナス側端子に入力する。
The rectifier 26 rectifies the voltage e2 generated by the control voltage generating coil 25 and transmits only the positive component of the voltage e2 to the amplifier 32.
Input to the inverted input terminal, that is, the negative terminal.

増幅器32はこの入力電圧を増幅してその出力をクリッ
プ回路33へ加える。クリップ回路33は前記増幅器に
よって増幅された電圧波形の頭部を切断し、第2図(b
)に示すように、帰線期間T、をパルス幅とする矩形波
(本件明細書では、矩形波は長方形の波形ばかりでなく
正方形の波形をも含む広い意味で使用している)の電圧
e4を作り出し、これを積分回路31に加えている。
Amplifier 32 amplifies this input voltage and applies its output to clip circuit 33. The clipping circuit 33 cuts off the top of the voltage waveform amplified by the amplifier, as shown in FIG.
), the voltage e4 is a rectangular wave (in this specification, rectangular wave is used in a broad sense including not only rectangular waveforms but also square waveforms) whose pulse width is the retrace period T. is generated and added to the integrating circuit 31.

この積分回路31は、矩形波電圧e4を帰線期間T1の
期間に渡って積分し、第2図(c)に示すように帰線期
間の始点の位置を零とし、同期間の終点の位置でピーク
値となる右上がりの波形を作り出す。この場合、帰線期
間Trを越える範囲は積分が行われないから、波形はピ
ーク位置から放電(積分回路のコンデンサからの放電)
等により電圧波形は右下がりとなり、全体的に帰線期間
Trの終点の位置でピークとなる三角波(鋸歯状波)の
電圧e、が作り出される。この三角波の電圧波形はいず
れの帰線期間T、においても一定の形状を保つ。この三
角波電圧e、は比較増幅器22の第2の入力端子に加え
られる。
This integrating circuit 31 integrates the rectangular wave voltage e4 over the blanking period T1, and as shown in FIG. 2(c), the starting point of the blanking period is zero, and the ending point of the same period is Creates an upward-sloping waveform with a peak value. In this case, since integration is not performed in the range exceeding the retrace period Tr, the waveform is discharged from the peak position (discharge from the capacitor of the integrating circuit).
As a result, the voltage waveform slopes downward to the right, and a triangular wave (sawtooth wave) voltage e is created that peaks at the end point of the retrace period Tr. This triangular voltage waveform maintains a constant shape during any retrace period T. This triangular wave voltage e, is applied to the second input terminal of the comparator amplifier 22.

比較増幅器22は三角波電圧e、と前記電圧検出部9の
可変抵抗器VRIから加えられる検出電圧e6とを比較
しく第2図(c))  、三角波電圧esが検出電圧e
、を超える区間Δtだけ(図ではt3〜t5の区間とt
、〜t、の区間)正の定電圧となり、それ以外は走査期
間をも含めて負の一定レベルの電圧となる制御信号e7
をスイッチング回路23に加える。
The comparator amplifier 22 compares the triangular wave voltage e with the detection voltage e6 applied from the variable resistor VRI of the voltage detection section 9 (FIG. 2(c)), so that the triangular wave voltage es becomes the detection voltage e.
, only the interval Δt exceeding , (in the figure, the interval t3 to t5 and t
, ~t)) The control signal e7 becomes a constant positive voltage, and otherwise becomes a constant negative level voltage including the scanning period.
is added to the switching circuit 23.

スイッチング回路23は、ドライブトランジスタ34と
、ダイオード35.36と、抵抗器37 、38と、コ
ンデンサ40と、駆動型21iii41と、ドライブト
ランス42と、ill ?卸トランジスタ43とからな
る。ドライブトランジスタ34は、ベース側が比較増幅
器22の出力端に接続され、また、エミッタ側は抵抗器
37およびコンデンサ40の一端側と駆動型iauの負
側との共通接続部に接続されており、この共通接続部は
さらに基準電位(図ではアース側)に接続されている。
The switching circuit 23 includes a drive transistor 34, diodes 35 and 36, resistors 37 and 38, a capacitor 40, a drive type 21iii41, a drive transformer 42, and an ill? It consists of a wholesale transistor 43. The drive transistor 34 has its base side connected to the output terminal of the comparator amplifier 22, and its emitter side connected to a common connection between one end side of the resistor 37 and the capacitor 40 and the negative side of the drive type IAU. The common connection is further connected to a reference potential (ground side in the figure).

前記抵抗器37とコンデンサ40のそれぞれの他端側は
ダイオード35のカソード側に共通接続され、同ダイオ
ード35のアノード側はドライブトランジスタ34のコ
レクタとドライブトランス42を構成する一次コイル4
4の高圧側(巻き終り側)との接続部に共通して接続さ
れている。これら、抵抗器37と、コンデンサ40と、
ダイオード35はスナバ回路を形成している。また、−
次コイル44の低圧側(巻き始め側)は抵抗器38を介
して駆動電源41の正側に接続されている。
The other end sides of the resistor 37 and the capacitor 40 are commonly connected to the cathode side of a diode 35, and the anode side of the diode 35 is connected to the collector of the drive transistor 34 and the primary coil 4 constituting the drive transformer 42.
It is commonly connected to the connection part with the high voltage side (winding end side) of No. 4. These, the resistor 37 and the capacitor 40,
Diode 35 forms a snubber circuit. Also, -
The low voltage side (winding start side) of the secondary coil 44 is connected to the positive side of the drive power source 41 via the resistor 38 .

一方、ドライブトランス42の二次コイル45はその低
圧側く巻き始め側)が制御トランジスタ43のベース側
に接続され、また、同コイル45の高圧側(巻き終り側
)は制御トランジスタ43のエミッタ側とダイオード3
6のアノード側との接続部に共通接続され、この共通接
続部はスイッチング回路23の出力端となって多倍圧回
路46の入力端に接続されている。制御トランジスタ4
3のコレクタ側はダイオード36のカソード側に接続さ
れ、さらにこの両者43.36の接続部は加算電圧発生
コイル21の出力タップ24に接続されている。また、
加算電圧発生コイル21の低圧側(巻き始め側)は入力
タップ19を介してABL側に通じている。
On the other hand, the low voltage side (the winding start side) of the secondary coil 45 of the drive transformer 42 is connected to the base side of the control transistor 43, and the high voltage side (winding end side) of the secondary coil 45 is connected to the emitter side of the control transistor 43. and diode 3
6, and this common connection becomes an output end of the switching circuit 23 and is connected to an input end of the multiplier circuit 46. control transistor 4
The collector side of 3 is connected to the cathode side of the diode 36, and the connecting portion between the two 43 and 36 is connected to the output tap 24 of the addition voltage generating coil 21. Also,
The low voltage side (winding start side) of the addition voltage generating coil 21 communicates with the ABL side via the input tap 19.

なお、前記ダイオード36は制御トランジスタ43のエ
ミッタ側からコレクタ側に逆向きの電流を流すためのも
のであり、したがって、制御トランジスタ43がバイポ
ーラトランジスタ等、逆漏れ電流が流れる形式のトラン
ジスタによって構成されるときには必ずしもダイオード
36は必要でなく、これを省略できる。このスイッチン
グ回路23は制御信号e、が正の電圧のとき後述の所定
期間ゲートを開いて第2図(h)に示すパルス電圧e、
。を多倍圧回路46に加える。
Note that the diode 36 is for flowing a current in the opposite direction from the emitter side to the collector side of the control transistor 43. Therefore, the control transistor 43 is constituted by a type of transistor through which reverse leakage current flows, such as a bipolar transistor. Sometimes the diode 36 is not necessarily required and can be omitted. When the control signal e is a positive voltage, this switching circuit 23 opens the gate for a predetermined period, which will be described later, to generate a pulse voltage e as shown in FIG. 2(h).
. is applied to the multiplier circuit 46.

前記多倍圧回路46は第1から第5の各ダイオード47
.48.49.50.51と第1から第5の各コンデン
サ52.53.54.55.56とによって構成されて
いる。前言−第1のダイオード47のアノード側は前記
制御トランジスタ43のエミッタ側に接続されており、
同ダイオード47のカソード(!1.!lは第2のダイ
オード48のアノード側に、同ダイオード48のカソー
ド側は第3のダイオード“49のアノード側に、同様に
第3のダイオード49は第4のダイオード50に、第4
のダイオードは第5のダイオード51にそれぞれ接続さ
れてグイオートの直列接続体が形成されており、この第
5のダイオード51のカソード側は高圧コイル12の低
圧側に接続されている。
The multiplier circuit 46 includes first to fifth diodes 47.
.. 48, 49, 50, 51, and each of the first to fifth capacitors 52, 53, 54, 55, 56. Foreword - The anode side of the first diode 47 is connected to the emitter side of the control transistor 43,
The cathode (!1.!l) of the same diode 47 is connected to the anode side of the second diode 48, the cathode side of the same diode 48 is connected to the anode side of the third diode 49, and similarly, the third diode 49 is connected to the fourth diode 49. The fourth diode 50
The diodes are each connected to a fifth diode 51 to form a series connection body of a group, and the cathode side of the fifth diode 51 is connected to the low voltage side of the high voltage coil 12.

また、第1のコンデンサ52の一端側は前記制御トラン
ジスタ43のエミッタと第1のダイオード47のアノー
ド側との共通接続部に接続され、同コンデンサ52の他
端側は第2のダイオード48のカソード側と第3のダイ
オード49のアノード側との接続部に接続されている。
Further, one end of the first capacitor 52 is connected to a common connection between the emitter of the control transistor 43 and the anode of the first diode 47, and the other end of the capacitor 52 is connected to the cathode of the second diode 48. and the anode side of the third diode 49.

また、第4のコンデンサ55の一端側は前記第1のコン
デンサ52の一端側と同様に制御トランジスタ43のエ
ミッタと第1のダイオード47のアノード側との共通接
続部に接続され、同コンデンサ55の他端側は第4のダ
イオード50と第5のダイオード51との接続部に接続
されている。そして、第2のコンデンサ53の一端側は
第1のダイオード47のカソードと第2のダイオード4
Bのアノードとの接続部に接続されており、また、第3
のコンデンサ54の一端側は第3のダイオード49のカ
ソードと第4のダイオード50のアノードとの接続部に
接続されており、同様に、第5のコンデンサ56の一端
側は第5のダイオード51のカソード側に接続されてお
り、これら、第2のコンデンサ53と第3のコンデンサ
54と第5のコンデンサ56との他端側は共にABL側
に接続されている。また、このABL側にはダイオード
57のアノード側が接続され、同ダイオード57のカソ
ード側は第1のダイオード47と第2のダイオード48
との接続部又は第2のダイオード48と第3のダイオー
ド49との接続部(第1図では第1のダイオード47と
第2のダイオード48との接続部)に接続される。
Also, one end of the fourth capacitor 55 is connected to a common connection between the emitter of the control transistor 43 and the anode of the first diode 47, similar to the one end of the first capacitor 52. The other end side is connected to a connection portion between the fourth diode 50 and the fifth diode 51. One end side of the second capacitor 53 is connected to the cathode of the first diode 47 and the second diode 4.
It is connected to the connection part with the anode of B, and also the third
One end of the capacitor 54 is connected to the connection between the cathode of the third diode 49 and the anode of the fourth diode 50, and similarly, one end of the fifth capacitor 56 is connected to the connection between the cathode of the third diode 49 and the anode of the fourth diode 50. The other end sides of the second capacitor 53, the third capacitor 54, and the fifth capacitor 56 are all connected to the ABL side. Further, the anode side of the diode 57 is connected to this ABL side, and the cathode side of the diode 57 is connected to the first diode 47 and the second diode 48.
or the connection between the second diode 48 and the third diode 49 (the connection between the first diode 47 and the second diode 48 in FIG. 1).

本実施例は上記のように構成されており、以下、高圧出
力電圧E 11の安定化作用について説明する。
The present embodiment is constructed as described above, and the stabilizing effect of the high output voltage E11 will be explained below.

ブラウン管15の輝度を上げると、アノード16に高圧
電流111が流れ、高圧発生部の内部インピーダンス等
により、高圧出力電圧E 11が降下し、これに伴い電
圧検出部9で検出される電圧e6も低下する。この検出
電圧e6が低下すると第2図(C)に示すように、同検
出電圧e6が積分回路31で作り出される三角波電圧e
、のピーク位置よりも下方に下がるから、帰線期間のΔ
t、の区間と帰線期間を越えた△L2の区間で三角波電
圧e5が検出電圧e6を超える。第2図(C)ではt3
〜t5の期間で検出される検出電圧e6よりもt7〜L
、の期間で検出される検出電圧e6の方が低下している
場合が示されており、検出電圧e6、つまり高圧出力電
圧Ellが低下すればするほどΔt(ただし、△を一△
t、十△t2)の区間が広くなり、比較増幅器22から
出力される制御信号e7の正電圧の区間が広くなる(第
2図(d))。
When the brightness of the cathode ray tube 15 is increased, a high-voltage current 111 flows through the anode 16, and the high-voltage output voltage E11 decreases due to the internal impedance of the high-voltage generating section, and accordingly, the voltage e6 detected by the voltage detection section 9 also decreases. do. When this detection voltage e6 decreases, the detection voltage e6 becomes a triangular wave voltage e generated by the integrating circuit 31, as shown in FIG.
, since it falls below the peak position of , the retrace period Δ
The triangular wave voltage e5 exceeds the detection voltage e6 in the interval t and the interval ΔL2 beyond the retrace period. In Figure 2 (C), t3
t7~L than the detection voltage e6 detected in the period ~t5
A case is shown in which the detection voltage e6 detected in the period , is lower, and the lower the detection voltage e6, that is, the high-voltage output voltage Ell, the lower the detection voltage e6, the more Δt (
t, Δt2) becomes wider, and the positive voltage range of the control signal e7 output from the comparison amplifier 22 becomes wider (FIG. 2(d)).

以下、制御信号e7がスイッチング回路23に加えられ
たときの回路動作を説明すると次のようになる。
The circuit operation when the control signal e7 is applied to the switching circuit 23 will be described below.

まず、帰線期間T、のし1〜L30期間においては、三
角波電圧e5よりも検出電圧e6の方が大きいから、比
較増幅器22は負の電圧e7をドライブトランジスタ3
4のベースに印加する。この結果、ドライブトランジス
タ34はカットオフとなり、同トランジスタ34のコレ
クタ電圧ee  (第2図(e))は正電圧となる。こ
の結果、駆動電源41からドライブトランス42の一次
コイル44に電流が流れず、同トランス42はオフ動作
となり、これに伴い制御トランジスタ43のベース電圧
eq  (第2図(f))は負となるので、制御トラン
ジスタ43はカットオフしてゲートを閉じる。したがっ
て、加算電圧発生コイル21から多倍圧回路46に加算
電圧elG(第2図(h))は加えられない。
First, during the retrace period T and the period 1 to L30, the detection voltage e6 is larger than the triangular wave voltage e5, so the comparator amplifier 22 applies the negative voltage e7 to the drive transistor 3.
Apply to the base of 4. As a result, the drive transistor 34 is cut off, and the collector voltage ee of the transistor 34 (FIG. 2(e)) becomes a positive voltage. As a result, no current flows from the drive power supply 41 to the primary coil 44 of the drive transformer 42, and the transformer 42 is turned off. Accordingly, the base voltage eq of the control transistor 43 (FIG. 2(f)) becomes negative. Therefore, the control transistor 43 is cut off and its gate is closed. Therefore, the addition voltage elG (FIG. 2(h)) is not applied from the addition voltage generating coil 21 to the multiplier circuit 46.

次に、帰線期間Trのt、〜L4の区間では、三角波電
圧e、よりも検出電圧e6の方が小さいから、比較増幅
器22は正の電圧e、をドライブトランジスタ34のベ
ースに加える。この結果、同トランジスタ34はオン動
作し、駆動電源41から一次コイル44に電流が流れる
。そして、二次コイル45を介して制御トランジスタ4
3のベースに正のパルスe、が印加され、同トランジス
タ43はオン状態となる。このとき、加算電圧発生コイ
ル21の出力端には100OV前後のフライバックパル
スeI (第2図(g))が発生しており、この加算電
圧e1が出力タップ24から制御トランジスタ43のコ
レクタに印加されている。
Next, in the section from t to L4 of the retrace period Tr, since the detection voltage e6 is smaller than the triangular wave voltage e, the comparison amplifier 22 applies a positive voltage e to the base of the drive transistor 34. As a result, the transistor 34 is turned on, and current flows from the drive power source 41 to the primary coil 44. Then, the control transistor 4 is connected via the secondary coil 45.
A positive pulse e is applied to the base of the transistor 43, and the transistor 43 is turned on. At this time, a flyback pulse eI of around 100 OV (Fig. 2 (g)) is generated at the output end of the addition voltage generating coil 21, and this addition voltage e1 is applied from the output tap 24 to the collector of the control transistor 43. has been done.

したがって、このt3〜t4の区間(Δt、の区間)で
トランジスタ43がオンしてゲートを開くから、elの
その区間の波形部分の電圧e、。(第2図(h))が同
トランジスタ43のゲートを通ってエミッタ側から多倍
圧回路46に加えられる。
Therefore, since the transistor 43 is turned on and the gate is opened in the interval from t3 to t4 (the interval of Δt), the voltage e of the waveform portion of el in that interval. (FIG. 2(h)) is applied to the multiplier circuit 46 from the emitter side through the gate of the transistor 43.

次に、t4〜isの区間では前記t3〜t4の区間の場
合と同様に65>86の関係が成り立ち、制御トランジ
スタ43のベースに正のパルスe9が印加されるが、こ
のt4〜も、の区間は走査期間に入っているため、同ト
ランジスタ43のコレクタ側は加算電圧e1の負の電圧
成分ENが印加され、同トランジスタ43はオフとなり
ゲートを閉じる。したがって、同トランジスタ43のエ
ミッタ側から多倍圧回路46に加えられる電圧e1゜は
零となる。
Next, in the interval from t4 to is, the relationship 65>86 holds true as in the interval from t3 to t4, and a positive pulse e9 is applied to the base of the control transistor 43. Since the section is in the scanning period, the negative voltage component EN of the addition voltage e1 is applied to the collector side of the transistor 43, and the transistor 43 is turned off and the gate is closed. Therefore, the voltage e1° applied to the multiplier circuit 46 from the emitter side of the transistor 43 becomes zero.

次に、t5〜t6の区間ではe、>esの関係となり、
ドライブトランジスタ34および制御トランジスタ43
はカットオフとなり、同トランジスタ43がゲートを閉
じるから、多倍圧回路46に加えられる電圧e、。は零
となる。
Next, in the interval from t5 to t6, the relationship is e,>es,
Drive transistor 34 and control transistor 43
is cut off and the transistor 43 closes its gate, so the voltage e, applied to the multiplier circuit 46. becomes zero.

以上のように、スイッチング回路23は帰線期間内で制
御信号e8が正の電圧となる位置から帰線期間の終点の
位置までのΔt1の区間でのみゲートを開き、加算電圧
e、のその区間の波形部分の電圧e1゜を多倍圧回路4
6に加えるのである。この場合、高圧出力電圧EMが低
くなればそれだけΔL1の幅が大きくなり、ゲートを開
いている時間も長くなるから、スイッチング回路23か
ら多倍圧回路46に加えられる電圧eloも大きくなる
As described above, the switching circuit 23 opens the gate only in the section of Δt1 from the position where the control signal e8 becomes a positive voltage within the retrace period to the end point of the retrace period, and the additional voltage e is The voltage e1° of the waveform part of is applied to the multiplier circuit 4
It is added to 6. In this case, as the high voltage output voltage EM becomes lower, the width of ΔL1 becomes larger and the time during which the gate is open becomes longer, so the voltage elo applied from the switching circuit 23 to the multiplier circuit 46 also becomes larger.

多倍圧回路46はスイッチング回路23から加えられる
電圧elOを次のように昇圧してフライバックトランス
2の高圧コイル12に加える。この昇圧動作を、第1図
の回路を抜き出して示されている等価的な第3図〜第5
図に基づいて説明すると、まず、帰線期間T、においで
、第3図に示す各ルートで電流が流れ、通電後の数サイ
クル後には、第1のコンデンサ52にはaのルートで流
れる電流によってEIO+ENの電圧が充電される。同
様に第2のコンデンサ53にはbルートの電流によって
Eloの電圧が、第3のコンデンサ54にはCルートの
電流によって2E、o+ENの電圧が、第4のコンデン
サ55にはdルートの電流によって2(El。十EN)
の電圧が、第5のコンデンサ56にはCルートの電流に
よって3EIO+2EHの電圧がそれぞれ充電される。
The multiplier circuit 46 boosts the voltage elO applied from the switching circuit 23 as follows and applies it to the high voltage coil 12 of the flyback transformer 2. This step-up operation can be explained in equivalent figures 3 to 5, which are extracted from the circuit in figure 1.
To explain based on the diagram, first, during the retrace period T, current flows through each route shown in FIG. The voltage of EIO+EN is charged by the voltage EIO+EN. Similarly, the voltage of Elo is applied to the second capacitor 53 due to the current of the b route, the voltage of 2E, o+EN is applied to the third capacitor 54 due to the current of the C route, and the voltage of 2E, o+EN is applied to the fourth capacitor 55 due to the current of the d route. 2 (El. 10 EN)
The fifth capacitor 56 is charged with a voltage of 3EIO+2EH by the current of route C.

ここで、E+oは電圧e、。のピークの電圧値(第2図
(h))であり、E、は加算電圧e+  (第2図(g
))の波形の負の成分の電圧2l− =20− である。
Here, E+o is the voltage e. is the peak voltage value (Fig. 2 (h)), and E is the added voltage e+ (Fig. 2 (g)
)) The voltage of the negative component of the waveform 2l- = 20-.

次に走査期間においては、第4図に示す各ルートで電流
が流れ、第1のコンデンサ52にはE、。十E、の電圧
が、第2のコンデンサ53にはE+oの電圧が、第4の
コンデンサ55には2 (EIO+EJ1 )が、そし
て、第3のコンデンサ54には2E、o+Eドの電圧が
それぞれ充電される。次に再び帰線期間になると、第3
図の各ルートで再び電流が流れ、第5のコンデンサ56
に充電された3E、O+2E8の電圧が高圧コイル12
に加えられる。つまり、第1図の回路で、多倍圧回路4
6は3倍圧回路として機能している(交流成分を含めれ
ば5倍圧回路として機能するが、ENはEl。に較べ十
分に小さいので無視してよく、フライバックトランスの
回路では3倍圧回路として考えてよい)。
Next, during the scanning period, current flows through each route shown in FIG. The second capacitor 53 is charged with a voltage of 10 E, the second capacitor 53 is charged with a voltage of E+o, the fourth capacitor 55 is charged with a voltage of 2 (EIO+EJ1), and the third capacitor 54 is charged with a voltage of 2E, o+E. be done. Next, when it comes to the retrace period again, the third
Current flows again through each route in the figure, and the fifth capacitor 56
The voltage of 3E, O+2E8 charged in the high voltage coil 12
added to. In other words, in the circuit shown in Fig. 1, the multiplier circuit 4
6 functions as a triple voltage circuit (if the AC component is included, it functions as a 5 double voltage circuit, but EN is sufficiently small compared to El. (You can think of it as a circuit).

なお、制御トランジスタ43のカットオフ時には第5図
に示すようなルートで高圧電流IIIが流れる。
Note that when the control transistor 43 is cut off, the high voltage current III flows through a route as shown in FIG.

ところで、回路動作に際し、高圧出力電圧E。By the way, when the circuit operates, the high voltage output voltage E.

が補正範囲を越えて大きくなった場合にも高圧出力電流
を流す必要がある場合があり、本実施例では、アノード
をABL側に、カソードを第1のダイオード47のカソ
ードと第2のダイオード48のアノードの接続部にそれ
ぞれ接続するダイオード57を配置することで、その目
的を達成している。
It may be necessary to flow a high-voltage output current even when This purpose is achieved by arranging diodes 57 connected to the anode connections of the two.

上記のように、本実施例によれば、高圧出力電圧Ell
の降下量に対応してスイッチング回路23のゲートを開
く時間△t、を制御しているから、E、の降下量が大き
ければそれだけゲートを開いている時間も長くなるので
、そのE8に加算される電圧eloも大きくなり、この
eloを多倍圧回路46で増幅して高圧コイル12に加
えているから、E。
As described above, according to this embodiment, the high voltage output voltage Ell
Since the time for opening the gate of the switching circuit 23, Δt, is controlled in accordance with the amount of drop in E, the greater the amount of drop in E, the longer the time the gate is open; therefore, it is added to E8. The voltage elo also increases, and this elo is amplified by the voltage multiplier circuit 46 and applied to the high voltage coil 12.

を一定化する方向に回路が動作する。The circuit operates in the direction of keeping constant.

一方、スイッチング回路23のスイッチングは制御トラ
ンジスタ43のオン・オフ動作によって行われるが、オ
フ動作はベース側に動作電圧e、が印加されていても走
査期間に突入することで自動的にオフ動作となるので、
スイッチングのオフ作用に関するかぎり、トランジスタ
43の立ち下がり性能の良否は無関係となる。したがっ
て、同トランジスタ43の性能としてはオン動作の立ち
上がり性能のみを考慮すればよく、立ち下がり性能の悪
いトランジスタを使用しても良好なスイッチング動作を
行い得る。さらに、制御トランジスタ43に加える電圧
e、をドライブトランス42で昇圧して加えているから
、制御トランジスタ43の耐圧を超耐圧のものにしなく
てもよく、いわゆる■。B。規格上、約1500V程度
の耐圧を有する製品で十分目的を達成でき、使用するト
ランジスタ43のコスト低減とトランジスタ形状の小型
化を図ることが可能となる。
On the other hand, switching of the switching circuit 23 is performed by the on/off operation of the control transistor 43, and even if the operating voltage e is applied to the base side, the OFF operation is automatically turned off by entering the scanning period. So,
As far as the switching off action is concerned, the quality of the fall performance of the transistor 43 is irrelevant. Therefore, as for the performance of the transistor 43, only the rise performance of the on operation needs to be considered, and even if a transistor with poor fall performance is used, a good switching operation can be performed. Furthermore, since the voltage e applied to the control transistor 43 is boosted by the drive transformer 42, the withstand voltage of the control transistor 43 does not have to be extremely high, so-called (2). B. According to the standard, a product having a withstand voltage of about 1500 V can sufficiently achieve the purpose, and it is possible to reduce the cost of the transistor 43 used and to reduce the size of the transistor.

なお、本発明は上記実施例に限定されることはなく、様
々な実施の態様を採り得る。例えば、第1図に示す回路
中、固定抵抗器29,30.38やスイッチング回路2
3中のスナバ回路を必要に応じ省略してもよい。
Note that the present invention is not limited to the above-mentioned embodiments, and can take various embodiments. For example, in the circuit shown in FIG.
The snubber circuit in 3 may be omitted if necessary.

また、本実施例では多倍圧回路46として第1図に示す
ような3倍圧回路を用いているが、これを他の態様の多
倍圧回路によって構成してもよく、例えば、第6図に示
す2倍圧回路(交流成分を含〜 23− めれば3倍圧回路)や第7回のに示すコツククロフトタ
イプの3倍圧回路(交流成分を含めれば5倍圧回路)を
使用することもできる。
Further, in this embodiment, a triple voltage circuit as shown in FIG. The double voltage circuit shown in the figure (3 times the voltage circuit if AC components are included) and the Kotscroft type triple voltage circuit shown in Part 7 (5 times the voltage circuit if AC components are included) are used. You can also use

ただ、最近のCRTブラウン管の傾向として高精細化と
大画面化の傾向があり、このような高精細化と大画面化
を達成するためには回路製造上のばらつき等を考慮した
場合、高圧電流IHが2mA時で静的に2〜4KVの補
正電圧が必要となる。
However, the recent trend in CRT cathode ray tubes is toward higher definition and larger screens, and in order to achieve such higher definition and larger screens, taking into account variations in circuit manufacturing, high voltage current is required. When IH is 2 mA, a static correction voltage of 2 to 4 KV is required.

また、グイナミソク特性を考慮した場合、外部に負荷が
加わる等によって瞬間的に4にν程度の電圧降下が生じ
、この補正が必要になる。ところが、スイッチング回路
23から出力される加算電圧el。
Furthermore, when taking into account the characteristics, an instantaneous voltage drop of about 4 to ν occurs due to an external load, etc., and this needs to be corrected. However, the additional voltage el output from the switching circuit 23.

は制御トランジスタ43の耐圧を越えて大きくできない
から、el。の最大値は同トランジスタ43のVCBO
規格の耐電圧で決まる。しかし、このように決定された
加算電圧eloを第6図に示す2倍圧回路で昇圧しても
、前記高精細化等に要する補正電圧2〜4にνには至ら
す、高圧電圧E)の低下分を補うには不足となる。これ
に対し、本実施例のように3倍圧回路とすれば、高圧電
圧E1.の低下分= 24− を十分に補償できることになる。
Since el cannot be increased beyond the breakdown voltage of the control transistor 43. The maximum value of VCBO of the same transistor 43
Determined by the standard withstand voltage. However, even if the added voltage elo determined in this way is boosted by the double voltage circuit shown in FIG. 6, the high voltage E This will be insufficient to compensate for the decrease in . On the other hand, if a triple voltage circuit is used as in this embodiment, the high voltage E1. This means that the decrease of 24- can be sufficiently compensated for.

もちろん、第7図に示す3倍圧回路を用いてもEHの低
下分を補償することができるが、この回路を本実施例の
回路と同じΣC■2値(多倍圧回路全体の静電容量が同
一の場合)で比較した場合、本実施例の回路の方が出力
電圧レギュレーションを小さ(できるので出力電圧を大
きくとれるという点において優れている。つまり、同レ
ベルの出力電圧を得ようとする場合、本実施例の多倍圧
回路の方が小型にできるという利益が得られることにな
る。
Of course, the decrease in EH can be compensated for by using the triple voltage circuit shown in FIG. When compared with the same capacitance, the circuit of this example is superior in that the output voltage can be regulated smaller (and therefore the output voltage can be increased). In this case, the multivoltage circuit of this embodiment has the advantage that it can be made smaller.

また、多倍圧回路として直流成分で4倍圧以上の回路を
使用することもできるが、この場合はり一ケージインダ
クタンスが大きくなるという不都合があり、以上総合的
に判断すれば、本実施例の回路が多倍圧回路としては最
も適していることが実証される。
Furthermore, it is possible to use a circuit with four times the voltage or more in the DC component as a multiplier circuit, but in this case there is a disadvantage that the cage inductance increases. It is demonstrated that the circuit is most suitable as a multivoltage circuit.

また、本実施例の変形例として第1回の回路で、高圧コ
イル12を多層の積層巻きにしてもよく、このときは、
第8図に示すように、各層のコイル間にダイオード17
を介設することになる。
Further, as a modification of this embodiment, the high voltage coil 12 may be wound in a multilayered manner in the first circuit, and in this case,
As shown in FIG. 8, a diode 17 is connected between the coils in each layer.
We will intervene.

さらに、上記実施例において、電圧検出部9は高圧出力
電圧EI+を直接取り出して検出電圧e6を得ているが
、高圧出力電流を取り出して間接的に検出電圧e6を得
るようにしてもよい。この場合は、取り出した高圧出力
電流をABL側から抵抗器を介して比較増幅器22に導
入することになり、多少の回路変更が必要になる。
Further, in the above embodiment, the voltage detection section 9 directly extracts the high voltage output voltage EI+ to obtain the detection voltage e6, but it may also extract the high voltage output current and indirectly obtain the detection voltage e6. In this case, the extracted high-voltage output current will be introduced from the ABL side to the comparison amplifier 22 via a resistor, which will require some circuit changes.

(発明の効果〕 本発明は以上説明したように、高圧電流IHが流れるこ
とによる高圧出力電圧E□の降下を、その降下分に対応
したパルス幅を持った制御電流でゲートを開き、加算電
圧を多倍圧回路で昇圧して高圧出力コイルに加えるもの
であるから、電圧降下分に相当する加算電圧が不足なく
高圧コイルに補充されることとなり、これにより高圧出
力電圧の安定化が図れ、画面の歪みを効果的に防止する
ことができ、さらに、高圧発生回路の出力インピーダン
スを極めて小さくすることができるので、画面の高精細
化および大型化の要求に十分応え得るものとなる。
(Effects of the Invention) As explained above, the present invention handles the drop in the high voltage output voltage E□ due to the flow of the high voltage current IH by opening the gate with a control current having a pulse width corresponding to the drop, thereby increasing the additional voltage. Since the voltage is boosted by a multiplier circuit and applied to the high-voltage output coil, the additional voltage corresponding to the voltage drop is replenished to the high-voltage coil without any shortage, thereby stabilizing the high-voltage output voltage. Since distortion of the screen can be effectively prevented and the output impedance of the high voltage generation circuit can be made extremely small, it can fully meet the demands for higher definition and larger screens.

また、高圧出力電圧の制御をフライバックトランスの高
圧側(二次側)で行っているため、偏向コイルの電圧変
動等に悪影響をおよぼすこともなく、したがって、画面
が劣化することもない。
Furthermore, since the high voltage output voltage is controlled on the high voltage side (secondary side) of the flyback transformer, it does not adversely affect voltage fluctuations of the deflection coil, and therefore the screen does not deteriorate.

さらに、本発明は少ない回路構成で帰線期間内でのパル
ス幅制御ができ、しかも、このパルス幅制御を帰線期間
内で行うものであるからスイッチング回路のスイッチノ
イズが画面に現れる心配もなく、そのうえ、スイッチ制
御のため使用するトランジスタの発熱も少な(できる。
Furthermore, the present invention allows pulse width control within the retrace period with a small circuit configuration, and since this pulse width control is performed within the retrace period, there is no need to worry about switch noise from the switching circuit appearing on the screen. In addition, the transistors used for switch control generate less heat.

さらに、本発明では、加算電圧発生コイルと、基準電圧
発生回路に使用される制御電圧発生コイルとをフライバ
ックトランスのコアに巻装して設けることができるから
、このコアを境界として回路全体をホット側とコールド
側に交流的に絶縁することが容易となる。
Furthermore, in the present invention, since the addition voltage generation coil and the control voltage generation coil used in the reference voltage generation circuit can be provided by being wound around the core of the flyback transformer, the entire circuit can be constructed using this core as a boundary. It becomes easy to insulate the hot side and the cold side in terms of alternating current.

さらに、本発明のスイッチング回路のアースを必ずしも
ABL側のラインとする必要がないので、回路設計の自
由度を大きくすることが可能となる。
Furthermore, since the grounding of the switching circuit of the present invention does not necessarily have to be the line on the ABL side, it is possible to increase the degree of freedom in circuit design.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第2図は第1
図に示す回路の各部の波形図、第3図乃至第5図は回路
動作の説明図、第6図および第7図は多倍圧回路の他の
回路図、第8図は従来の高圧発生回路を示す回路図、第
9図は積層タイプの高圧コイルを用いたフライバックト
ランスの半断面図、第10図は第9図に示す高圧コイル
の結線図、第11図はブラウン管のアノードに加える高
圧出力電圧EHと高圧電流II+との関係を高圧コイル
が積層巻きの場合とセクション巻きの場合とで比較した
特性比較図、第12図は高圧出力電流1.の分流手段が
設けられている第8図の回路の高圧出力電圧EHと高圧
電流1,1との関係を示す特性図である。 1・・・水平偏向出力回路、2・・・フライバックトラ
ンス、3・・・基準電圧発生回路、4・・・水平出力ト
ランジスタ、5・・・ダンパーダイオード、6・・・共
振コンデンサ、7・・・水平偏向コイル、8・・・S字
補正コンデンサ、9・・・電圧検出部、10・・・コア
、11・・・低圧コイル、12・・・高圧コイル、13
・・・入力電源、14・・・高圧整流ダイオード、15
・・・ブラウン管、16・・・アノード、17・・・ダ
イオード、18・・・固定抵抗器、19・・・入力タッ
プ、20・・・可変抵抗器、21・・・加算電圧発生コ
イル、22・・・比較増幅器、23・・・スイッチング
回路、24・・・出力タップ、25・・・制御電圧発生
コイル、26・・・整流器、27・・・矩形波出力回路
、28,29.30・・・固定抵抗器、31・・・積分
回路、32・・・増幅器、33・・・クリップ回路、3
4・・・ドライブトランジスタ、35.36・・・ダイ
オード、37.38・・・抵抗器、40・・・コンデン
サ、41・・・駆動電源、42・・・ドライブトランス
、43・・・制御トランジスタ、44・・・−次コイル
、45・・・二次コイル、46・・・多倍圧回路、47
・・・第1のダイオード、48・・・第2のダイオード
、49・・・第3のダイオード、50・・・第4のダイ
オード、51・・・第5のダイオード、52・・・第1
のコンデンサ、53・・・第2のコンデンサ、54・・
・第3のコンデンサ、55・・・第4のコンデンサ、5
6・・・第5のコンデンサ、57・・・ダイオード。
Fig. 1 is a circuit diagram showing one embodiment of the present invention, and Fig. 2 is a circuit diagram showing an embodiment of the present invention.
Waveform diagrams of each part of the circuit shown in the figure, Figures 3 to 5 are explanatory diagrams of circuit operation, Figures 6 and 7 are other circuit diagrams of the multivoltage circuit, and Figure 8 is a conventional high voltage generation circuit. A circuit diagram showing the circuit, Fig. 9 is a half-sectional view of a flyback transformer using a laminated type high voltage coil, Fig. 10 is a wiring diagram of the high voltage coil shown in Fig. 9, and Fig. 11 is added to the anode of a cathode ray tube. Figure 12 is a characteristic comparison diagram comparing the relationship between the high voltage output voltage EH and the high voltage current II+ when the high voltage coil has a laminated winding and when the high voltage coil has a section winding. 9 is a characteristic diagram showing the relationship between the high voltage output voltage EH and the high voltage currents 1, 1 of the circuit of FIG. 8, which is provided with a shunting means. DESCRIPTION OF SYMBOLS 1... Horizontal deflection output circuit, 2... Flyback transformer, 3... Reference voltage generation circuit, 4... Horizontal output transistor, 5... Damper diode, 6... Resonant capacitor, 7... ... Horizontal deflection coil, 8 ... S-shaped correction capacitor, 9 ... Voltage detection section, 10 ... Core, 11 ... Low voltage coil, 12 ... High voltage coil, 13
...Input power supply, 14...High voltage rectifier diode, 15
... Braun tube, 16 ... Anode, 17 ... Diode, 18 ... Fixed resistor, 19 ... Input tap, 20 ... Variable resistor, 21 ... Addition voltage generating coil, 22 ... Comparison amplifier, 23 ... Switching circuit, 24 ... Output tap, 25 ... Control voltage generation coil, 26 ... Rectifier, 27 ... Square wave output circuit, 28,29.30. ...Fixed resistor, 31... Integrating circuit, 32... Amplifier, 33... Clip circuit, 3
4... Drive transistor, 35.36... Diode, 37.38... Resistor, 40... Capacitor, 41... Drive power supply, 42... Drive transformer, 43... Control transistor , 44...-secondary coil, 45... secondary coil, 46... multiplier circuit, 47
...first diode, 48...second diode, 49...third diode, 50...fourth diode, 51...fifth diode, 52...first
capacitor, 53...second capacitor, 54...
・Third capacitor, 55...Fourth capacitor, 5
6...Fifth capacitor, 57...Diode.

Claims (1)

【特許請求の範囲】[Claims] 水平偏向出力回路から加えられるフライバックパルスを
フライバックトランスで昇圧し、高圧出力電圧を同トラ
ンスを構成する高圧コイルの高圧側からブラウン管のア
ノードに加える高圧発生回路において、フライバックト
ランスのコアに巻装され加算電圧を発生する加算電圧発
生コイルと、帰線期間のほぼ始点位置を零とし帰線期間
のほぼ終点の位置をピーク値とする一定波形の三角波電
圧を発生させる基準電圧発生回路と、高圧出力電圧の変
化を該高圧出力電圧又は高圧出力電流を取り出して検出
する電圧検出部と、この電圧検出部が検出した検出電圧
と前記基準電圧発生回路の三角波電圧とを比較し該三角
波電圧が前記検出電圧を越える区間でのみ矩形の制御信
号を出力する比較増幅器と、この比較増幅器から加えら
れる制御信号のうち矩形の立上り位置から帰線期間の終
点までの区間でゲートを開き前記加算電圧発生コイルで
発生した加算電圧を出力し、それ以外の区間ではゲート
を閉じて加算電圧の出力を阻止するスイッチング回路と
、前記スイッチング回路とフライバックトランスにおけ
る高圧コイルとの間に介設されスイッチング回路から加
えられる加算電圧を増幅して高圧コイルの低圧端側に加
える多倍圧回路と、を有することを特徴とする高圧発生
回路。
The flyback pulse applied from the horizontal deflection output circuit is boosted by a flyback transformer, and the high voltage output voltage is applied to the cathode ray tube anode from the high voltage side of the high voltage coil that constitutes the transformer. a reference voltage generating circuit that generates a triangular wave voltage having a constant waveform having a zero value approximately at the starting point position of the retrace period and a peak value approximately the end point position of the retrace period; A voltage detection section detects a change in the high voltage output voltage by extracting the high voltage output voltage or high voltage output current, and compares the detection voltage detected by this voltage detection section with the triangular wave voltage of the reference voltage generation circuit, and detects the triangular wave voltage. A comparator amplifier that outputs a rectangular control signal only in the section exceeding the detection voltage, and a gate is opened in the section from the rising position of the rectangle to the end point of the retrace period of the control signal applied from the comparator amplifier to generate the addition voltage. A switching circuit that outputs the added voltage generated in the coil and closes the gate in other sections to prevent the output of the added voltage, and a switching circuit that is interposed between the switching circuit and the high-voltage coil in the flyback transformer. A high voltage generation circuit comprising: a multiplier circuit that amplifies an applied additional voltage and applies the amplified voltage to the low voltage end side of a high voltage coil.
JP6863888A 1988-03-23 1988-03-23 High voltage generating circuit Withdrawn JPH01241979A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6863888A JPH01241979A (en) 1988-03-23 1988-03-23 High voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6863888A JPH01241979A (en) 1988-03-23 1988-03-23 High voltage generating circuit

Publications (1)

Publication Number Publication Date
JPH01241979A true JPH01241979A (en) 1989-09-26

Family

ID=13379475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6863888A Withdrawn JPH01241979A (en) 1988-03-23 1988-03-23 High voltage generating circuit

Country Status (1)

Country Link
JP (1) JPH01241979A (en)

Similar Documents

Publication Publication Date Title
US3828239A (en) High dc voltage generating circuit
US20020006047A1 (en) Switching power supply circuit for generating DC high voltage
US4144480A (en) High voltage generating apparatus
CA1044364A (en) High voltage generating circuit
US4823248A (en) High voltage generator
JPS63266973A (en) Stabilized deflecting circuit
JPH01241979A (en) High voltage generating circuit
GB2041668A (en) Ferroresonant stabiliser for TV
JPH01194760A (en) High voltage generation circuit
JPH01298873A (en) High voltage generating circuit
JPH01243670A (en) High voltage generation circuit
JPH01300767A (en) High voltage generating circuit
JPH01149578A (en) High voltage generating circuit
EP0905972A2 (en) Flyback transformer
JPS6355311B2 (en)
JPH02214267A (en) High voltage generating circuit
JP3694992B2 (en) Flyback transformer
JPH05227753A (en) Flyback transformer
JPH0314863Y2 (en)
JPH0586113B2 (en)
JP3116586B2 (en) Flyback transformer
KR800000857B1 (en) High voltage generator
JP2577299Y2 (en) Flyback transformer
JPS6017968Y2 (en) DC high pressure generator
JPH08130660A (en) Focus voltage application circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees