JPH01231435A - Termination impedance setting circuit in 2 wire/4 wire converting circuit - Google Patents

Termination impedance setting circuit in 2 wire/4 wire converting circuit

Info

Publication number
JPH01231435A
JPH01231435A JP29856088A JP29856088A JPH01231435A JP H01231435 A JPH01231435 A JP H01231435A JP 29856088 A JP29856088 A JP 29856088A JP 29856088 A JP29856088 A JP 29856088A JP H01231435 A JPH01231435 A JP H01231435A
Authority
JP
Japan
Prior art keywords
wire
circuit
impedance
conversion circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29856088A
Other languages
Japanese (ja)
Inventor
Ikuhiro Takahashi
高橋 幾洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29856088A priority Critical patent/JPH01231435A/en
Publication of JPH01231435A publication Critical patent/JPH01231435A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain switching setting with high accuracy and to make the entire constitution small in size by forming a termination impedance matching with the characteristic impedance of a relay line according to an external command in response to the characteristic impedance of plural kinds of relay lines. CONSTITUTION:Transfer functions K, H of two amplifiers 12, 13, and a transfer function G of a voltage division circuit are calculated for each of plural kinds of characteristic impedances, and plural kinds of high resistance values are set to a resistance of each circuit, that is, ground resistors 23-26 of a feedback circuit of the amplifiers 12, 13 and each of branch resistors 21, 22 of a voltage division circuit and the plural kinds of resistances are selected switchingly by semiconductor switches 14, 15 by an external command. Thus, the termination impedance of a relay line 50 is always set stably. Thus, switching is set with high accuracy and the entire size is made small.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、対向変換機に接続され様々な特性インピーダ
ンスを有する2線の中継線(又は局線)と、電話交換機
との間に接続される2線/4線変換回路における終端イ
ンピーダンス設定回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a telephone exchange system connected between a two-wire trunk line (or central office line) connected to an opposite converter and having various characteristic impedances, and a telephone exchange. The present invention relates to a terminal impedance setting circuit in a 2-wire/4-wire conversion circuit.

〔従来の技術〕[Conventional technology]

従来のこの種の2線/4線変換回路においては、2線の
中継線に接続するトランスが、例えば600Ω/900
Ωの切替端子を有し、中継線に接続したときこの中継線
の特性にしたがって終端インピーダンスを形成すべく6
00Ω/900Ωを手動切替接続するか、またはスイッ
チ回路を備えて交換機の中央制御回路からの指示により
自動切替していた。
In a conventional 2-wire/4-wire conversion circuit of this type, the transformer connected to the 2-wire relay line has a resistance of, for example, 600Ω/900Ω.
It has a switching terminal of Ω, and when connected to a relay line, it forms a terminal impedance according to the characteristics of this relay line.
Either the 00Ω/900Ω connection was manually switched or a switch circuit was installed and the switch was automatically switched according to instructions from the central control circuit of the exchange.

このような従来構成について第7図を参照して説明する
。第7図において、2線/4線変換回路80は交換機の
中央制御回路70の制御をうけ2線の中継線50を、特
性インピーダンス、600Ωまたは900Ω、への整合
をとって4線のA/D(アナログ/ディジタル)変換回
路60へ接続している。変換回路80はトランス81.
スイッチ82.増幅器12・13.抵抗100およびエ
コー打消回路83を有している。トランス81は一方の
巻線に2線の中継線50が接続され、他方の巻線では中
継線50の特性インピーダンス、すなわち600Ωおよ
び900Ωにそれぞれ整合のとれた2つの端子811お
よび812からスイッチ82に接続している。スイッチ
82は中央制御回路70からの指示により、600Ωか
900Ωかの整合端子811,812を選択して切替接
続する。この場合、インピーダンスの違いはトランス8
1の巻線数の違いによって決定される。スイッチ82の
4線側は抵抗100.増幅器12を介してA/D変換回
路60の出力を受信し中継線50へ送信する一方、増幅
器13を介してA/D変換変換回路3人0 受信した信号を出力する。スイッチ82は例えば電磁リ
レーが使用され機械的な接点により端子が切替えられる
。エコー打消回路83はアンプ12の出力からアンプ1
3への回り込み量を想定していて、この量の信号分をア
ンプ13の出力から差し引くことにより音声の回り込み
を防止する回路である。
Such a conventional configuration will be explained with reference to FIG. In FIG. 7, a 2-wire/4-wire conversion circuit 80 matches the 2-wire trunk line 50 to a characteristic impedance of 600Ω or 900Ω under the control of the central control circuit 70 of the exchange, and converts the 4-wire A/ It is connected to a D (analog/digital) conversion circuit 60. The conversion circuit 80 includes a transformer 81.
Switch 82. Amplifiers 12 and 13. It has a resistor 100 and an echo cancellation circuit 83. The transformer 81 has a two-wire relay wire 50 connected to one winding, and a switch 82 from two terminals 811 and 812 that are matched to the characteristic impedance of the relay wire 50, that is, 600Ω and 900Ω, respectively, in the other winding. Connected. The switch 82 selects and connects matching terminals 811 and 812 of 600Ω and 900Ω according to instructions from the central control circuit 70. In this case, the difference in impedance is the transformer 8
It is determined by the difference in the number of windings. The 4-wire side of the switch 82 has a resistance of 100. The output of the A/D conversion circuit 60 is received via the amplifier 12 and transmitted to the trunk line 50, while the received signal from the A/D conversion circuit 3 is outputted via the amplifier 13. For example, an electromagnetic relay is used as the switch 82, and terminals are switched by mechanical contacts. The echo cancellation circuit 83 connects the output of the amplifier 12 to the amplifier 1.
This circuit assumes that the amount of sound looping around is 3, and subtracts this amount of signal from the output of the amplifier 13 to prevent the sound looping around.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このような従来構成においては、トランス81の一方の
コイルに3端子が必要となり、かつ、スイッ千82も機
械的なリレーであるために回路全体の大型化が避けられ
なかった。
In such a conventional configuration, one coil of the transformer 81 requires three terminals, and the switch 82 is also a mechanical relay, which inevitably increases the size of the entire circuit.

また、第7図において、スイッチ82を半導体素子で構
成することも考えられるが、一般に半導体スイッチは内
部の導通抵抗値が約50Ω〜200Ωで、バラツキも大
きい。一方、抵抗器100は低い負荷インピーダンスの
400Ω〜600Ωの抵抗値に通常は設定される。この
結果、半導体スイッチの導通抵抗値のバラツキにより、
抵抗器100およびトランス81が形成するインピーダ
ンスと中継線50のインピーダンスとが不整合を生じる
ため、実用的ではなかった。
Further, in FIG. 7, it is possible to configure the switch 82 with a semiconductor element, but semiconductor switches generally have an internal conduction resistance value of approximately 50Ω to 200Ω, which varies widely. On the other hand, the resistor 100 is normally set to a resistance value of 400Ω to 600Ω for low load impedance. As a result, due to variations in the conduction resistance value of the semiconductor switch,
This was not practical because the impedance formed by the resistor 100 and the transformer 81 and the impedance of the relay line 50 would be mismatched.

本発明の目的は、上述した従来の問題点を除去し、中継
線に接続される2線/4線変換回路にお。
The object of the present invention is to eliminate the above-mentioned conventional problems and to provide a 2-wire/4-wire conversion circuit connected to a trunk line.

いて特性インピーダンスを精度良く切り替え設定するこ
とができ、かつ、全体構成の小型化を可能とした特性イ
ンピーダンス設定回路を提供することにある。
It is an object of the present invention to provide a characteristic impedance setting circuit which can switch and set characteristic impedance with high accuracy, and which enables miniaturization of the overall configuration.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、2線の中継線を収容しこの中継線上を伝送さ
れるアナログ信号と交換機内を伝送されるディジタル信
号とを相互変換するアナログ/ディジタル変換回路に接
続する2線/4線変換回路内で前記中継線の特性インピ
ーダンスと整合する終端インピーダンスを設定する終端
インピーダンス設定回路において、 前記中継線が接続され、直流を阻止聾交流を通過させる
直流阻止部と、 前記変換回路のアナログ出力信号を増幅し前記直流阻止
部を介して前記中継線へ送信する第1の増幅器と、 前記中継線からの受信入力を前記直流阻止部を介して受
け増幅して前記変換回路のアナログ入力へ伝送する第2
の増幅器と、 前記第1の増幅器と変換回路のアナログ出力との間に挿
入配置された直列抵抗と、 前記第1の増幅器の入力と第2の増幅器の出力との間に
挿入接続し、前記中継線に対して予想される複数種の特
性インピーダンスのそれぞれに関連する所定の抵抗値を
有しそれぞれが前記直列抵抗と分圧回路を形成する複数
の分岐抵抗ゆと、これら複数種の分岐抵抗を外部からの
終端インピーダンス値の指定にしたって選択して前記分
圧回路を形成する第1の半導体スイッチと、前記第1お
よび第2の増幅器のそれぞれが前記中継線のそれぞれの
特性インピーダンスに対応して所定の抵抗値を有する複
数種の接地抵抗を有する負帰還回路と、 外部からの前記指示にしたがって前記接地抵抗の組合せ
を選択して前記中継線の特性インピーダンスに対応する
接地抵抗を形成する第2の半導体スイッチとを有し、 前記複数種の前記中継線の特性インピーダンスに応じた
外部からの指示にしたがって前記第1及び第2の半導体
スイッチが動作して、前記中継線の特性インピーダンス
に整合する終端インピーダンスを形成することを特徴と
する。
The present invention provides a 2-wire/4-wire conversion circuit connected to an analog/digital conversion circuit that accommodates a 2-wire trunk line and mutually converts an analog signal transmitted on the trunk line and a digital signal transmitted within an exchange. A terminal impedance setting circuit that sets a terminal impedance that matches the characteristic impedance of the relay line, the terminal impedance setting circuit comprising: a DC blocking section to which the relay line is connected that blocks direct current and passes alternating current; and an analog output signal of the conversion circuit. a first amplifier that amplifies and transmits the amplified signal to the relay line via the DC blocking unit; and a first amplifier that receives and amplifies the received input from the relay line via the DC blocking unit and transmits the amplified signal to the analog input of the conversion circuit. 2
a series resistor inserted between the first amplifier and the analog output of the conversion circuit; a series resistor inserted and connected between the input of the first amplifier and the output of the second amplifier; A plurality of branch resistors each having a predetermined resistance value related to each of the plurality of types of characteristic impedance expected for the relay line and forming a voltage divider circuit with the series resistor, and these plurality of types of branch resistances. a first semiconductor switch that forms the voltage divider circuit by selecting according to a terminal impedance value specified from the outside, and each of the first and second amplifiers corresponds to the characteristic impedance of each of the trunk lines. a negative feedback circuit having a plurality of types of grounding resistances each having a predetermined resistance value; and a negative feedback circuit that selects a combination of the grounding resistances according to the instruction from the outside to form a grounding resistance corresponding to the characteristic impedance of the relay line. 2 semiconductor switches, the first and second semiconductor switches operate according to an external instruction according to the characteristic impedance of the plurality of types of the trunk line, and match the characteristic impedance of the trunk line. It is characterized by forming a terminal impedance.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図を参照すると、本発明の一実施例にお、いれた中
継線50に接続される終端インピーダンス設定回路10
と、デジタル交換機のA/D変換回路60に接続される
エコー打消回路30とを有している。
Referring to FIG. 1, in one embodiment of the present invention, a terminal impedance setting circuit 10 connected to a trunk line 50 inserted
and an echo cancellation circuit 30 connected to an A/D conversion circuit 60 of the digital exchange.

終端インピーダンス設定回路10は、交換機の中央制御
回路70から終端インピーダンス設定情報C0NT (
たとえば600Ω/900Ωの区別)を受け、中継線(
2線)50が有する特性インピーダンスに対して整合を
とる。この回路10はトランス11と、増幅器(オペア
ンプ)12゜13と、電子スイッチ14,15.16と
、抵抗17〜26を有している。
The termination impedance setting circuit 10 receives termination impedance setting information C0NT (
For example, the relay line (600Ω/900Ω distinction)
2 wire) Matching is performed for the characteristic impedance of the wire 50. This circuit 10 has a transformer 11, an amplifier (op-amp) 12, 13, electronic switches 14, 15, 16, and resistors 17-26.

トランス11は直流阻止部として機能し、一方の巻線が
中継線50の2線に接続され、他方の巻線の一方の端子
が地気へ、他方の端子がA/D変換回路60との入出力
回路へ接続されている。A/D変換回路60から中継線
50への送信路は、エコー打消回路3〇−直列抵抗17
−増幅器12の入力端子「+」−抵抗18−トランス1
1を経由する。
The transformer 11 functions as a DC blocking section, with one winding connected to two wires of the relay wire 50, one terminal of the other winding connected to the earth, and the other terminal connected to the A/D conversion circuit 60. Connected to the input/output circuit. The transmission path from the A/D conversion circuit 60 to the trunk line 50 includes an echo cancellation circuit 30 and a series resistor 17.
- Input terminal "+" of amplifier 12 - Resistor 18 - Transformer 1
Via 1.

また、中継線50からA/D変換回路60への受信路は
、トランス11−増幅器13の入力端子「+」−エコー
打消回路30を経由する。抵抗17と増幅器12の入力
端子「+」とは更に二つの分岐抵抗21.22のそれぞ
れの一方の端子に接続されている。これらの抵抗21.
22の他方の端子はスイッチ16の選択端子A、ffの
二つにそれぞh接続され、スイッチ16の共通端子Cは
増幅器13の出力端子に接続されている。
Further, the reception path from the trunk line 50 to the A/D conversion circuit 60 passes through the transformer 11 - input terminal "+" of the amplifier 13 - echo cancellation circuit 30 . The resistor 17 and the input terminal "+" of the amplifier 12 are further connected to one terminal of each of two branch resistors 21 and 22. These resistors 21.
The other terminal of the switch 22 is connected to two selection terminals A and ff of the switch 16, and the common terminal C of the switch 16 is connected to the output terminal of the amplifier 13.

増幅器12の入力端子「−」と出力端子とは帰還抵抗1
9を介して接続され、入力端子「−」には更に二つの接
地抵抗23.24の一方の端子が接続されている。接地
抵抗23,24の他方の端子はスイッチ14の二つの選
択端子A、Bにそ九ぞれ接続され、スイッチ14の共通
端子Cは地気に接続されている。
The input terminal "-" and the output terminal of the amplifier 12 are connected to the feedback resistor 1.
9, and one terminal of two ground resistors 23 and 24 is further connected to the input terminal "-". The other terminals of the grounding resistors 23 and 24 are connected to two selection terminals A and B of the switch 14, respectively, and the common terminal C of the switch 14 is connected to the ground.

増幅器13も入力端子「−」と出力端子とを帰還抵抗2
0を介して接続され、入力端子「−」には更に二つの接
地抵抗25.26の一方の端子が接続されている。接地
抵抗25.26の他方の端子はスイッチ15の二つの選
択端子A、Bにそれぞれ接続され、スイッチ15の共通
端子Cは地気に接続されている。
The amplifier 13 also connects the input terminal "-" and the output terminal with the feedback resistor 2.
0, and one terminal of two grounding resistors 25 and 26 is further connected to the input terminal "-". The other terminals of the grounding resistors 25 and 26 are connected to two selection terminals A and B of the switch 15, respectively, and the common terminal C of the switch 15 is connected to the ground.

スイッチ14,15.16は中央制御回路70から特性
インピーダンスの種別(600Ω/900Ω)の指定を
受け、二つの選択端子A、Bのどちらか一つに共通端子
Cを接続する半導体スイッチである。
The switches 14, 15, and 16 are semiconductor switches that receive the specification of characteristic impedance type (600Ω/900Ω) from the central control circuit 70 and connect the common terminal C to one of the two selection terminals A and B.

この半導体スイッチは、例えば、第2図に示すような0
MO8)ランジスタで構成されたアナログスイッチや、
電界効果トランジスタ等を用いて実現できる。第2図の
回路においては切換コントロール端子C0NTに“H”
が入力されると端子BとCが導通し端子AとCは遮断さ
れる。
This semiconductor switch is, for example, 0 as shown in FIG.
MO8) Analog switches composed of transistors,
This can be realized using a field effect transistor or the like. In the circuit shown in Figure 2, the switching control terminal C0NT is set to “H”.
When input, terminals B and C become conductive and terminals A and C are cut off.

A/D変換回路60は、変換回路1の抵抗17へ増幅器
69を介してほぼ0Ωの内部インピーダンスでアナログ
出力を送出する。
The A/D conversion circuit 60 sends an analog output to the resistor 17 of the conversion circuit 1 via an amplifier 69 with an internal impedance of approximately 0Ω.

第3図は第1図の3つスイッチ部分をそれぞれ可変抵抗
に置換した等価回路図である。第3図において、可変抵
抗27は第1図の2つの抵抗21゜22およびスイッチ
16により構成され、特性インピーダンス600Ω/9
00Ωに適合する抵抗値に設定される。可変抵抗28お
よび29もそれぞれ二つの接地抵抗23.24および接
地抵抗25.26、並びにそれぞれに接続されるスイッ
チ14および15により構成され、特性インピーダンス
600Ω/900Ωに適合する抵抗値に設定される。
FIG. 3 is an equivalent circuit diagram in which the three switch portions in FIG. 1 are each replaced with variable resistors. In FIG. 3, the variable resistor 27 is composed of the two resistors 21 and 22 of FIG. 1 and the switch 16, and has a characteristic impedance of 600Ω/9.
The resistance value is set to match 00Ω. The variable resistors 28 and 29 are also constituted by two grounded resistors 23.24 and 25.26, respectively, and switches 14 and 15 connected to them, and are set to a resistance value that matches the characteristic impedance of 600Ω/900Ω.

次に第4図を参照して、各抵抗値の設定の基礎になる数
値計算例について説明する。第4図は数値設計の基本回
路例を示す回路図である。第4図において、2線/4線
変換回路10では、端子51に抵抗18および増幅器1
3の入力端子が接続され、抵抗18の他の端子は増幅器
12の出力端子に接続されている。増幅器12の入力端
子と増幅器13の出力端子とは抵抗27を介して接続さ
れ、増幅器12の入力端子は更に抵抗17を介69の出
力に接続され、端子52から増幅器69を覗き込んだイ
ンピーダンスはほぼ0となる。増幅器13の出力端子は
更に端子53に接続されている。端子51から右側(回
路10側)を覗き込むと、増幅器13.抵抗27.17
.増幅器12.抵抗18により帰還系が構成されている
。増幅器12.13がそれぞれ伝達係数に、H(すなわ
ち、増幅率=出力/入力)を有し、また分圧回路を形成
する抵抗17.27による帰還回路の伝達係数をGとす
る。また、抵抗17.18.27の抵抗値をそれぞれR
17,R18,R27とすると、伝達係数G=R17/
 (R17+R27)となる。
Next, with reference to FIG. 4, an example of numerical calculation that is the basis for setting each resistance value will be explained. FIG. 4 is a circuit diagram showing an example of a basic circuit for numerical design. In FIG. 4, in the 2-wire/4-wire conversion circuit 10, a resistor 18 and an amplifier 1 are connected to a terminal 51.
The input terminal of the resistor 18 is connected to the output terminal of the amplifier 12. The input terminal of the amplifier 12 and the output terminal of the amplifier 13 are connected through a resistor 27, and the input terminal of the amplifier 12 is further connected to the output of the amplifier 69 through the resistor 17, and the impedance when looking into the amplifier 69 from the terminal 52 is It becomes almost 0. The output terminal of amplifier 13 is further connected to terminal 53. If you look into the right side (circuit 10 side) from terminal 51, you will see amplifier 13. Resistance 27.17
.. Amplifier 12. The resistor 18 constitutes a feedback system. Let us assume that the amplifiers 12 and 13 each have a transfer coefficient of H (that is, amplification factor=output/input), and that the transfer coefficient of the feedback circuit formed by the resistors 17 and 27 forming the voltage divider circuit is G. In addition, the resistance values of resistors 17, 18, and 27 are R
17, R18, R27, transfer coefficient G=R17/
(R17+R27).

端子51に゛おけるアンプ13の入力電圧を■。The input voltage of amplifier 13 at terminal 51 is ■.

アンプ12の出力電圧をvoとするとき、アンプ13の
入力インピーダンスは非常に大きく、流入電流を無視で
きるので端子51から回路10側をみた内部インピーダ
ンスZinは次の式から求められる。
When the output voltage of the amplifier 12 is vo, the input impedance of the amplifier 13 is very large and the inflow current can be ignored, so the internal impedance Zin as viewed from the terminal 51 toward the circuit 10 can be obtained from the following equation.

一方、V、=V−H−G−によりV。/V=H−G−K
・・・・・・(1) また、中継線50の特性インピーダンスを202送信電
圧を28と設定したとき、受信端子53における電圧レ
ベルRは次の式から求められる。
On the other hand, V, = V-H-G-. /V=H-G-K
(1) Further, when the characteristic impedance of the trunk line 50 is set to 202 and the transmission voltage is set to 28, the voltage level R at the receiving terminal 53 is obtained from the following equation.

・・・・・・(2) さらに、アンプ12の入力をvlとおくと送信端子52
におけるレベルTが中継線50へ送信されるときはVと
Tとの間には次の(3)式が成立する。
(2) Furthermore, if the input of the amplifier 12 is set as vl, the transmission terminal 52
When the level T in is transmitted to the trunk line 50, the following equation (3) holds between V and T.

=a−H・V+(1−G)  ・T V、=に−V、=K [G−H−V+ (1−G)−T
]したがって、 ・・・・・・(3) ここで28は中継線50の他端に存在する対向交換機の
信号源であり、電圧2Sで信号が送られるとき、回路1
0の受信端子53では、′の信号が得られる。
=a-H・V+(1-G) ・T V,=ni-V,=K [G-H-V+ (1-G)-T
] Therefore, ......(3) Here, 28 is a signal source of the opposite exchange located at the other end of the trunk line 50, and when a signal is sent at voltage 2S, circuit 1
At the receiving terminal 53 of 0, a signal of ' is obtained.

アナログ信号からディジタル信号へ変換のレベル設定で
は伝送系の最大ダイナミックレンジをC,C,1,T、
 T (International  Telegr
aphand  Te1ephon Con5ulti
ve Comm1ttee)の規格にしたがって3.1
7dbmとしたとき、Zo=600Ω系では2S=3.
156Vとなり、Zo=900Ω系では2S=3.86
52V、となる。このとぎ、レベルRがA/D変換回路
60の最大ダイナミックレンジ(例えば、上2゜5V)
となるように伝達係数H,G、にのそれぞれの定数を決
定する。他方、ディジタル信号からの変換のレベル設定
では伝送系の最大ダイナミックレンジを3.17dbm
としたとき、インピーダンスZoの両端の電圧Vは60
0Ω系では1.578V (=S)、  900Ω系で
はV=1.9328Vとなる。ここで具体的にたとえば
R18=400Ωとし、600Ω系ではZin=Zo=
600,900Ω系ではZin=Zo=900として上
記の(1)、 (2)、 (3)式に適用することによ
り、三つの伝達係数H,G、Kが計算できる。この3つ
の伝達係数値の計算結果がらそれぞれの増幅器12.1
3および分圧回路に必要な並列抵抗値が計算され、それ
ぞれのスイッチに接続される分岐抵抗および接地抵抗の
抵抗値が計算できる。
When setting the level for converting an analog signal to a digital signal, the maximum dynamic range of the transmission system is C, C, 1, T,
T (International Telegraph
aphand Te1ephon Con5ulti
3.1 according to the standards of
When it is 7dbm, 2S=3. in Zo=600Ω system.
156V, 2S=3.86 in Zo=900Ω system
It becomes 52V. At this point, the level R is the maximum dynamic range of the A/D conversion circuit 60 (for example, upper 2°5V).
The respective constants of the transfer coefficients H and G are determined so that On the other hand, when setting the level for conversion from digital signals, the maximum dynamic range of the transmission system is set to 3.17 dbm.
Then, the voltage V across the impedance Zo is 60
In the 0Ω system, V=1.578V (=S), and in the 900Ω system, V=1.9328V. Specifically, for example, let R18=400Ω, and in the 600Ω system Zin=Zo=
In the 600, 900Ω system, the three transmission coefficients H, G, and K can be calculated by applying the equations (1), (2), and (3) above with Zin=Zo=900. Based on the calculation results of these three transfer coefficient values, each amplifier 12.1
3 and the parallel resistance values required for the voltage divider circuit are calculated, and the resistance values of the branch resistance and ground resistance connected to each switch can be calculated.

例えば、増幅器12において、Zo=600Ωおよび9
00Ωのときのそhぞれ上述の計算式により求められた
伝達係数をに1およびに2とすると、第2図において、 となるように抵抗19,23,24の抵抗値R19、R
23,R24をそれぞれ設定し、Zo=600Ωの指定
に応答してスイッチ14で端子AとCとを接続し、一方
、Zo=900Ωのときには端子BとCとを接続するよ
うにすれば良い。
For example, in amplifier 12, Zo=600Ω and 9
Assuming that the transmission coefficients obtained by the above formulas at 00Ω are 1 and 2, respectively, in Fig. 2, the resistance values R19, R of resistors 19, 23, and 24 are as follows.
23 and R24, and connect the terminals A and C using the switch 14 in response to the designation of Zo=600Ω, while connecting the terminals B and C when Zo=900Ω.

計算により求められるこれらの抵抗値R23゜R24は
、50にΩ以上の高抵抗値に設定できるので、直列接続
される半導体スイッチ14の内部抵抗値100Ω〜20
0Ωのバラツキは特性インピーダンス設定の際に問題と
ならず無視できる。
These resistance values R23°R24 obtained by calculation can be set to a high resistance value of 50Ω or more, so the internal resistance value of the semiconductor switch 14 connected in series is 100Ω to 20Ω.
A variation of 0Ω does not pose a problem when setting the characteristic impedance and can be ignored.

このことはスイッチ15.16についても同様である。This also applies to switches 15 and 16.

次に、第5図に第1図の一部を変更した実施例を示して
説明する。第1図では二つの増幅器12゜13に対し、
それぞれスイッチ14.15で接地抵抗23.24およ
び25.26に地気を切替接続したが、第5図では増幅
器12の二つの接地抵抗61.62の一方の抵抗61が
Zin−600Ωでの設計抵抗値として直接地気に接続
され二つの接地抵抗61.62の並列抵抗値をZin=
900Ωでの設計抵抗値としている。また増幅器13で
は接地抵抗64がZin=900Ωでの設計抵抗値とし
て直接地気に接続され、二つの接地抵抗器63.64の
並列抵抗値R634をZin=600Ωでの設計抵抗値
にしている。二つの接地抵抗器62.63はスイッチ6
5の選択端子A、Bに接続し、スイッチ65のコモン端
子Cは地気に接続され、中央制御回路70からの指示に
よりスイッチ65の切替動作が実行される。すなわち、
Zin=600Ωのとき、スイッチ65の端子AとCの
みが接続され、増幅器12の伝達量H=□となる。この
実施例では第1図での二つのスイッチ14.15を一つ
のスイッチ65にできる。なお、上述の伝達係数H,G
、にの計算に当っては、厳密にはトランスおよび直流ル
ープ回路の損失等が加味される。
Next, FIG. 5 shows an embodiment in which a part of FIG. 1 is changed and will be described. In Fig. 1, for two amplifiers 12°13,
The ground resistors 23.24 and 25.26 are connected to the ground resistors 23.24 and 25.26 by switches 14.15, respectively, but in FIG. As a resistance value, the parallel resistance value of two grounding resistors 61.62 connected directly to the ground is Zin=
The design resistance value is 900Ω. Further, in the amplifier 13, a grounding resistor 64 is directly connected to the earth as a design resistance value when Zin=900Ω, and a parallel resistance value R634 of the two grounding resistors 63 and 64 has a designed resistance value when Zin=600Ω. The two grounding resistors 62 and 63 are the switch 6
The common terminal C of the switch 65 is connected to the earth, and the switching operation of the switch 65 is executed according to instructions from the central control circuit 70. That is,
When Zin=600Ω, only terminals A and C of the switch 65 are connected, and the transmission amount H of the amplifier 12 becomes □. In this embodiment, the two switches 14 and 15 in FIG. 1 can be replaced with one switch 65. In addition, the above-mentioned transfer coefficients H, G
, strictly speaking, losses in the transformer and DC loop circuit are taken into consideration.

上述の実施例では、直流阻止部をトランス11で形成し
て図示、説明したが、半導体素子で構成してもよい。
In the above-mentioned embodiment, the direct current blocking section is illustrated and described as being formed by the transformer 11, but it may be formed of a semiconductor element.

また半導体スイッチの切替において、同一の特性インピ
ーダンスの複数の中継線を一枚のパッケージに収容され
た複数の2線/4線変換回路に接続したときには、同一
パッケージごとの複数回路に対してスイッチへの切換指
令をまとめて行っても良い。またスイッチに切換指令を
与える中央制御回路は交換機の中央プロセッサでも、中
継線収容回路搭載のパッケージを制御するプロセッサで
もよい。本実施例によれば、機械的な動作機構がないの
でメカニカル構成の回路に比較して信頼性が高い。
In addition, when switching semiconductor switches, when connecting multiple relay wires with the same characteristic impedance to multiple 2-wire/4-wire conversion circuits housed in a single package, the switch can be connected to multiple circuits in the same package. The switching commands may be issued all at once. Further, the central control circuit that gives switching commands to the switch may be a central processor of the exchange or a processor that controls a package equipped with a trunk line accommodation circuit. According to this embodiment, since there is no mechanical operating mechanism, the reliability is higher than that of a mechanically configured circuit.

また、第6図に示すように、1枚のパッケージ100に
複数組の2線/4線変換回路1を形成しておき、これら
の変換回路1のインピーダンス切換スイッチ14〜16
にデイツプスイッチやキースイッチ101によりまとめ
てインピーダンス設定指示を出すように構成しても良い
。この構成においては同一のインピーダンスとなる複数
の中継線に対して一回の操作により複数の2線74線変
 ′挽回路のインピーダンスをまとめて切替えられる。
Further, as shown in FIG. 6, a plurality of sets of 2-wire/4-wire conversion circuits 1 are formed in one package 100, and the impedance changeover switches 14 to 16 of these conversion circuits 1 are
It may also be configured such that impedance setting instructions are issued all at once using a dip switch or key switch 101. In this configuration, the impedance of a plurality of 2-wire and 74-wire transformer circuits can be switched at once for a plurality of relay lines having the same impedance by a single operation.

また、上述の実施例では中継線の負荷インピーダンスを
600Ωおよび900Ωの二種類としてを有するスイッ
チを使用できる。
Further, in the above-described embodiment, a switch having two types of load impedance of the relay line, 600Ω and 900Ω, can be used.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば二つの増幅器の伝
達係数および一つの分圧回路の伝達係数を複数種の特性
インピーダンスそれぞれについて計算し、それぞれの回
路の一つの抵抗値、すなわち増幅器では帰還回路の接地
抵抗、分圧回路では分岐抵抗器のそれぞれに複数種の高
い抵抗値を設定可能にしておき、これら複数種の抵抗値
を外部からの指示によって半導体スイッチにより切替選
択することにより、中継線の終端がインピーダンスが常
に安定に設定でき、また切替構成の半導体回路化により
回路全体を小型化できる。
As explained above, according to the present invention, the transfer coefficients of two amplifiers and the transfer coefficient of one voltage divider circuit are calculated for each of a plurality of types of characteristic impedance, and one resistance value of each circuit, that is, a feedback In the grounding resistance of the circuit and the voltage divider circuit, multiple types of high resistance values can be set for each of the branch resistors, and these multiple types of resistance values can be switched and selected using a semiconductor switch based on an external instruction. The impedance at the end of the line can always be set to be stable, and the switching configuration can be made into a semiconductor circuit, making the entire circuit smaller.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の回路図、第2図は第1図に
おける一部の詳細回路図、第3図は第1図説明雨の等価
回路図、第4図は第1図における路を示す回路図である
。 1・・・・・・2線/4線変換回路、10・・・・・・
終端インピーダンス設定回路、11・・・・・・トラン
ス、12゜13・・・・・・増幅器、14,15.16
・・・・・・半導体ス、イッチ、30・・・・・・エコ
ー打消回路、60・・・・・・A/D変換回路、70・
・・・・・中央制御回路。 代理人 弁理士  内 原   音 )f3z図 荀3図 第4図
Fig. 1 is a circuit diagram of an embodiment of the present invention, Fig. 2 is a detailed circuit diagram of a part of Fig. 1, Fig. 3 is an equivalent circuit diagram of the rain explained in Fig. 1, and Fig. 4 is a circuit diagram of a part of Fig. 1. FIG. 1...2-wire/4-wire conversion circuit, 10...
Termination impedance setting circuit, 11...Transformer, 12゜13...Amplifier, 14, 15.16
...Semiconductor, switch, 30...Echo cancellation circuit, 60...A/D conversion circuit, 70.
...Central control circuit. Agent Patent Attorney Uchihara Oto) F3Z Figure Xun 3 Figure 4

Claims (1)

【特許請求の範囲】 (1)2線の中継線を収容しこの中継線上を伝送される
アナログ信号と交換機内を伝送されるディジタル信号と
を相互変換するアナログ/ディジタル変換回路に接続す
る2線/4線変換回路内で前記中継線の特性インピーダ
ンスと整合する終端インピーダンスを設定する終端イン
ピーダンス設定回路において、 前記中継線が接続され、直流を阻止し交流を通過させる
直流阻止部と、 前記変換路のアナログ出力信号を増幅し前記直流阻止部
を介して前記中継線へ送信する第1の増幅器と、 前記中継線からの受信入力を前記直流阻止部を介して受
け増幅して前記変換回路のアナログ入力へ伝送する第2
の増幅器と、 前記第1の増幅器と変換回路のアナログ出力との間に挿
入配置された直列抵抗と、 前記第1の増幅器の入力と第2の増幅器の出力との間に
挿入接続し、前記中継線に対して予想される複数種の特
性インピーダンスのそれぞれに関連する所定の抵抗値を
有しそれぞれが前記直列抵抗と分圧回路を形成する複数
の分岐抵抗と、 これら複数種の分岐抵抗を外部からの終端インピーダン
ス値の指定にしたがって選択して前記分圧回路を形成す
る第1の半導体スイッチと、前記第1および第2の増幅
器のそれぞれが前記中継線のそれぞれの特性インピーダ
ンスに対応して所定の抵抗値を有する複数種の接地抵抗
を有する負帰還回路と、 外部からの前記指示にしたがって前記接地抵抗の組合せ
を選択して前記中継線の特性インピーダンスに対応する
接地抵抗を形成する第2の半導体スイッチとを有し、 前記複数種の前記中継線の特性インピーダンスに応じた
外部からの指示にしたがって前記第1及び第2半導体ス
イッチが動作して、前記中継線の特性インピーダンスに
整合する終端インピーダンスを形成することを特徴とす
る2線/4線変換回路における終端インピーダンス設定
回路。 (2)前記第2の半導体スイッチは、前記第1および第
2の増幅器の2つの帰還回路のそれぞれ複数の接地抵抗
を選択的に接地する2つの半導体スイッチであり、前記
第1および第2の3つの半導体スイッチが連動して複数
種の終端インピーダンスを設定することを特徴とする請
求項(1)記載の2線/4線変換回路における終端イン
ピーダンス設定回路。(3)前記第1および第2の増幅
器のそれぞれの帰還回路の1つづつの接地抵抗は固定的
に接地され、他の1つづつの接地抵抗は1つの前記第2
の半導体スイッチの選択端子にそれぞれ接続されて選択
的に接地されることにより、2種類の終端インピーダン
スを設定することを特徴とする請求項(1)記載の2線
/4線変換回路における終端インピーダンス設定回路。 (4)1枚の電子回路パッケージ上に複数の前記2線/
4線変換路および少なくとも1つの手動スイッチが搭載
され、前記手動スイッチは1つ当り複数の前記2線/4
線変換回路の終端インピーダンスを一度に設定するよう
に構成したことを特徴とする請求項(1)記載の2線/
4線変換回路における終端インピーダンス設定回路。
[Claims] (1) Two wires connected to an analog/digital conversion circuit that accommodates a two-wire trunk line and mutually converts the analog signal transmitted on the trunk wire and the digital signal transmitted within the exchange. / A termination impedance setting circuit that sets a termination impedance that matches the characteristic impedance of the relay line in a four-wire conversion circuit, comprising: a DC blocking section to which the relay line is connected, which blocks direct current and allows alternating current to pass; and the conversion path. a first amplifier that amplifies an analog output signal of the conversion circuit and transmits the analog output signal to the relay line via the DC blocking unit; the second to transmit to the input
a series resistor inserted between the first amplifier and the analog output of the conversion circuit; a series resistor inserted and connected between the input of the first amplifier and the output of the second amplifier; A plurality of branch resistors each having a predetermined resistance value related to each of the plurality of types of characteristic impedance expected for the relay line and forming a voltage divider circuit with the series resistor; A first semiconductor switch that is selected to form the voltage divider circuit according to a terminal impedance value specified from the outside, and each of the first and second amplifiers corresponds to the characteristic impedance of each of the trunk lines. a negative feedback circuit having a plurality of types of grounding resistors having predetermined resistance values; and a second circuit that selects a combination of the grounding resistors according to the instruction from the outside to form a grounding resistor corresponding to the characteristic impedance of the relay line. a semiconductor switch, wherein the first and second semiconductor switches operate according to an external instruction according to the characteristic impedance of the plurality of types of the trunk line, and a termination that matches the characteristic impedance of the trunk line. A terminal impedance setting circuit in a 2-wire/4-wire conversion circuit, characterized in that it forms an impedance. (2) The second semiconductor switch is two semiconductor switches that selectively ground the plurality of ground resistances of the two feedback circuits of the first and second amplifiers, and 2. The terminal impedance setting circuit in a 2-wire/4-wire conversion circuit according to claim 1, wherein the three semiconductor switches work together to set a plurality of types of terminal impedance. (3) One grounding resistor of each of the feedback circuits of the first and second amplifiers is fixedly grounded, and the other grounding resistors of each of the feedback circuits of the first and second amplifiers are fixedly grounded.
The terminating impedance in the 2-wire/4-wire conversion circuit according to claim 1, wherein two types of terminating impedance are set by being respectively connected to the selection terminals of the semiconductor switches and selectively grounded. Setting circuit. (4) A plurality of the above two wires/wires on one electronic circuit package
A 4-wire conversion path and at least one manual switch are installed, and each manual switch is equipped with a plurality of 2-wire/4-wire conversion paths.
The two-wire/wire conversion circuit according to claim (1), characterized in that the terminal impedance of the line conversion circuit is configured to be set at one time.
Termination impedance setting circuit in 4-wire conversion circuit.
JP29856088A 1987-11-25 1988-11-25 Termination impedance setting circuit in 2 wire/4 wire converting circuit Pending JPH01231435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29856088A JPH01231435A (en) 1987-11-25 1988-11-25 Termination impedance setting circuit in 2 wire/4 wire converting circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29828087 1987-11-25
JP62-298280 1987-11-25
JP29856088A JPH01231435A (en) 1987-11-25 1988-11-25 Termination impedance setting circuit in 2 wire/4 wire converting circuit

Publications (1)

Publication Number Publication Date
JPH01231435A true JPH01231435A (en) 1989-09-14

Family

ID=26561456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29856088A Pending JPH01231435A (en) 1987-11-25 1988-11-25 Termination impedance setting circuit in 2 wire/4 wire converting circuit

Country Status (1)

Country Link
JP (1) JPH01231435A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144644A (en) * 1980-04-14 1981-11-11 Nec Corp Two-wire to four-wire convertion circuit
JPS61157035A (en) * 1984-12-28 1986-07-16 Fujitsu Ltd Impedance matching system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144644A (en) * 1980-04-14 1981-11-11 Nec Corp Two-wire to four-wire convertion circuit
JPS61157035A (en) * 1984-12-28 1986-07-16 Fujitsu Ltd Impedance matching system

Similar Documents

Publication Publication Date Title
US4567331A (en) Electronic hybrid having synthesized impedance circuitry
US4918725A (en) Terminal impedance setting circuit for a two-wire to four-wire converting circuit
JPS5921237B2 (en) telephone line circuit
US4331842A (en) Voice frequency repeater and term sets and other circuits therefor
CA1233531A (en) Electronic hybrid circuit
GB1563541A (en) Signal transmission circuit
JPH0767149A (en) Two-wire terminal impedance generating circuit of subscriber circuit
WO1980000770A1 (en) Driving point impedance
US4174470A (en) Electronic hybrid
US4197431A (en) Subscriber loop feed apparatus
US6917682B2 (en) Method and device for echo cancelling
US4791668A (en) Selectable impedance line interface circuit
US4380690A (en) Hybrid circuit
US4292479A (en) Separation and balance device for telephone exchanges
JPH01231435A (en) Termination impedance setting circuit in 2 wire/4 wire converting circuit
US3891801A (en) Four-way four-wire active bridge
US3767861A (en) 3 to 10 port conference circuit
JPS6342977B2 (en)
US3814867A (en) Active shunt impedance for compensating impedance of transmission line
CN1135136A (en) Telephone subscriber line interface circuit and method
US4135064A (en) Impedance compensation of transmission line
US3234333A (en) Hybrid phone patch
US4358644A (en) Bilateral current source for a multi-terminal intercom
US4387277A (en) Four wire to two wire converter
CA1259145A (en) Selectable impedance line interface circuit