JPH01226026A - Retrieving circuit - Google Patents

Retrieving circuit

Info

Publication number
JPH01226026A
JPH01226026A JP63053026A JP5302688A JPH01226026A JP H01226026 A JPH01226026 A JP H01226026A JP 63053026 A JP63053026 A JP 63053026A JP 5302688 A JP5302688 A JP 5302688A JP H01226026 A JPH01226026 A JP H01226026A
Authority
JP
Japan
Prior art keywords
data
identifier
circuit
input
retrieved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63053026A
Other languages
Japanese (ja)
Inventor
Kingo Takahashi
高橋 欣吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63053026A priority Critical patent/JPH01226026A/en
Publication of JPH01226026A publication Critical patent/JPH01226026A/en
Pending legal-status Critical Current

Links

Landscapes

  • Character Discrimination (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

PURPOSE:To speed up retrieval and to reduce the number of bits in a data input line by providing the title circuit with a counter means for outputting a discriminator corresponding to data to be retrieved and a storing and comparing circuit means for applying parallel processing to update the storing states of plural data to be retrieved. CONSTITUTION:The retrieving circuit 10 is provided with the counter 20 for executing counting operation synchronously with the input of data to be retrieved and outputting a discriminator and the storing and comparing circuit 30. The circuit 30 compares the size of the data to be retrieved with that of every input of the data to be retrieved together with its corresponding discriminator and updates the storing states of the plural data to be retrieved in accordance with the compared results while maintaining correspondence to respective discriminators. Consequently, the data to be retrieved can be automatically combined with its corresponding discriminator in a retrieving circuit and the retrieval of plural data to be retrieved combined with respective discriminators can be rapidly retrieved.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は被検索データ群のうち、データの大きさが大き
いく又は小さい)順に所定数取出す検索回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a search circuit that retrieves a predetermined number of data from a group of data to be searched in order of increasing or decreasing data size.

[従来の技術] 従来のこの種の検索回路は、典型的には、文字認識装置
に使用されている0文字認識装置は周知のように、クラ
ス分類プロセスにおいて、入力文字から抽出された特徴
に対応する入力データを多数種類の参照文字から夫々抽
出された多数種類の特徴に対応する参照データと逐次比
較する。
[Prior Art] Conventional search circuits of this type typically use features extracted from input characters in the class classification process, as is well known. Corresponding input data is successively compared with reference data corresponding to multiple types of features extracted from multiple types of reference characters.

この比較は、通常、入力データと多数種類の参照データ
との間のデジタル的なマツチングにより行われ、このマ
ツチング処理によって、参照データに対する入力データ
のマツチングの度合い、即ち、類似度の度合いを表すマ
ツチングデータが夫々得られる。この際、各マツチング
データは所定の参照データ、換言すれば所定の参照文字
と一対一に対応するコード(識別子)と夫々組合わされ
、これと対をなしている。
This comparison is usually performed by digital matching between the input data and many types of reference data, and this matching process produces a match that represents the degree of matching of the input data to the reference data, that is, the degree of similarity. Ching data can be obtained respectively. At this time, each matching data is paired with predetermined reference data, in other words, a code (identifier) that corresponds one-to-one with a predetermined reference character.

そして、検索回路において、得られた多数のマツチング
データが識別子と組合わされて大小比較され、これらの
間で順位付けが行われる。これにより、検索回路では、
例えば、高類似度を有する上位グループが認識候補用デ
ータとして絞り込まれ、これらが識別(同定)の対象と
されることとなる。この場合、認識候補用データと夫々
組合され、検索の指標となる識別子をたどることによっ
て、識別候補文字を知ることができる。   −従来、
検索回路における上述した多数のマツチングデータの順
位付けは、■識別子をコンピュータの記憶装置のアドレ
スに夫々対応させると共にこのアドレスに対応するコー
ドを夫々識別子として用いて、マツチングデータを識別
子と対にしてコンピュータのソフトウェアにより逐次処
理するか、又は■識別子を、識別子発生回路によりマツ
チングデータと夫々対応させて発生させ、この識別子を
対応するマツチングデータと一緒に検索回路に送り込む
ことによって行われている。
Then, in the search circuit, a large amount of the obtained matching data is combined with the identifier, compared in size, and ranked among them. This allows the search circuit to:
For example, high-level groups having a high degree of similarity are narrowed down as recognition candidate data, and these are targeted for identification. In this case, the identification candidate characters can be known by tracing the identifiers that are combined with the recognition candidate data and serve as search indicators. − Conventionally,
The above-mentioned ranking of a large number of matching data in the search circuit is as follows: 1) Matching data is paired with the identifier by making the identifier correspond to the address of the computer's storage device, and using the code corresponding to this address as the identifier. This is done either by sequential processing by computer software, or by generating identifiers in correspondence with the matching data by an identifier generation circuit, and sending the identifiers together with the corresponding matching data to the search circuit. There is.

[発明が解決しようとする課題] しかしながら、上述した従来の検索回路においては、以
下のような問題点がある。
[Problems to be Solved by the Invention] However, the above-described conventional search circuit has the following problems.

即ち、■の場合にはマツチングデータ等のデータ群の検
索は、コンピュータのソフトウェアによって逐次処理さ
れるので、検索を開始する以前に予めデータ群を揃えて
おく必要があり、このために高速処理を実現することが
困難である。
That is, in the case of ■, the search for a data group such as matching data is processed sequentially by computer software, so it is necessary to prepare the data group in advance before starting the search, and this requires high-speed processing. is difficult to realize.

また、■の場合には識別子とマツチングデータとを一緒
にして検索回路に供給するので、検索回路に接続される
信号線の数が増加するという問題点がある。
Furthermore, in case (2), since the identifier and matching data are supplied together to the search circuit, there is a problem that the number of signal lines connected to the search circuit increases.

また、この外に、■及び■のいずれかの手法を採るにし
ろ、従来の検索回路は識別子を発生する手段を備えてお
らず、外部から供給された識別子を受けて、この識別子
との対応を維持しつつ単にデータ群の順位付けを行うも
のであり、機能的には必ずしも十分ではない。
In addition to this, regardless of whether methods ① or ② are adopted, conventional search circuits do not have a means to generate an identifier, and they receive an externally supplied identifier and perform a correspondence with this identifier. It simply ranks data groups while maintaining the same, and is not necessarily functionally sufficient.

本発明はかかる問題点に鑑みてなされたものであって、
識別子を発生させるカウント手段を備え高速処理を実現
し得る検索回路を提供することを目的とする。
The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide a search circuit that is equipped with a counting means for generating an identifier and can realize high-speed processing.

[課題を解決するための手段] 本発明に係る検索回路は、被検索データの入力毎にカウ
ント動作を行ってカウント出力を識別子として出力する
カウンタ手段と、前記被検索データがこれと対応する前
記識別子と共に新たに入力される毎に、前記被検索デー
タと既に大きさの順に記憶されている複数の被検索デー
タとの間の大きさを並列的に比較すると共に、この比較
結果に応じて複数の被検索データを各識別子と対応させ
ながら大きさの順に記憶状態を更新する記憶比較回路手
段とを備えたことを特徴とする。
[Means for Solving the Problems] A search circuit according to the present invention includes a counter means that performs a counting operation every time searched data is input and outputs the count output as an identifier, and a Each time a new input is made along with an identifier, the size of the searched data is compared in parallel with a plurality of pieces of searched data that have already been stored in order of size, and the size of the searched data is compared in parallel with a plurality of pieces of searched data that are already stored in order of size. The present invention is characterized by comprising a memory comparison circuit means for updating the memory state in order of size while associating search target data with each identifier.

[作用] 以上のように構成された本発明に係る検索回路によれば
、カウンタ手段は被検索データの入力毎にカウント動作
を行ってカウント出力を識別子として出力する。このた
めに、被検索データの入力によって識別子が自動的に出
力され、この被検索データと対をなすことになる。また
、このカウント手段を備えることによって識別子を供給
するための専用の信号線が不要となり、しかも被検索デ
ータに識別子を付与したものを検索回路に入力する必要
がないのでデータ入力線のビット数を低減することがで
きる。
[Operation] According to the search circuit according to the present invention configured as described above, the counter means performs a counting operation every time search target data is input, and outputs the count output as an identifier. For this purpose, an identifier is automatically output upon input of searched data, and forms a pair with this searched data. Furthermore, by providing this counting means, there is no need for a dedicated signal line for supplying the identifier, and since there is no need to input the searched data with an identifier added to the search circuit, the number of bits on the data input line can be reduced. can be reduced.

また、記憶比較回路手段は、新たに入力される被検索デ
ータと既に大きさの順に記憶されている複数の被検索デ
ータとの大きさを並列的に比較し、この比較結果に応じ
た複数の被検索データを各識別子と対応させながら大き
さの順にその記憶状態を更新する。このため、被検索デ
ータ群の検索が全て終了すると、この記憶比較回路には
、データの大きさが大きいく又は小さい)順に所定の複
数の被検索データが取り出されて記憶される。この記憶
比較回路は、上述のように記憶状態の更新に並列処理を
導入しているので、複数の被検索データの検索を高速に
行うことができる。
Further, the memory comparison circuit means compares the newly input search data in parallel with a plurality of search data already stored in the order of size, and selects a plurality of search data according to the comparison result. The storage state of the searched data is updated in order of size while associating the searched data with each identifier. Therefore, when all the searches for the searched data group are completed, a plurality of predetermined pieces of searched data are retrieved and stored in the storage comparison circuit in order of the largest or smallest data size. Since this storage comparison circuit introduces parallel processing to update the storage state as described above, it is possible to search a plurality of pieces of search target data at high speed.

[実施例] 以下、添付の図面を参照して本発明の実施例を具体的に
説明する。
[Embodiments] Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings.

先ず、第1図を参照して、本実施例の構成を説明する。First, the configuration of this embodiment will be explained with reference to FIG.

検索回路10は、被検索データの入力に同期してカウン
ト動作を行って識別子を出力するカウンタ20と、被検
索データがこれと対応する識別子と共に新たに入力され
る毎に、この被検索データと既に記憶されている複数個
の被検索データとの大きさを並列的に比較して、この比
較結果に応じて複数個の被検索データを各識別子との対
応を維持させながらその記憶状態を更新する記憶比較回
路30とを備えている。
The search circuit 10 includes a counter 20 that performs a counting operation in synchronization with the input of searched data and outputs an identifier, and a counter 20 that performs a counting operation in synchronization with the input of searched data and outputs an identifier. The size is compared in parallel with multiple pieces of searched data that are already stored, and the storage state of the pieces of searched data is updated according to the comparison results while maintaining the correspondence with each identifier. A storage comparison circuit 30 is provided.

また、リセット信号線11は、カウンタ20と記憶比較
回路30とに接続されており、このリセット信号線11
を介してこれらにリセット信号が供給されると、カウン
タ20及び記憶比較回路30の動作が夫々初期化される
。12は記憶比較回路30に被検索データを逐次入力す
るデータ入力線である。また入力制御線13はカウンタ
20と記憶比較回路30とに接続されており、この入力
制御線13を介してこれらに入力制御信号が逐次供給さ
れることによりカウンタ20のカウント動作と記憶比較
回路30の記憶比較処理が夫々制御される。
Further, the reset signal line 11 is connected to the counter 20 and the memory comparison circuit 30.
When a reset signal is supplied to these via the counter 20 and the memory comparison circuit 30, the operations of the counter 20 and the storage comparison circuit 30 are initialized. Reference numeral 12 denotes a data input line for sequentially inputting search target data to the memory comparison circuit 30. The input control line 13 is connected to the counter 20 and the memory comparison circuit 30, and input control signals are sequentially supplied to these via the input control line 13, thereby controlling the counting operation of the counter 20 and the memory comparison circuit 30. The memory comparison processing of is controlled respectively.

14は識別子入力線で被検索データの入力と同期してカ
ウンタ20から出力される識別子を記憶比較回路30に
供給する。読出制御線15は記憶比較回路30に接続さ
れており、被検索データ群の入力が終了した後、この読
出制御線15を介して読出制御信号が記憶比較回路に供
給されることによりそのデータ読出しが制御される。1
6゜17は夫々データ出力線及び識別子出力線であり、
記憶比較回路30から読出される被検索データ及びこれ
と対をなす識別子がこれらのデータ出力線16及び識別
子出力線17を介して夫々出力される。
Reference numeral 14 denotes an identifier input line that supplies the identifier output from the counter 20 to the storage comparison circuit 30 in synchronization with the input of search target data. The read control line 15 is connected to the memory comparison circuit 30, and after the input of the data group to be searched is completed, a read control signal is supplied to the memory comparison circuit via the read control line 15, so that the data can be read out. is controlled. 1
6゜17 are a data output line and an identifier output line, respectively;
The searched data read from the memory comparison circuit 30 and the identifier paired therewith are outputted via the data output line 16 and the identifier output line 17, respectively.

次に、以上のように構成された本実施例に係る検索回路
10の動作について説明する。
Next, the operation of the search circuit 10 according to this embodiment configured as described above will be explained.

先ず、リセット信号線11を介してカウンタ20及び記
憶比較回路30に夫々リセット信号を供給することによ
り、カウンタ20及び記憶比較回路30をいずれも初期
化する。そして、入力制御線13を介してカウンタ20
及び記憶比較回路30に入力制御信号を夫々供給し、デ
ータ入力線12を介して被検索データ群の被検索データ
番記憶比較回路30に逐次入力する。この際、被検索デ
ータの入力に同期してカウンタ20は識別子としてのカ
ウンタ出力を識別子入力線14を介して記憶比較回路3
0に逐次供給する。そして、カウンタ20は被検索デー
タが記憶比較回路30に入力される毎にカウントアツプ
して次の被検索データの入力に備える。
First, both the counter 20 and the memory comparison circuit 30 are initialized by supplying reset signals to the counter 20 and the memory comparison circuit 30 through the reset signal line 11, respectively. Then, via the input control line 13, the counter 20
An input control signal is supplied to the storage comparison circuit 30 and the search data number of the search data group is sequentially input to the storage comparison circuit 30 via the data input line 12. At this time, the counter 20 sends the counter output as an identifier to the storage comparison circuit 3 via the identifier input line 14 in synchronization with the input of the searched data.
0 sequentially. The counter 20 counts up each time the data to be searched is input to the storage comparison circuit 30, and prepares for inputting the next data to be searched.

記憶比較回路30は、被検索データが識別子と共に新た
に入力される毎に、この被検索データと既に記憶されて
いる複数個の被検索データとを並列的に比較することに
より、この比較結果に応じて被検索データの記憶順位を
各識別子との対応を維持させながら更新する。被検索デ
ータ群の入力が終了した時点で記憶比較回路30は、例
えば、n個(n≧2.nは自然数)の被検索データを各
識別子と対応させた応対でデータの大きい(又は小さい
)順から記憶している。
The memory comparison circuit 30 compares the searched data with a plurality of already stored searched data in parallel every time the searched data is newly inputted together with an identifier, and compares the searched data with the searched data that has already been stored. Accordingly, the storage order of the searched data is updated while maintaining the correspondence with each identifier. When the input of the searched data group is completed, the memory comparison circuit 30, for example, associates n pieces of searched data (n≧2.n is a natural number) with each identifier, and determines whether the data is large (or small). I remember the order.

そして、読出制御線15を介して記憶比較回路30に読
出制御信号を供給すると、大きさの順に記憶されている
n個の被検索データとこれに対応するn個の識別子とが
記憶比較回路30から夫々データ出力線16及び識別子
出力線17を介して出力される。
Then, when a read control signal is supplied to the memory comparison circuit 30 via the read control line 15, the n pieces of search target data stored in order of size and the corresponding n pieces of identifiers are transferred to the memory comparison circuit 30. are outputted from the data output line 16 and the identifier output line 17, respectively.

次いで、第2図を参照して、上述した記憶比較回路30
の構成例を説明する。
Next, referring to FIG. 2, the above-mentioned memory comparison circuit 30
An example of the configuration will be explained.

この場合、記憶比較回路30は、n個の被検索データを
各識別子と対応させた状態で大きさの順に記憶するため
に、n個のデータレジスタ211乃至211、これらに
夫々対応する識別子レジスタ22を乃至22.及び比較
器23□乃至23.、並びに制御回路25とを備えてい
る。
In this case, the storage comparison circuit 30 stores n data registers 211 to 211, identifier registers 22 corresponding to these, and n data registers 211 to 211, respectively, in order to store n pieces of search target data in the order of size in correspondence with each identifier. to 22. and comparators 23□ to 23. , and a control circuit 25.

リセット信号線11はデータレジスタ211乃至21゜
に夫々接続され、またデータ入力線12はデータレジス
タ211乃至217及び比較器231乃至23.に夫々
接続されている。データレジスタ211乃至21イと比
較器23を乃至23、とは、更に、データ送出線271
乃至27、で夫々接続されている。識別子入力線14は
識別子レジスタ221乃至228に夫々接続されている
The reset signal line 11 is connected to data registers 211 to 21°, respectively, and the data input line 12 is connected to data registers 211 to 217 and comparators 231 to 23. are connected to each other. The data registers 211 to 21a and the comparators 23 to 23 are further connected to the data sending line 271.
to 27, respectively. Identifier input line 14 is connected to identifier registers 221 to 228, respectively.

そして、入力制御線13及び読出制御線15は共に制御
回路25の一方の側に接続されている。
Both the input control line 13 and the read control line 15 are connected to one side of the control circuit 25.

制御回路25の他方の側には比較器から引出さXした比
較出力線241乃至24fiが夫々接続され、この制御
回路25の他方の側から引出されたレジスタ制御線26
1乃至26.はデータレジスタ211乃至21.及び識
別子レジスタの各対に夫々接続されている。
Comparison output lines 241 to 24fi drawn out from the comparator are connected to the other side of the control circuit 25, respectively, and a register control line 26 drawn out from the other side of the control circuit 25 is connected to the other side of the control circuit 25.
1 to 26. are data registers 211 to 21. and each pair of identifier registers.

更に、データ出力線16はゲート281乃至28イを介
してレジスタ211乃至21.に夫々接続され、また識
別子出力線17はゲート291乃至29fiを介して識
別子レジスタ22、乃至22I、に夫々接続されている
Furthermore, the data output line 16 is connected to the registers 211 to 21. through gates 281 to 28i. The identifier output line 17 is connected to the identifier registers 22 and 22I, respectively, via gates 291 to 29fi.

ここで、以上のように構成された記憶比較回路30の動
作について説明する。
Here, the operation of the storage comparison circuit 30 configured as above will be explained.

データ、レジスタ21□乃至21゜は、リセット信号線
11を介してリセット信号を夫々入力することにより、
予め初期化されている。そして、m個の被検索データ群
(m>n)の被検索データを、データ入力線12を介し
て記憶比較回路30に逐次入力すると共に、被検索デー
タに対応する識別子を被検索データの入力と同期させて
識別子入力線14を介して同回路30に逐次入力する。
Data and registers 21□ to 21° can be configured by inputting a reset signal through the reset signal line 11, respectively.
It has been initialized beforehand. Then, m search data groups (m>n) are sequentially input to the memory comparison circuit 30 via the data input line 12, and identifiers corresponding to the search data are input to the search data. The information is sequentially input to the same circuit 30 via the identifier input line 14 in synchronization with the identifier input line 14.

n個の被検索データal乃至a11が記憶比較回路30
に入力されると共にこれらの検索が行われた時点で、記
憶比較回路30ではデータの大きさの比較及び記憶内容
の更新等が適宜に行われるので、データレジスタ21.
乃至21.には被検索データal乃至aI、が、例えば
、データの大きい順に夫々記憶されている。
The n pieces of searched data al to a11 are stored in the memory comparison circuit 30.
When the data is input to the data register 21. and the search is performed, the storage comparison circuit 30 compares the size of the data and updates the stored contents as appropriate.
to 21. The searched data al to aI are stored, for example, in descending order of data.

即ち、被検索データa1 * a2 * a 3 +・
・・。
That is, the searched data a1 * a2 * a 3 +・
....

a、において、a 1 > a 2 > a s > 
−> a nであれば、データレジスタ21□、212
.213 。
In a, a 1 > a 2 > a s >
-> a If n, data registers 21□, 212
.. 213.

−・−・・・、 21.には被検索データa1 + a
3 、a31・・・、afiがこの順番に記憶されてい
る。この際、識別子レジスタ221.222.223 
、・・・。
−・−・・・・, 21. is searched data a1 + a
3, a31..., afi are stored in this order. At this time, the identifier register 221.222.223
,...

22、には、これらの被検索データa1 + a2 r
a3.・・・、a6に夫々対応する識別子bl、b2゜
b3.・・・、bfiが夫々記憶されている。
22, these searched data a1 + a2 r
a3. ..., identifiers bl, b2゜b3 . . . corresponding to a6, respectively. . . , bfi are stored respectively.

この状態でデータ入力線12を介して(n+1)番目の
被検索データan+1  (対応する識別子データはb
ll)が記憶比較回路3oに入力されると、比較器23
1乃至23.1には、この被検索データan+1が夫々
入力されると共にこれと並行してデータレジスタ211
乃至21.に記憶されている被検索データa1乃至at
tが夫々入力される。比較器231乃至23.では、被
検索データa6+1の大きさと被検索データal乃至a
、の大きさとが並列的に比較される。そして、各比較結
果に応じたn個の比較データは、比較出力線241乃至
24゜を介して制御回路25に夫々出力される。
In this state, the (n+1)th searched data an+1 (corresponding identifier data is b
ll) is input to the memory comparison circuit 3o, the comparator 23
1 to 23.1, this searched data an+1 is inputted, respectively, and in parallel, the data register 211
to 21. Searched data a1 to at
t are respectively input. Comparators 231 to 23. Then, the size of the searched data a6+1 and the searched data al to a
, are compared in parallel. Then, n pieces of comparison data corresponding to each comparison result are outputted to the control circuit 25 via comparison output lines 241 to 24°, respectively.

制御回路25は上記n個の比較データを受けるとこれら
のデータの内容を夫々解析して、解析結果に応じたn個
の制御信号をレジスタ制御!!261乃至26.を介し
てデータレジスタ21□乃至21□及び識別子レジスタ
221乃至22.とに夫々入力する。データレジスタ2
11乃至2111及び識別子レジスタ22を乃至223
は各制御信号を受けるとその制御信号の内容に応じてそ
の記憶内容を夫々更新する。
When the control circuit 25 receives the n pieces of comparison data, it analyzes the contents of each of these data and registers the n control signals according to the analysis results! ! 261 to 26. Data registers 21□ to 21□ and identifier registers 221 to 22. Enter each. data register 2
11 to 2111 and identifier registers 22 to 223
When receiving each control signal, the memory contents are updated according to the contents of the control signal.

ここで、n個の被検索データa1乃至a1及び(n+1
)番目の被検索データa、+1との間において、at−
1>an+1 >at  (i<n+2>であるとすれ
ば、データレジスタ211乃至21ト1及び識別子レジ
スタ221乃至221−1の記憶内容は更新されず、デ
ータレジスタ21+乃至21、及び識別子レジスタ22
+乃至22.の記憶内容のみが更新される。
Here, n pieces of searched data a1 to a1 and (n+1
)th searched data a and +1, at-
1>an+1>at (If i<n+2>, the storage contents of data registers 211 to 21 to 1 and identifier registers 221 to 221-1 are not updated, and data registers 21+ to 21 and identifier register 22
+ to 22. Only the memory contents of are updated.

即ち、データレジスタ21+乃至21−1及び識別子レ
ジスタ22+乃至22−tの記憶内容が1段下位のデー
タレジスタ211+1乃至21.及び識別子レジスタ2
2 ++1乃至22nに夫々シフトされると共に、デー
タレジスタ21+及び識別レジスタ22鳳には被検索デ
ータa fi+ l及びこの識別子b01が夫々入力さ
れる。この際、データレジスタ21.及び識別子レジス
タ22.に記憶されていた被検索データa、及びこの識
別子bfiは夫々取り消される。
That is, the stored contents of the data registers 21+ to 21-1 and the identifier registers 22+ to 22-t are the data registers 211+1 to 21. and identifier register 2
2++1 to 22n, respectively, and the searched data a fi+ l and its identifier b01 are input to the data register 21+ and the identification register 22, respectively. At this time, data register 21. and an identifier register 22. The searched data a and the identifier bfi stored in the search data a and the identifier bfi are respectively cancelled.

以後、被検索データan+2乃至a、及びこれらに対応
する識別子1) 6+3乃至す、に対しても同様の処理
が行われ、データレジスタ211乃至21、及び識別子
レジスタ221乃至22.にはより上位のデータレジス
タ及び識別子レジスタの記憶内容が夫々入力される。こ
の結果、m個の被検索データa1乃至amの全ての検索
が終了すると、データレジスタ211乃至21.には被
検索データa1乃至a、がデータの大きい順に記憶され
ると共に、識別子レジスタ221乃至22゜には識別子
bl乃至す、が被検索データa1乃至a、の記憶順位と
対応して記憶される。
Thereafter, similar processing is performed on the searched data an+2 to a and their corresponding identifiers 1)6+3 to data registers 211 to 21 and identifier registers 221 to 22. The stored contents of the higher-order data register and identifier register are respectively input to the register. As a result, when all the searches for the m pieces of searched data a1 to am are completed, the data registers 211 to 21. The searched data a1 to a are stored in descending order of data, and the identifier registers 221 to 22° store identifiers bl to 22 in correspondence with the storage order of the searched data a1 to a. .

そして、続出制御線15を介して読出制御信号が制御回
路25に入力されると、制御回路25はゲート28、乃
至28.及びゲート291乃至29、に夫々所定の制御
信号を入力して、データレジスタ211乃至21.及び
識別子レジスタ221乃至22.のレジスタ出力を夫々
制御する。
Then, when the read control signal is input to the control circuit 25 via the continuous control line 15, the control circuit 25 connects the gates 28 to 28 . and gates 291 to 29, respectively, and data registers 211 to 21. and identifier registers 221-22. The register outputs are controlled respectively.

この結果、データレジスタ21.乃至21.に記憶され
ているn個の被検索データ及び識別子レジスタ221乃
至22.に記憶されているn個の識別子がデータ出力線
16及び識別子出力線17を夫々介して順次出力される
As a result, data register 21. to 21. n pieces of searched data and identifier registers 221 to 22 . The n identifiers stored in are sequentially outputted via the data output line 16 and the identifier output line 17, respectively.

[発明の効果] 以上、説明したように、本発明の検索回路によれば、被
検索データに対応する識別子を出力するカウンタ手段と
複数の被検索データの記憶状態の更新に並列処理を導入
した記憶比較回路手段とを備えているので、この検索回
路内で被検索データと識別子とを自動的に組み合わせる
ことができると共に、各識別子を組み合わされた複数の
被検索データの検索を高速度で行うことができる。また
、特に、カウント手段を内蔵することで、識別子を供給
するための専用の信号線が不要になると共に、被検索デ
ータに識別子を付与したデータを検索回路に入力する必
要がないので、データ入力線のビット数を低減すること
ができる。
[Effects of the Invention] As explained above, according to the search circuit of the present invention, parallel processing is introduced in the counter means for outputting the identifier corresponding to the searched data and in updating the storage states of the plurality of searched data. Since the search circuit is equipped with a memory comparison circuit means, it is possible to automatically combine the searched data and the identifier within the search circuit, and also perform a high-speed search for a plurality of pieces of searched data in which each identifier is combined. be able to. In particular, by incorporating the counting means, there is no need for a dedicated signal line for supplying an identifier, and there is no need to input data with an identifier added to the searched data into the search circuit, so data input is possible. The number of line bits can be reduced.

従って、本発明はカウンタ手段と記憶比較回路手段とを
組み合わせて備えたことで、検索回路の機能を大幅に向
上させることができ、このため極めて有益である。
Therefore, the present invention is extremely useful because it can greatly improve the functionality of the search circuit by providing a combination of the counter means and the storage comparison circuit means.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロック図、第2図は第
1図における記憶比較回路の構成例を示すブロック図で
ある。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing an example of the configuration of the storage comparison circuit in FIG. 1.

Claims (1)

【特許請求の範囲】[Claims] (1)被検索データの入力毎にカウント動作を行ってカ
ウント出力を識別子として出力するカウンタ手段と、前
記被検索データがこれと対応する前記識別子と共に新た
に入力される毎に、前記被検索データと既に大きさの順
に記憶されている複数の被検索データとの間の大きさを
並列的に比較すると共に、この比較結果に応じて複数の
被検索データを各識別子と対応させながら大きさの順に
記憶状態を更新する記憶比較回路手段とを備えたことを
特徴とする検索回路。
(1) Counter means that performs a counting operation each time searched data is input and outputs the count output as an identifier, and each time the searched data is newly inputted together with the corresponding identifier, the searched data and multiple pieces of searched data that have already been stored in the order of size, and also compares the sizes of the pieces of searched data while corresponding each identifier according to the comparison result. 1. A search circuit comprising: memory comparison circuit means for sequentially updating memory states.
JP63053026A 1988-03-07 1988-03-07 Retrieving circuit Pending JPH01226026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63053026A JPH01226026A (en) 1988-03-07 1988-03-07 Retrieving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63053026A JPH01226026A (en) 1988-03-07 1988-03-07 Retrieving circuit

Publications (1)

Publication Number Publication Date
JPH01226026A true JPH01226026A (en) 1989-09-08

Family

ID=12931378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63053026A Pending JPH01226026A (en) 1988-03-07 1988-03-07 Retrieving circuit

Country Status (1)

Country Link
JP (1) JPH01226026A (en)

Similar Documents

Publication Publication Date Title
Falkoff Algorithms for parallel-search memories
US5060143A (en) System for string searching including parallel comparison of candidate data block-by-block
US4514826A (en) Relational algebra engine
US6490279B1 (en) Fast data base research and learning apparatus
US5081608A (en) Apparatus for processing record-structured data by inserting replacement data of arbitrary length into selected data fields
JP2003256265A (en) Search memory, controller for memory search, and memory search method
JPS61210478A (en) Vector processing device
JPH021059A (en) Associative retrieving system
JPH01226026A (en) Retrieving circuit
US5161230A (en) Multifield identification circuit and related method of operation
US3662402A (en) Data sort method utilizing finite difference tables
JP3061486B2 (en) Data sort processing system
JP2735255B2 (en) Hatching treatment method
JPH0512337A (en) Data retrieval system using hash method
JPH09330322A (en) Data retrieval device
JPH1021053A (en) Data processor
JPH01177124A (en) Sorter memory control system
JPH0833812B2 (en) Sorting device
JPH02206830A (en) Merge processing method
JPS61278933A (en) Data sorting out system
JPH031227A (en) Sort processor
JPS63257030A (en) Character string retrieving circuit
JPS60196844A (en) Retrieving device of information
JPS62212726A (en) Compression processing system for index key
JPS63249227A (en) Information retrieving circuit