JPH01214346A - Ultrasonic transmitting circuit - Google Patents

Ultrasonic transmitting circuit

Info

Publication number
JPH01214346A
JPH01214346A JP63040054A JP4005488A JPH01214346A JP H01214346 A JPH01214346 A JP H01214346A JP 63040054 A JP63040054 A JP 63040054A JP 4005488 A JP4005488 A JP 4005488A JP H01214346 A JPH01214346 A JP H01214346A
Authority
JP
Japan
Prior art keywords
drain
bipolar transistor
ultrasonic
voltage
drive voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63040054A
Other languages
Japanese (ja)
Inventor
Tetsuya Matsushima
松島 哲也
Yutaka Fukui
豊 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63040054A priority Critical patent/JPH01214346A/en
Publication of JPH01214346A publication Critical patent/JPH01214346A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a change in a propagation delay time and to realize the convergence of beam reduced in a side lobe as desired, by connecting a constant voltage source to the base of a bipolar transistor, wherein the drain of MOSFET is connected to an emitter and drive voltage is supplied to a collector through a resistor, through a resistor. CONSTITUTION:In order to make the voltage Vds between a drain and a source constant regardless of the magnitude of drive voltage Vdd, a bipolar transistor Q4 is connected between MOSFET Q3 and a resistor R2. The drain of MOSFET Q3 is connected to the emitter of the bipolar transistor Q4 and, when the collector Q4 and the base thereof are connected to an amplifying stage Vc through resistors R2, R3, emitter potential is determined by base potential and almost equal to Vc and the voltage between the drain and source of Q3 becomes constant. Even when the drive voltage given to each driver is made different corresponding to a weighting value when the weighting of the transmission intensity at every element is performed in order to reduce a side lobe, propagation delay becomes the same value in all of drivers and delay difference exerting effect on the convergence of beam and fan-shaped scanning is not generated.

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野(第4図、第5図) 従来の技術(第6図) 発明が解決しようとする課題 課題を解決するための手段(第1図) 作用 実施例 (a)一実施例の説明(第2図、第3図)(b)他の実
施例の説明 発明の効果 〔概要〕 アレイ型トランスデユーサをドライバで駆動し、超音波
を送信する超音波送信装置において、サイドロープの小
さい超音波を送信するための超音波送信回路において、 駆動電圧の変化によって、伝播遅延時間が変化すること
を防止し、サイドローブを低減したビーム集束等を所望
通り実現することを目的とし、超音波トランスデユーサ
を複数個配列してなるアレイ型トランスデユーサと、各
超音波トランスデユーサを駆動するドライバと、該ドラ
イバに超音波トランスデユーサの駆動タイミング信号と
サイドローブの低減のための駆動電圧を与える送信制御
部とを有する超音波送信回路において、該ドライバは、
ソース接地され、該駆動タイミング信号で動作するMO
S F ETと、該MO3FETのドレインがエミッタ
に接続され、抵抗を経由して該駆動電圧がコレクタに供
給されるバイポーラトランジスタとを含み、該バイポー
ラトランジスタのベースに抵抗を経由して一定電圧源を
接続した。
[Detailed Description of the Invention] [Table of Contents] Overview Industrial Application Fields (Figures 4 and 5) Prior Art (Figure 6) Means for Solving the Problems to be Solved by the Invention (Part 1 Figure) Working Example (a) Explanation of one embodiment (Figs. 2 and 3) (b) Explanation of other embodiments Effects of the invention [Summary] An array type transducer is driven by a driver to generate ultrasonic waves. In ultrasonic transmitter circuits for transmitting ultrasonic waves with small side lobes, beam focusing that prevents propagation delay time from changing due to changes in drive voltage and reduces side lobes. For the purpose of realizing the above as desired, an array type transducer consisting of a plurality of ultrasonic transducers arranged, a driver for driving each ultrasonic transducer, and an ultrasonic transducer attached to the driver are provided. In an ultrasonic transmission circuit having a drive timing signal of
MO whose source is grounded and operates according to the drive timing signal
SFET, and a bipolar transistor in which the drain of the MO3FET is connected to the emitter and the drive voltage is supplied to the collector via a resistor, and a constant voltage source is connected to the base of the bipolar transistor via the resistor. Connected.

〔産業上の利用分野〕[Industrial application field]

本発明は、アレイ型トランスデユーサをドライバで駆動
し、超音波を送信する超音波送信装置において、サイド
ローブの小さい超音波を送信するための超音波送信回路
に関する。
The present invention relates to an ultrasonic transmitting circuit for transmitting ultrasonic waves with small side lobes in an ultrasonic transmitting apparatus that drives an array type transducer with a driver and transmits ultrasonic waves.

超音波を利用した計測は、超音波診断装置等に広く利用
されており、そのため超音波送信回路が用いられる。
Measurement using ultrasonic waves is widely used in ultrasonic diagnostic devices and the like, and therefore an ultrasonic transmitting circuit is used.

例えば、第4図に示す超音波診断装置においては、多数
の超音波トランスデユーサ(超音波送受信素子)11〜
1Nを配列したアレイ型探触子(トランスデユーサ)1
が用いられる。
For example, in the ultrasound diagnostic apparatus shown in FIG. 4, a large number of ultrasound transducers (ultrasonic transmitting and receiving elements) 11 to
Array type probe (transducer) 1 with 1N arranged
is used.

アレイ型探触子1の各素子11〜1Nは、ドライバD1
〜DNを介し送信回路系2に、プリアンプR1〜RNを
介し受信回路系3に接続される。
Each element 11 to 1N of the array type probe 1 is connected to a driver D1.
~DN to the transmitting circuit system 2, and through preamplifiers R1 to RN to the receiving circuit system 3.

各送信回路系2と受信回路系3は、制御回路系4に接続
され、同期制御されるとともに、受信回路系3に表示装
置5が接続される。
Each transmission circuit system 2 and reception circuit system 3 are connected to a control circuit system 4 and are synchronously controlled, and a display device 5 is connected to the reception circuit system 3.

このような超音波診断装置において、各素子11〜1N
の駆動回路に適当な遅延素子を挿入すると、第4図(B
)、(C)に示すようにビーム方向を放射状にすること
ができ、扇形走査を行うことができる。またビームの集
束が可能である。
In such an ultrasonic diagnostic apparatus, each element 11 to 1N
If an appropriate delay element is inserted into the drive circuit of
) and (C), the beam direction can be made radial, and fan-shaped scanning can be performed. It is also possible to focus the beam.

即ち、第5図(A)のように、遅延回路を介在させ同時
駆動する素子のうち両端付近のものは早目に、中央付近
のものは遅目に駆動すると各素子から送出される超音波
ビームの波面はWの如くなり、合成ビームが集束される
In other words, as shown in Fig. 5 (A), among the elements that are driven simultaneously with a delay circuit interposed, those near both ends are driven early, and those near the center are driven late, so that the ultrasonic waves emitted from each element are The wavefront of the beam becomes W, and the combined beam is focused.

このような送信超音波に対し、被検体より反射した超音
波は再び素子11〜1Nに入り電気信号に変換され、プ
リアンプR1〜RNを経由し、受信回路系3で加算、増
幅され表示装置5に表示される。
In response to such transmitted ultrasound, the ultrasound reflected from the subject enters the elements 11 to 1N again and is converted into an electrical signal, passes through preamplifiers R1 to RN, is added and amplified by the receiving circuit system 3, and is sent to the display device 5. will be displayed.

このようにして、被検体の断層像や血流情報が表示装置
5に表示され、被検体の診断に供することができる。
In this way, the tomographic image and blood flow information of the subject are displayed on the display device 5 and can be used for diagnosis of the subject.

このような送信超音波の合成ビームの強度分布をとると
、第5図(A)に示すように、波面進行方向にメインロ
ープMRが現れる他に、それより斜め左及び右へ延びる
サイドローブSRが現れる。
When we take the intensity distribution of such a combined beam of transmitted ultrasonic waves, as shown in Fig. 5(A), in addition to the main rope MR appearing in the wavefront traveling direction, there are side lobes SR that extend diagonally to the left and right. appears.

このサイドローブSRは、実際の開口が有限長であるた
めに、不要な方向に生成される。
This side lobe SR is generated in an unnecessary direction because the actual aperture has a finite length.

このサイドローブSRの存在は好ましくないので、これ
は小さい(弱い)ことが望まれる。第5図(B)に示す
ようにサイドローブの低減は、両端部から中央部に向か
い素子11〜1Nの駆動電圧Vddを徐々に上げ、強度
分布をガウス分布にすることにより可能である。
Since the existence of this side lobe SR is undesirable, it is desired that it be small (weak). As shown in FIG. 5(B), side lobes can be reduced by gradually increasing the drive voltage Vdd of the elements 11 to 1N from both ends toward the center to make the intensity distribution a Gaussian distribution.

このように、サイドローブSRの低減のため、各素子1
1〜1Nを異なる駆動電圧で送信回路が駆動するが、こ
れによって駆動特性を劣化しないことが望められている
In this way, each element 1
Although the transmitter circuit drives 1 to 1N with different drive voltages, it is hoped that this will not degrade the drive characteristics.

〔従来の技術〕[Conventional technology]

第6図は従来技術の説明図である。 FIG. 6 is an explanatory diagram of the prior art.

第6図(A)に示すように、ドライバ6は、トランリス
タQ、−Q、 、抵抗R1、R2、ダイオードd、コン
デンサCIからなり、超音波送受信素子11は結合コン
デンサCI、抵抗R2を介して前述の出力電圧Vddで
駆動される。
As shown in FIG. 6(A), the driver 6 consists of transristors Q, -Q, resistors R1, R2, diodes d, and capacitor CI, and the ultrasonic transmitting/receiving element 11 is connected via coupling capacitor CI and resistor R2. It is driven by the output voltage Vdd mentioned above.

図示しないが、超音波送受信素子12.13、−11N
についても同様であり、ドライバ6及びプリアンプR等
は各素子に対しそれぞれ設けられる。
Although not shown, ultrasonic transmitting and receiving elements 12.13, -11N
The same applies to the driver 6, preamplifier R, etc., which are provided for each element.

ここで、トランジスタQ、 、Q、等は、増幅器を構成
している。
Here, the transistors Q, , Q, etc. constitute an amplifier.

非送信時には、タイミング信号DTはオンとなっており
、トランジスタQ、をオンにしており、従ってトランジ
スタQ2はオフ、トランジスタQ3もオフで、素子11
は抵抗R2、結合コンデンサC1を通して駆動出力電圧
Vddを受けている。
When not transmitting, the timing signal DT is on, turning on transistor Q, so transistor Q2 is off, transistor Q3 is also off, and element 11 is turned on.
receives the drive output voltage Vdd through a resistor R2 and a coupling capacitor C1.

送信のため、タイミング信号DTがオフとなると、トラ
ンジスタQ1がオフとなり、トランジスタQ2はオン、
トランジスタQ3もオンとなり、素子11、結合コンデ
ンサC1、トランジスタQ3の回路で蓄積電圧の放電が
生じ、これが素子11に超音波振動を発生させる。
For transmission, when the timing signal DT turns off, transistor Q1 turns off, transistor Q2 turns on,
Transistor Q3 is also turned on, and the accumulated voltage is discharged in the circuit of element 11, coupling capacitor C1, and transistor Q3, which causes element 11 to generate ultrasonic vibrations.

サイドローブを低減させるための素子駆動電圧Vddを
低下させることによって行う。
This is done by lowering the element drive voltage Vdd to reduce sidelobes.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、ドライバ6の出力トランジスタQ3は、MO
S F ET構成されており、このMOSFETにより
、オン抵抗を小として、素子11の効率の良い、送信動
作を実現している。
By the way, the output transistor Q3 of the driver 6 is MO
This MOSFET has a small on-resistance and realizes efficient transmission operation of the element 11.

しかしながら、M OS F E T Q 3はゲート
信号を与えると直ちにオンになるのではなく、若干の伝
播遅延がある。しかもこの遅延はドレイン・ソース間電
圧により変わるので、サイドローブを低減すべく駆動電
圧を低下させると、第6図(B)のように遅延時間τも
変わり、ビーム集束のため或いは扇形走査のために加え
る遅延時間が所望値からずれ、ビームの集束又は走査に
支障を与える恐れがあるという問題があった。
However, MOS FET Q 3 does not turn on immediately when the gate signal is applied, but there is some propagation delay. Moreover, this delay changes depending on the drain-source voltage, so if the drive voltage is lowered to reduce sidelobes, the delay time τ will also change as shown in Figure 6 (B), and the delay time τ will change due to beam focusing or fan scanning. There is a problem in that the delay time added to the beam deviates from a desired value, which may impede beam focusing or scanning.

例えば、超音波送信周波数fを3.5M)Izとすると
、周期は286 nsであるが、約l/16周期、即ち
18na以上の時間差はビーム集束、扇形走査に影響を
与えるが、駆動電圧Vddを40V変化すると、25n
3の遅延時間差が生じていた。
For example, if the ultrasonic transmission frequency f is 3.5 M)Iz, the period is 286 ns, but a time difference of about 1/16 period, that is, 18 na or more affects beam focusing and fan scanning, but the driving voltage Vdd When changing 40V, 25n
There was a delay time difference of 3.

本発明は、駆動電圧の変化によって、伝播遅延時間が変
化することを防止し、サイドローブを低減したビーム集
束等を所望通り実現することのできる超音波送信回路を
提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide an ultrasonic transmitting circuit that can prevent changes in propagation delay time due to changes in drive voltage and can achieve desired beam focusing with reduced side lobes.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の原理図である。 FIG. 1 is a diagram showing the principle of the present invention.

図中、第4図及び第6図で示したものと同一のものは同
一の記号で示してあり、Q4はバイポーラトランジスタ
であり、Q4のエミッタはMO3F E T Q 3の
ドレインと接続され、そのコレクタに抵抗R2を経由し
て駆動電圧Vddが与えられるものである。
In the figure, the same components as those shown in FIGS. 4 and 6 are indicated by the same symbols. Q4 is a bipolar transistor, and the emitter of Q4 is connected to the drain of MO3FETQ3. A drive voltage Vdd is applied to the collector via a resistor R2.

本発明は、ドライバ6のMO3FETQ、のドレインに
バイポーラトランジスタQ4のエミッタを接続したもの
である。
In the present invention, the emitter of a bipolar transistor Q4 is connected to the drain of the MO3FETQ of the driver 6.

又本発明は、更に、MO3FETQ3のゲートとQ4の
ベースをコンデンサC2で接続したものである。
Moreover, the present invention further connects the gate of MO3FET Q3 and the base of Q4 with a capacitor C2.

〔作用〕[Effect]

MO3FETQ、は、ドレイン・ソース間電圧Vdsの
変化によって、遅延時間が変化する。
The delay time of the MO3FETQ changes depending on the change in the drain-source voltage Vds.

そこで、本発明は、駆動電圧Vddの大きさにかかわら
ず、ドレイン・ソース間電圧Vdsを一定にするため、
バイポーラトランジスタQ4をMO3FETQ、のドレ
インとR2の間に接続するようにしたものである。
Therefore, in the present invention, in order to keep the drain-source voltage Vds constant regardless of the magnitude of the drive voltage Vdd,
A bipolar transistor Q4 is connected between the drain of MO3FETQ and R2.

MO3FETQ3のドレインを、バイポーラトランジス
タQ4のエミッタに接続し、Q4のコレクタをRt、Q
aのベースをR3を経由してVcに接続すればエミッタ
電位はベース電位により決まり、はぼVcに等しい。
The drain of MO3FETQ3 is connected to the emitter of bipolar transistor Q4, and the collector of Q4 is connected to Rt, Q
If the base of a is connected to Vc via R3, the emitter potential is determined by the base potential and is approximately equal to Vc.

したがって、駆動電圧の大小に関係なくQ3のドレイン
・ソース間電圧は一定となる。
Therefore, the drain-source voltage of Q3 remains constant regardless of the magnitude of the drive voltage.

このため、サイドロープ低減のための各素子毎の送信強
度の重み付けを行う際、各ドライバに与える駆動電圧は
重み付は値に応じて異ならしめても、伝播遅延は全ドラ
イバで同じ値となる。従ってビーム集束、扇形走査等に
影響を与える遅延差は生じない。
Therefore, when weighting the transmission strength of each element for sidelobe reduction, the propagation delay remains the same for all drivers, even though the weighting of the drive voltage applied to each driver differs depending on the value. Therefore, there are no delay differences that affect beam focusing, fan scanning, etc.

又コンデンサC2を設けることによって、抵抗R3、コ
ンデンサC2の微分回路を形成し、バイポーラトランジ
スタQ4を高速動作させ、−層伝播遅延を防いでいる。
Further, by providing the capacitor C2, a differential circuit of the resistor R3 and the capacitor C2 is formed, and the bipolar transistor Q4 is operated at high speed, thereby preventing negative layer propagation delay.

〔実施例〕〔Example〕

(a)一実施例の説明 第2図は本発明の一実施例構成図である。 (a) Description of one embodiment FIG. 2 is a configuration diagram of an embodiment of the present invention.

図中、第1図及び第6図で示したものと同一のものは同
一の記号で示してあり、R1は抵抗であり、電源Vcと
バイポーラトランジスタQ4のベースを接続するもの、
C2は結合コンデンサであり、バイポーラトランジスタ
Q4のベースとMO3FETQ、のゲートとを接続する
ものである。
In the figure, the same components as those shown in FIGS. 1 and 6 are indicated by the same symbols, and R1 is a resistor that connects the power supply Vc and the base of the bipolar transistor Q4;
C2 is a coupling capacitor, which connects the base of bipolar transistor Q4 and the gate of MO3FETQ.

21は送信制御回路であり、第4図(A)の制御回路系
4からの遅延量dβに応じて遅延させたタイミング信号
TDを発生するとともに、重み付は値Waを受け、後述
する記憶装置をアドレスするもの、22は記憶装置であ
り、各重み付は値Waに応じた駆動電圧値を格納し、送
信制御回路21の重み付は値Waに応じた駆動電圧値を
出力するものである。
21 is a transmission control circuit which generates a timing signal TD delayed according to the delay amount dβ from the control circuit system 4 in FIG. 22 is a storage device, each weighting stores a driving voltage value corresponding to the value Wa, and the weighting of the transmission control circuit 21 outputs a driving voltage value corresponding to the value Wa. .

23はD/A (デジタル/アナログ)変換器であり、
記憶装置22の駆動電圧値をアナログ量に変換するもの
、24は増幅器であり、D/A変換器23の出力を増幅
し、駆動電圧Vddをドライバ6に供給するものである
23 is a D/A (digital/analog) converter;
An amplifier 24 converts the drive voltage value of the storage device 22 into an analog quantity, which amplifies the output of the D/A converter 23 and supplies the drive voltage Vdd to the driver 6.

第3図はMOSFETのグイナミソク特性図である。FIG. 3 is a characteristic diagram of the MOSFET.

M OS F E T Q sを駆動するには、ゲート
入力容量を充放電する必要がある。
To drive the MOS FET Qs, it is necessary to charge and discharge the gate input capacitance.

第3図(A)においては、横軸をゲート電荷QG(ピコ
クーロン)、縦軸をゲート・ソース電圧VCS(ボルト
)としてダイナミック特性を示している。
In FIG. 3A, dynamic characteristics are shown with the horizontal axis representing the gate charge QG (picocoulombs) and the vertical axis representing the gate-source voltage VCS (volts).

このVGS特性には3つの領域A1、A2、A3があり
、領域A1は、VCSが零と闇値電圧(■い)の間にあ
る領域で、トランジスタQ3はオフである。この間はゲ
ート容量は、一定であることが分かる。
This VGS characteristic has three regions A1, A2, and A3, and region A1 is a region where VCS is between zero and dark value voltage (■), and transistor Q3 is off. It can be seen that the gate capacitance remains constant during this period.

領域A2では、VCSの増加割合は急激に減少しており
、従ってゲート容量が大きく増加していることが分かる
。この領域A2では、ドレイン・ソース1m電圧VOS
が急速に低下しくトランジスタQ3はターン・オンを開
始する)、ミラー容量が入力側に現れる。
It can be seen that in region A2, the rate of increase in VCS is rapidly decreasing, and therefore the gate capacitance is significantly increasing. In this region A2, the drain-source 1m voltage VOS
decreases rapidly and transistor Q3 begins to turn on), and a Miller capacitance appears on the input side.

領域A3ではVCSの傾きは、再び大になるが、領域A
1とは異なって相当にリニアである。この領域では、ト
ランジスタQ3はオン状態であり、■。、は変化せず、
ミラー効果は現れない。
In region A3, the slope of VCS becomes large again;
Unlike 1, it is quite linear. In this region, the transistor Q3 is in the on state, and (2). , does not change,
No mirror effect appears.

このようなダイナミック特性を示すMO3FETQ、に
おいて、駆動電圧(トランジスタ電源電圧)V(Idを
変化してドレイン・ソース間電圧V。、を変化させたと
きのVG3ダイナミック特性の一例を第3図(B)に示
す。
Figure 3 (B ).

図中、曲線a3 、ax % al は、VD!特性で
電源電圧Vddが60V、40V、20Vのときの特性
である。曲線b0、bl、b2、b3は、■、3特性で
、VddがOV、20V、40V、6゜■のときの特性
である。
In the figure, curve a3, ax % al is VD! The characteristics are when the power supply voltage Vdd is 60V, 40V, and 20V. The curves b0, bl, b2, and b3 have three characteristics, and are the characteristics when Vdd is OV, 20V, 40V, and 6°.

この特性図より、Vddを高くする程領域A2が拡がる
ことが分かる。
From this characteristic diagram, it can be seen that the higher Vdd is, the wider the area A2 is.

即ち駆動電圧Vddが高くなる程、ゲートへ充電しなけ
ればならない電荷量が増加し、MOSFETがオンする
タイミングが遅れることになる。
That is, as the drive voltage Vdd becomes higher, the amount of charge that must be charged to the gate increases, and the timing at which the MOSFET is turned on is delayed.

例えば、駆動電圧を60Vと20Vの時を比較すると、
第3図(B)を見ると、60V、20Vの時のゲート蓄
積電荷Q、の差は、約2500ピコクーロンである。制
御回路21からの信号を増幅シ、M OS F E T
 Q 3を駆動する小トランジスタQ+ 、Qzに出力
電流は、高々1ooIIIA程度テあるので、その差は
、 2500X10−”/ 1 oox 10−3=25X
10−’=25nsとなる。
For example, when comparing the drive voltage of 60V and 20V,
Looking at FIG. 3(B), the difference between the gate storage charge Q at 60V and 20V is about 2500 picocoulombs. Amplify the signal from the control circuit 21, MOSFET
The output current of the small transistors Q+ and Qz that drive Q3 is about 1ooIIIA at most, so the difference is 2500X10-''/1ooox 10-3=25X
10-'=25ns.

超音波送受信素子が発生する超音波の周波数fを3.5
M1(zとすると、周期は286nsである。計算によ
れば、1/16周期、18ns以上の時間差はビーム集
束、扇形走査等に影響を与える。
The frequency f of the ultrasonic waves generated by the ultrasonic transmitting/receiving element is 3.5.
Assuming M1(z, the period is 286 ns. According to calculations, a time difference of 1/16 period, 18 ns or more affects beam focusing, fan scanning, etc.).

そこで第2図の実施例の如く、MO3FETQ3のドレ
インとR2の間にバイポーラトランジスタQ4を接続す
る。Q3のドレイン、即ちQ4のエミッタの電位はQ4
のベース電位により決まり、はぼVcに等しい。
Therefore, as in the embodiment shown in FIG. 2, a bipolar transistor Q4 is connected between the drain of MO3FET Q3 and R2. The potential of the drain of Q3, that is, the emitter of Q4 is Q4
is determined by the base potential of , and is approximately equal to Vc.

このため、M OS F E T Q 3がオフの時は
バイポーラトランジスタQ、もオフとなり、バイポーラ
トランジスタQ4のベース電位はVcに等しく、Q4の
エミッタ、部ちQ3のドレイン電位もほぼVcに等しく
なる。
Therefore, when MOS FET Q3 is off, bipolar transistor Q is also off, and the base potential of bipolar transistor Q4 is equal to Vc, and the emitter of Q4 and the drain potential of Q3 are also approximately equal to Vc. .

したがって、M OS F E T Q 3のドレイン
・ソース間電圧はVdd、即ち駆動電圧には依存しない
。またM OS F E T Q sがオンとなる信号
がゲートに印加された時、コンデンサC3と抵抗R3に
より、その信号の微分電流がバイポーラトランジスタQ
4のベースへ印加されるので、MO3FE T Q s
とバイポーラトランジスタQ4は同時にオンとなり、従
来の場合と同様に超音波送受信素子へ駆動パルスが送出
される。
Therefore, the drain-source voltage of MOS FET Q3 does not depend on Vdd, that is, the drive voltage. Also, when a signal that turns on MOS FET Qs is applied to the gate, the differential current of that signal is applied to the bipolar transistor Q by capacitor C3 and resistor R3.
Since it is applied to the base of MO3FE T Q s
and bipolar transistor Q4 are turned on at the same time, and a driving pulse is sent to the ultrasonic transmitting/receiving element as in the conventional case.

尚、駆動電圧値は、記憶装置22に格納してあり、これ
を読出し、変換器23でD/A変換し、増幅器24に入
力し、所要の駆動電圧を得る。
The drive voltage value is stored in the storage device 22, and is read out, subjected to D/A conversion by the converter 23, and input to the amplifier 24 to obtain the required drive voltage.

ビーム集束、扇形走査等に対する駆動タイミングの遅延
は、制御回路21がトランジスタQ、をオンするタイミ
ングの調整により行う。
The drive timing for beam focusing, fan scanning, etc. is delayed by adjusting the timing at which the control circuit 21 turns on the transistor Q.

(b)他の実施例の説明 上述の実施例では、超音波送信回路を超音波診断装置に
用いた例について説明したが、他の超音波機器に用いて
もよく、送信制御部2も他の構成のものであってもよい
(b) Description of other embodiments In the above embodiments, an example in which the ultrasonic transmitting circuit is used in an ultrasonic diagnostic apparatus has been described, but it may also be used in other ultrasonic equipment, and the transmission control unit 2 may also be used in other embodiments. It may have the following configuration.

又、ドライバ6の増幅段を他の構成のものとしてもよい
Further, the amplification stage of the driver 6 may have another configuration.

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
Although the present invention has been described above using examples, the present invention can be modified in various ways according to the gist of the present invention, and these are not excluded from the present invention.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に、本発明によれば、サイドローブ減少
のため素子駆動電圧を変えても、伝播遅延時間を変化す
ることを防止でき、素子駆動タイミングがずれることを
防げるという効果を奏し、ビーム集束及び走査を予定通
り行うことができる。
As explained above, according to the present invention, even if the element drive voltage is changed to reduce sidelobes, the propagation delay time can be prevented from changing, and the element drive timing can be prevented from shifting. Focusing and scanning can be performed on schedule.

又、MOS F ETの耐圧が低くてよいため、高価な
耐圧の高いMOS F ETを用いな(てもよく、更に
構成や制御も簡単であるという効果を奏する。
Further, since the MOS FET only needs to have a low breakdown voltage, it is not necessary to use an expensive MOS FET with a high breakdown voltage, and the structure and control are also simple.

またMOSFETのドレイン側の電圧変化が従来に比べ
小さくなり、ミラー効果による帰還容量の増大を防ぐこ
とが可能である。
Furthermore, the voltage change on the drain side of the MOSFET is smaller than in the past, making it possible to prevent an increase in feedback capacitance due to the Miller effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理図、 第2図は本発明の一実施例構成図、 第3図はMOSFETの特性図、 第4図は超音波診断装置の説明図、 第5図はサイドローブ低減の説明図、 第6図は従来技術の説明図である。 図中、1−アレイ型探触子(トランスデユーサ)、2−
送信制御部、 6− ドライバ、 11〜1N−超音波トランスデユーサ、Q、 −、M 
OS F E T。 Q4・・−バイポーラトランジスタ。
Fig. 1 is a diagram of the principle of the present invention, Fig. 2 is a configuration diagram of an embodiment of the present invention, Fig. 3 is a characteristic diagram of MOSFET, Fig. 4 is an explanatory diagram of an ultrasonic diagnostic device, and Fig. 5 is a side lobe. Figure 6 is an explanatory diagram of the prior art. In the figure, 1- array type probe (transducer), 2-
Transmission control unit, 6-driver, 11-1N-ultrasonic transducer, Q, -, M
O.S.F.E.T. Q4...-Bipolar transistor.

Claims (2)

【特許請求の範囲】[Claims] (1)超音波トランスデューサ(11〜1N)を複数個
配列してなるアレイ型トランスデューサ(1)と、 各超音波トランスデューサ(11〜1N)を駆動するド
ライバ(6)と、 該ドライバ(6)に超音波トランスデューサ(11〜1
N)の駆動タイミング信号とサイドローブの低減のため
の駆動電圧を与える送信制御部(2)とを有する超音波
送信回路において、該ドライバ(6)は、 ソース接地され、該駆動タイミング信号で動作するMO
SFET(Q_3)と、 該MOSFET(Q_3)のドレインがエミッタに接続
され、抵抗(R_2)を経由して該駆動電圧がコレクタ
に供給されるバイポーラトランジスタ(Q_4)とを含
み、 該バイポーラトランジスタ(Q_4)のベースに抵抗(
R_3)を経由して一定電圧源(Vc)を接続したこと
を 特徴とする超音波送信回路。
(1) An array type transducer (1) formed by arranging a plurality of ultrasonic transducers (11 to 1N), a driver (6) that drives each ultrasonic transducer (11 to 1N), and the driver (6). Ultrasonic transducer (11-1
In an ultrasonic transmission circuit having a drive timing signal (N) and a transmission control unit (2) that provides a drive voltage for sidelobe reduction, the driver (6) is source-grounded and operates based on the drive timing signal. MO to do
SFET (Q_3); and a bipolar transistor (Q_4) in which the drain of the MOSFET (Q_3) is connected to the emitter and the drive voltage is supplied to the collector via the resistor (R_2), and the bipolar transistor (Q_4) ) to the base of the resistance (
An ultrasonic transmitting circuit characterized in that a constant voltage source (Vc) is connected via R_3).
(2)前記バイポーラトランジスタ(Q_4)のベース
と前記MOSFET(Q_3)のゲートとをコンデンサ
(C_2)で接続したことを 特徴とする請求項(1)記載の超音波送信回路。
(2) The ultrasonic transmitting circuit according to claim 1, wherein the base of the bipolar transistor (Q_4) and the gate of the MOSFET (Q_3) are connected by a capacitor (C_2).
JP63040054A 1988-02-23 1988-02-23 Ultrasonic transmitting circuit Pending JPH01214346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63040054A JPH01214346A (en) 1988-02-23 1988-02-23 Ultrasonic transmitting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63040054A JPH01214346A (en) 1988-02-23 1988-02-23 Ultrasonic transmitting circuit

Publications (1)

Publication Number Publication Date
JPH01214346A true JPH01214346A (en) 1989-08-28

Family

ID=12570203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63040054A Pending JPH01214346A (en) 1988-02-23 1988-02-23 Ultrasonic transmitting circuit

Country Status (1)

Country Link
JP (1) JPH01214346A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04193270A (en) * 1990-11-27 1992-07-13 Matsushita Electric Ind Co Ltd Ultrasonic diagnosis apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04193270A (en) * 1990-11-27 1992-07-13 Matsushita Electric Ind Co Ltd Ultrasonic diagnosis apparatus

Similar Documents

Publication Publication Date Title
JP4119848B2 (en) Integrated high-voltage switching circuit for ultrasonic transducer arrays
US20220099815A1 (en) Multi-level pulser and related apparatus and methods
US7314445B2 (en) Integrated low-voltage transmit/receive switch for ultrasound imaging system
US7977820B2 (en) Ultrasound transmit pulse generator
EP1374401A2 (en) Circuit and method for controlling a dynamic, bi-directional high voltage analog switch and ultrasound examination apparatus equipped with such a circuit
EP1640744A1 (en) Ultrasonic diagnostic apparatus with low voltage switch in the receive channel
US8947150B2 (en) High-voltage multi-level shifter for ultrasound applications and transmit/receive channel for ultrasound applications using said level shifter
JP4754193B2 (en) Method and apparatus for high voltage switching of an ultrasonic transducer array
US4563899A (en) Ultrasonic imaging apparatus using transducer control
JPH01214346A (en) Ultrasonic transmitting circuit
JPH11290321A (en) Ultrasonic diagnostic system
JP2758226B2 (en) Ultrasound diagnostic equipment
JPH06296610A (en) Ultrasonic diagnostic device
JP2011019757A (en) Ultrasonograph
US4821706A (en) High voltage pulse power drive
JPH11342127A (en) Transmitting circuit for ultrasonongraph
JPH0244273A (en) Ultrasonic transmission circuit
JPS61206434A (en) Ultrasonic diagnostic apparatus
JP4313905B2 (en) Pulse amplifier and ultrasonic diagnostic apparatus using the same
JP3468438B2 (en) Switch circuit and ultrasonic diagnostic apparatus using the same
KR102661556B1 (en) Power Amplifying Circuit
JP3476308B2 (en) Ultrasonic transducer driving method and apparatus, and ultrasonic imaging apparatus
JP2000296128A (en) Ultrasonic wave generator control method, ultrasonic wave generator and ultrasonic image pick up device
JP3079779B2 (en) Ultrasound diagnostic equipment
JPH05212034A (en) Circuit for generating ultrasonic transmission pulse for ultrasonic tomography device