JPH01211191A - Dictionary sorting processor - Google Patents

Dictionary sorting processor

Info

Publication number
JPH01211191A
JPH01211191A JP63038018A JP3801888A JPH01211191A JP H01211191 A JPH01211191 A JP H01211191A JP 63038018 A JP63038018 A JP 63038018A JP 3801888 A JP3801888 A JP 3801888A JP H01211191 A JPH01211191 A JP H01211191A
Authority
JP
Japan
Prior art keywords
sorting
data
memory
circuit
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63038018A
Other languages
Japanese (ja)
Inventor
Akiyoshi Kashiba
柏葉 明美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63038018A priority Critical patent/JPH01211191A/en
Publication of JPH01211191A publication Critical patent/JPH01211191A/en
Pending legal-status Critical Current

Links

Landscapes

  • Character Discrimination (AREA)

Abstract

PURPOSE:To attain the classification of the combination between ascending and descending power priority and first- and last-arrival priority by storing either of distance information in an X-th stage and an X-1-th stage or a distance operation result as the distance information inserted into a classification memory. CONSTITUTION:The distance data of a memory 9 is classified into an ascending power and a descending power according to an aim. A comparative priority circuit 32 compares an operation result AD of a distance arithmetic part 6 with information Dx in the x-th stage of the memory 9. At the time of ascending power designation, AD<Dx is selected, at the time of descending power designation, AD>Dx is selected, at the time of AD=Dx and first-arrival priority designation, Dx is selected, at the time of last-arrival priority designation, AD is selected, and it is outputted from a comparative priority circuit 32. Consequently, a selector 17 selects one piece of information Dxx out of AD, Dx and Dx-1, and it is stored into the x-th stage of the classification memory 9. Thus, the memory 9 is successively rearranged according to the sequence of the ascending and descending powers and first- and last-arrival. The above-mentioned constitution can be applied to the retrieve, preparation and alteration of a dictionary, and the classification is attained according to the aim.

Description

【発明の詳細な説明】 〔概  要〕 辞書メモリからの特徴量データとイメージメモリからの
認識対象文字の特徴量データとから距離演算を行い、そ
の演算結果に応じてソーティング回路がソーティングメ
モリのソーティングを行う辞書ソーティング処理装置に
関し、 辞書検索にも辞書作成にも使用することができ、指定に
よって目的に応したソーティングが可能となることを目
的とし、 該ソーティング回路が、該ソーティングメモリから読み
出したX段目のデータをラッチする第1のラッチ回路と
、該X段目のデータの前段の距離データをラッチする第
2のラッチ回路と、該距離演算結果とEl X段目のデ
ータとを比較して両者の大小関係を該ソーティングメモ
リに対応した昇べき/降べき指定により選択し、同一の
ときは先着/後着優先指定により選択した出力を発生す
る比較優先回路と、該比較優先回路の前回の比較結果を
ラッチする第3のラッチ回路と、該比較優先回路及び第
3のラッチ回路の両比較結果に基づき、該距離演算結果
と該X段目のデータと該x−1段目の距離データとのう
ちから1つを選択して該ソーティングメモリのX段目に
記憶するセレクタと、で構成する。
[Detailed Description of the Invention] [Summary] A distance calculation is performed from the feature amount data from the dictionary memory and the feature amount data of the recognition target character from the image memory, and the sorting circuit performs sorting in the sorting memory according to the calculation result. Regarding the dictionary sorting processing device that performs the A first latch circuit that latches the data in the Xth row, a second latch circuit that latches the distance data in the previous stage of the data in the Xth row, and compares the distance calculation result with the data in the Xth row. A comparison priority circuit that selects the magnitude relationship between the two by ascending/descending designation corresponding to the sorting memory, and when they are the same, generates the selected output by first-come/last-come priority designation, and A third latch circuit that latches the comparison result, and based on the comparison results of the comparison priority circuit and the third latch circuit, calculates the distance calculation result, the X-th stage data, and the x-1st stage distance and a selector that selects one of the data and stores it in the Xth stage of the sorting memory.

〔産業上の利用分野〕 本発明は、辞書ソーティング処理装置に関し、特に辞書
メモリからの特徴量データとイメージメモリからの認識
対象文字の特@量データとから距離演算を行い、その演
算結果に応じてソーティング回路がソーティングメモリ
のソーティングを行う辞書ソーティング処理装置に関す
るものである。
[Industrial Application Field] The present invention relates to a dictionary sorting processing device, and in particular, performs a distance calculation from feature data from a dictionary memory and feature data of a character to be recognized from an image memory, and performs a distance calculation based on the result of the calculation. The present invention relates to a dictionary sorting processing device in which a sorting circuit performs sorting on a sorting memory.

一般に、辞書ソーティング処理装置は、第4図に示すよ
うに、文字認識の辞書検索部lと辞書メモリ(DM)2
とイメージメモリ(IM)4と候補文字レジスタとして
のソーティングメモリ(SM)9とで構成されている。
Generally, a dictionary sorting processing device includes a dictionary search section l for character recognition and a dictionary memory (DM) 2, as shown in FIG.
, an image memory (IM) 4, and a sorting memory (SM) 9 as a candidate character register.

辞書検索部1は更に辞書メモリ2に格納されている4I
準特微量のデータ3と認識対象文字の特@量データ5と
から距離演算を行う距離演算部6と、距離演算結果7に
基づいてソーティングメモリ9から読み出した候補文字
データと比較して並べ替えソーティング結果として再び
ソーティングメモリ9に書き込むソーティング回路8と
、を含んでいる。
The dictionary search unit 1 further uses the 4I stored in the dictionary memory 2.
A distance calculation unit 6 performs a distance calculation from the quasi-feature amount data 3 and the feature data 5 of the character to be recognized, and the distance calculation result 7 is compared with the candidate character data read from the sorting memory 9 and sorted. A sorting circuit 8 writes the sorting results back into the sorting memory 9.

この内、ソーティングメモリ9は第5図に示すように、
1〜N+1位までの候補文字を備え、それぞれソーティ
ングメモリアドレスXa  (初期値)+0〜χ。十N
を有し、それぞれのアドレスにはり、−DHの距離デー
タが格納されている。この場合、χはソーティング段l
&o−Nを示し、DwはX段目の距離データを示してい
る。また、この例では、最下位N+1の候補文字の距離
データが最も大きい、昇べき順に並べである。従って、
この逆の最下位N+1の候補文字の距離データが最も小
さい、降べき順に並べたものもある。
Among these, the sorting memory 9 is as shown in FIG.
Candidate characters from 1 to N+1 are provided, each having a sorting memory address Xa (initial value)+0 to χ. Ten N
, and distance data of -DH is stored in each address. In this case, χ is the sorting stage l
&o-N, and Dw indicates the distance data of the X-th stage. Further, in this example, the candidate characters are arranged in ascending power order, with the lowest N+1 candidate character having the largest distance data. Therefore,
Conversely, there is also a case in which the lowest N+1 candidate characters have the smallest distance data and are arranged in descending power order.

このような辞書ソーティング処理装置では、情報通信処
理の高度化、統合化に伴い、文字認識技術によるイメー
ジ情報からコード情報へのメディア変換に対する要求が
高いが、中でも重要な役割を担っているのが活字メディ
アであり、日本語文書を対象にした文字認識処理の高速
化・多様化が要望されている。
In such dictionary sorting processing devices, as information communication processing becomes more sophisticated and integrated, there is a high demand for media conversion from image information to code information using character recognition technology. Since it is a print media, there is a demand for faster and more diverse character recognition processing for Japanese documents.

〔従来の技術〕[Conventional technology]

第6図は、従来の辞書ソーティング処理装置におけるソ
ーティング回路を示しており、距離演算部6からの距離
演算結果ADは、セレクタ17に送られるとともに、比
較器2oにも送られている。
FIG. 6 shows a sorting circuit in a conventional dictionary sorting processing device, and the distance calculation result AD from the distance calculation section 6 is sent to the selector 17 and also to the comparator 2o.

また、ソーティングメモリ9から読み出したX段目の距
離データDXは、読み出しデータラッチ回路(フリップ
フロップ)12に送られて、距離演算部6からソーティ
ングクロック発生部19により発生されるクロック14
゛にょリランチされてセレクタ17に送られるとともに
比較器2o及びラッチ回路13に送られる。ラッチ回路
13では、ラッチクロック14によりラッチした前回の
データをセレクタ17に送っている。
Further, the distance data DX of the Xth stage read from the sorting memory 9 is sent to the read data latch circuit (flip-flop) 12, and the clock 14 generated by the sorting clock generator 19 from the distance calculator 6
The signal is relaunched and sent to the selector 17, as well as to the comparator 2o and latch circuit 13. The latch circuit 13 sends the previous data latched by the latch clock 14 to the selector 17.

従って、このセレクタ17には、距離データAD、x段
目の距離データDo+及びX段目より1段前の距離デー
タDX−1が入力されることになり、これら3者のうち
の一つが選択されるが、その選択基準は比較器20の出
力21(演算結果ADと距離データDイの比較結果)と
、この出力21をラッチクロック14によってラッチす
るラッチ回路22の出力23(演算結果ADと前段の距
離データDX−1の比較結果)とを用いて行い、その結
果選択されたX段目のソーティングデータD、lXがソ
ーティングメモリ9のX段目に格納される。尚、図示し
ていないが、ソーティングメモリ9の各段の距離データ
にはそれぞれ対応した文字を指定する符号が一緒に格納
されている。
Therefore, the distance data AD, the distance data Do+ of the xth stage, and the distance data DX-1 of the stage one stage before the The selection criteria is the output 21 of the comparator 20 (the comparison result between the calculation result AD and the distance data D), and the output 23 of the latch circuit 22 that latches this output 21 using the latch clock 14 (the calculation result AD and the comparison result). The sorting data D and lX of the Xth stage selected as a result are stored in the Xth stage of the sorting memory 9. Although not shown, the distance data in each stage of the sorting memory 9 are stored together with codes specifying the corresponding characters.

第7図は第6図の回路をより詳しく示したもので、セレ
クタ17は、3つのアンドゲート17a〜17cと、ノ
アゲート17dと、インバータ17eとで構成されてい
る。また、比較器20は、1出力型のコンパレータ20
aと、このコンパレータ20aの出力とともにソーティ
ング指示信号27を入力信号とするアンドゲート20b
及びナントゲート20cとで構成されている。アンドゲ
ート20bの出力28及びナントゲート20cの出力2
9(第6図の信号21に相当)がそれぞれアンドゲート
17a及び17bに人力されている。
FIG. 7 shows the circuit of FIG. 6 in more detail, and the selector 17 is composed of three AND gates 17a to 17c, a NOR gate 17d, and an inverter 17e. Further, the comparator 20 is a single output type comparator 20
a, and an AND gate 20b whose input signals are the output of the comparator 20a and the sorting instruction signal 27.
and a Nantes gate 20c. Output 28 of AND gate 20b and output 2 of Nantes gate 20c
9 (corresponding to signal 21 in FIG. 6) are manually input to AND gates 17a and 17b, respectively.

ナントゲート20cの出力29はアンドゲート20bの
出力を反転させたものであり、ランチ回路22に入力さ
れている。
The output 29 of the Nandt gate 20c is an inverted version of the output of the AND gate 20b, and is input to the launch circuit 22.

従って、第7図に破線で示したインバータIN■1.2
を用い、その代わりにアンドゲート20b、及び口出力
31を割愛すれば、第6図のようにセレクタ17への制
御入力は信号21及び23で済む。
Therefore, the inverter IN■1.2 shown by the broken line in FIG.
If the AND gate 20b and the output 31 are omitted instead, the control inputs to the selector 17 can be reduced to signals 21 and 23, as shown in FIG.

次に上記の従来例の動作を第8図に示すタイムチャート
を参照して説明する。
Next, the operation of the above conventional example will be explained with reference to the time chart shown in FIG.

今、演算した距離データADを第8図に示すように、x
wl、D、<AD<DI と仮定すると、まず、ランチ
回路12にラッチされた最初の距離データD0は比較器
20のコンパレータ20aで比較され、その比較の結果
、コンパレータ20aの出力21は1L°゛レベルとな
り、アンドゲート20bの出力28も“L゛レベルなっ
てナントゲート20cの出力29が“H”レベルとなる
ので、データD0はそのままアンドゲート17b5ノア
ゲート17d、インバータ17eを経てソーティングデ
ータDllXとして出力され、ソーティングメモリ9の
1段目に格納される。
As shown in FIG. 8, the calculated distance data AD is x
Assuming wl, D, < AD < DI, the first distance data D0 latched in the launch circuit 12 is compared by the comparator 20a of the comparator 20, and as a result of the comparison, the output 21 of the comparator 20a is 1L°. The output 28 of the AND gate 20b goes to the "L" level and the output 29 of the Nant gate 20c goes to the "H" level, so the data D0 is passed through the AND gate 17b, the NOR gate 17d, and the inverter 17e as the sorting data DllX. It is output and stored in the first stage of the sorting memory 9.

この時、アンドゲート17aはラッチ回路22のQ出力
30が“L″°°レベルっていることによりアンドゲー
ト17aはディスエーブルになっており演算データAD
はソーティングされない。
At this time, the AND gate 17a is disabled because the Q output 30 of the latch circuit 22 is at the “L”°° level, and the arithmetic data AD
is not sorted.

また、アンドゲート17cもラッチ回路22のζ出力3
1が最初は“L”になっているので、ディスエーブル状
態にある。
Furthermore, the AND gate 17c also has the ζ output 3 of the latch circuit 22.
1 is initially at "L", so it is in a disabled state.

読み出しデータラッチクロック14により、次の距離デ
ータD、がソーティングメモリ9から読み出されると、
今度はDX−、=D、 、D、=D。
When the next distance data D is read out from the sorting memory 9 by the read data latch clock 14,
This time DX-, =D, ,D, =D.

となり、コンパレータ20aの出力は、“H”レベルに
なり、ソーティング指示信号27とのアンドをとると信
号2日としてアンドゲート17aに入力される。このと
き、前回の比較により信号29が“Ho“レベルになっ
ていたため、ラッチ回路22のQ出力30もH”レベル
になっている。
Therefore, the output of the comparator 20a becomes "H" level, and when it is ANDed with the sorting instruction signal 27, it is inputted to the AND gate 17a as a signal 2 days. At this time, since the signal 29 was at the "Ho" level as a result of the previous comparison, the Q output 30 of the latch circuit 22 is also at the "H" level.

従って、演算結果ADはアンドゲート17aを経てソー
ティングデータDXXとしてソーティングメモリ9の2
段目にソーティングされる。
Therefore, the calculation result AD passes through the AND gate 17a and becomes the sorting data DXX at 2 of the sorting memory 9.
Sorted into rows.

この時、今回の信号29が“L”レベルにあり、ラッチ
回路22のζ出力31が“L”レベルにあるため、デー
タD0、Dlは出力されないことになる。
At this time, since the current signal 29 is at the "L" level and the ζ output 31 of the latch circuit 22 is at the "L" level, the data D0 and Dl are not output.

次の読み出しクロック14では、D x−、= D +
、Dx=Dz となるため、D、がソーティングデータ
としてソーティングメモリ9の3段目にソーティングさ
れる。
At the next read clock 14, D x−, = D +
, Dx=Dz, so D is sorted into the third stage of the sorting memory 9 as sorting data.

この後は、距離データDz−t)sが順次距離データの
大きい方にシフトされて1つの未知文字に対するソーテ
ィングメモリ9のソーティングが終了することになる。
After this, the distance data Dz-t)s is sequentially shifted to the larger distance data, and the sorting of one unknown character in the sorting memory 9 is completed.

尚、第8図では、セレクタ17からの出力18がソーテ
ィングメモリ9に順次格納されて行く順にDolSDl
l、D2′、、、→D6I11D1−1D2會り・・・
のように示している。
In FIG. 8, the outputs 18 from the selector 17 are sequentially stored in the sorting memory 9.
l, D2',,, → D6I11D1-1D2 meeting...
It is shown as follows.

このようにして、外部メモリである候補文字レジスタと
してのソーティングメモリに入っている候補文字の距離
データと、1文字の距離演算が終了する度にソーティン
グ回路に入力される距離データとを比較して候補に入ら
なければ、そのデータは捨てられ、最終的には、認識対
象文字に最も近い候補文字が残ることになる。
In this way, the distance data of candidate characters stored in the sorting memory as a candidate character register, which is an external memory, is compared with the distance data input to the sorting circuit every time the distance calculation for one character is completed. If the data does not fit into the candidates, that data is discarded, and ultimately the candidate character closest to the recognition target character remains.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このような従来の辞書ソーティング処理装置では、ソー
ティングメモリは昇べき、即ち距離データの小さい方か
ら大きい方にソーティングされており、最下位候補の持
つ距離データよりも大きいデータは捨てられることにな
る。
In such a conventional dictionary sorting processing device, the sorting memory is sorted in ascending order, that is, from the smallest distance data to the largest distance data, and data larger than the distance data of the lowest candidate is discarded.

また、最下位候補と同じ距離データの場合には、先着デ
ータの方が優先する。というのは、比較器20は例えば
′H”出力の場合はAD<DX、’L”出力の場合はA
D≧D8となるからである。
Furthermore, in the case of the same distance data as the lowest candidate, the first-arrived data has priority. This is because the comparator 20 has, for example, AD<DX in the case of 'H' output, and A in the case of 'L' output.
This is because D≧D8.

このため、辞書の検討を行う時など、幅広いデータが集
められず、ソーティングメモリが外部メモリで、いくら
でも候補文字が増やせるという、辞書検討時に有利な条
件が充分に活かせないという問題点があった。
For this reason, when considering dictionaries, it was not possible to collect a wide range of data, and the advantageous conditions when considering dictionaries, such as the sorting memory being an external memory and the ability to increase the number of candidate characters as much as possible, were not fully utilized.

従って、本発明は、辞書メモリからの特徴量データとイ
メージメモリからの認識対象文字の特徴量データとから
距離演算を行い、その演算結果に応じてソーティング回
路がソーティングメモリのソーティングを行う辞書ソー
ティング処理装置において、辞書検索にも辞書作成・変
更にも使用することができ、指定によって目的に応じた
ソーティングが可能となることを目的とする。
Therefore, the present invention provides a dictionary sorting process in which a distance calculation is performed from the feature amount data from the dictionary memory and the feature amount data of the recognition target character from the image memory, and the sorting circuit sorts the sorting memory according to the calculation result. The device can be used for dictionary searches as well as dictionary creation and modification, and the purpose is to enable sorting according to the purpose by specifying the device.

〔課題を解決するための手段〕 上記の目的を達成するため、本発明に係る辞書ソーティ
ング処理装置では、第1図に概念的に示すように、ソー
ティング回路8が、ソーティングメモリ9から読み出し
たX段目のデータDXをラッチする第1のラッチ回路1
2と、該X段目のデータD、の前段の距離データDx−
,をラッチする第2のラッチ回路13と、該距離演算結
果ADと該X段目のデータD、とを比較して両者の大小
関係を該ソーティングメモリ9に対応した昇べき/降べ
き指定により選択し、同一のときは先着/後着優先指定
により選択した出力を発生する比較優先回路32と、該
比較優先回路32の前回の比較結果をラッチする第3の
ラッチ回路22と、該比較優先回路32及び第3のラッ
チ回路22の両比較結果に基づき、該距離演算結果AD
と該X段目のデータD、と該x−1段目の距離データD
や−1とのうちから1つのデータを選択して該ソーティ
ングメモリ9のX段目に記憶するセレクタ17と、を備
えている。
[Means for Solving the Problems] In order to achieve the above object, in the dictionary sorting processing device according to the present invention, as conceptually shown in FIG. First latch circuit 1 that latches the data DX of the stage
2 and the previous stage distance data Dx- of the X-th stage data D.
, the second latch circuit 13 that latches the distance calculation result AD and the X-th stage data D, and determines the magnitude relationship between the two by specifying the ascending power/descending power corresponding to the sorting memory 9. a comparison priority circuit 32 that generates the selected output based on first-come/last-arrival priority designation when they are the same; a third latch circuit 22 that latches the previous comparison result of the comparison priority circuit 32; Based on the comparison results of the circuit 32 and the third latch circuit 22, the distance calculation result AD
, the X-th stage data D, and the x-1st stage distance data D
and -1, and a selector 17 that selects one piece of data from ``-1'' and stores it in the X-th stage of the sorting memory 9.

〔作   用〕[For production]

本発明では、まず、ソーティングメモリ9を目的に応じ
て昇べきか又は降べきとなるように距離データのソーテ
ィングをしておく、そして、比較優先回路32では、演
算結果ADとソーティングメモリ9のX段目のデータD
Xとを比較する。
In the present invention, first, the distance data is sorted in the sorting memory 9 so that it is ascending or descending depending on the purpose, and then, in the comparison priority circuit 32, the calculation result AD and the X of the sorting memory 9 are sorted. Row data D
Compare with X.

この場合の比較結果としては、■AD<DX、■AD>
DX、■AD−D、の3つが存在し、昇べき指定のとき
は■が選択され、陣べき指定のときは■が選択され、そ
して、■の関係にあるときには、先着優先指定であれば
元から記憶されているDxが優先され、後着優先指定で
あれば演算結果ADが優先的に選択されるように比較優
先回路32から出力が発生される。
In this case, the comparison results are: ■AD<DX, ■AD>
There are three types: DX, ■AD-D, and ■ is selected when the designation is to ascend, ■ is selected when the designation is to move, and when there is a relationship of ■, if it is the first-come, first-served designation, An output is generated from the comparison priority circuit 32 so that the originally stored Dx is prioritized, and if the later arrival priority is specified, the calculation result AD is preferentially selected.

従って、比較優先回路32からの出力が発生されたとき
には、従来と同様に、距離演算結果ADとX段目のデー
タD、と該χ−1段目の距離データDX−1とのうちか
らセレクタ17が1つのデータDXl+を選択し該ソー
ティングメモリ9のX段目に記憶する。
Therefore, when the output from the comparison priority circuit 32 is generated, the selector is selected from among the distance calculation result AD, the X-th stage data D, and the χ-1st stage distance data DX-1, as in the conventional case. 17 selects one data DXl+ and stores it in the Xth stage of the sorting memory 9.

このようにして順次、ソーティングメモリの並べ替えを
昇べきか又は降べきかに応じて、更に先着Illか後着
順かに応じて行うことができる。
In this way, the sorting memory can be sequentially rearranged depending on whether the sorting memory should be ascended or descended, and further depending on whether it is first-come-first-served or last-come-first-served.

〔実 施 例〕〔Example〕

以下、上記の本発明の辞書ソーティング処理装置を実施
例に沿って説明する。
Hereinafter, the dictionary sorting processing device of the present invention described above will be explained along with examples.

第2図は、本発明の辞書ソーティング処理装置に用いる
ソーティング回路の一実施例を示したもので、第7図の
構成とは比較優先回832の構成が異なっている。
FIG. 2 shows an embodiment of the sorting circuit used in the dictionary sorting processing device of the present invention, and the configuration of the comparison priority circuit 832 is different from the configuration shown in FIG.

この実施例での比較優先回路32は、演算結果ADとソ
ーティングメモリ9のX段目の距離データD、とを入力
し、■AD<DX 、■AD>D。
The comparison priority circuit 32 in this embodiment inputs the calculation result AD and the distance data D of the X-th stage of the sorting memory 9, and receives the data D as AD<DX, AD>D.

、■AD=D、の時にそれぞれ5H゛レベルとなる3つ
の出力端子T1〜T3を有するコンパレータ32aと、
コンパレータ32aの出力端子TI、T2の出力信号を
昇べき/降べき指定信号(これは図示しないシーケンサ
によって生成される信号)に基づいて選択するセレクタ
32bと、コンパレータ32aの出力端子T3と先着/
後着優先指定信号(この信号も図示しないシーケンサに
よって選択される)とのアンドゲート32Cと、セレク
タ32bの出力とアンドゲート32cの出力とのオアゲ
ート32dと、上述したゲート20b120cとで構成
されている。
, ■A comparator 32a having three output terminals T1 to T3 each having a 5H level when AD=D;
A selector 32b selects the output signals of the output terminals TI and T2 of the comparator 32a based on a signal specifying whether to increase or decrease (this is a signal generated by a sequencer not shown), and output terminal T3 of the comparator 32a and
It is composed of an AND gate 32C with the last arrival priority designation signal (this signal is also selected by a sequencer not shown), an OR gate 32d with the output of the selector 32b and the output of the AND gate 32c, and the above-mentioned gate 20b120c. .

尚、この実施例においても、第7図と同様に、インバー
タINVI、INV2を用いることにより、信号28及
び31をセレクタ17の内部で生成することができる。
In this embodiment as well, the signals 28 and 31 can be generated inside the selector 17 by using the inverters INVI and INV2, as in FIG.

次に、この実施例の動作を以下に説明する。Next, the operation of this embodiment will be explained below.

第3図は、第2図のオアゲート32dの出力信号の論理
状態を示しており、この第3図において今、降べき指定
で後者優先指定であると仮定すると、ソーティングメモ
リ9もこれに対応して降べき順にソーティングされてい
る。また、x=1であり、上記の従来例と同様に距離デ
ータの関係が、Do <AD<DI とする。
FIG. 3 shows the logical state of the output signal of the OR gate 32d in FIG. sorted in descending order. Further, it is assumed that x=1 and the relationship of distance data is Do < AD < DI as in the above conventional example.

かかる場合、コンパレータ32aの比較結果は、出力端
子TIが“H″゛゛レベルり、出力端子T2及びT3が
“L”レベルとなるが、降べき指定によりセレクタ32
bは出力端子T2の出力を選択するので、オアゲート3
2dの入力は“L”レベルとなる。また、後着優先指定
を′H゛レヘレベすると、アンドゲート32cの出力は
′L゛レヘレベなる。従って、オアゲート32dの出力
は′″L″°となる。
In such a case, the comparison result of the comparator 32a is that the output terminal TI becomes "H" level and the output terminals T2 and T3 become "L" level.
Since b selects the output of output terminal T2, OR gate 3
The input of 2d becomes "L" level. Furthermore, when the last arrival priority designation is set to 'H' level, the output of the AND gate 32c becomes 'L' level. Therefore, the output of the OR gate 32d becomes ``L''°.

もし、AD>D、であれば、出力端子T2のレベルは“
H”′となるため、これをセレクタ32bを介して受け
るオアゲート32dの出力は第3図に示すように“H”
 レベルとなる。
If AD>D, the level of output terminal T2 is “
Therefore, the output of the OR gate 32d which receives this via the selector 32b becomes "H" as shown in FIG.
level.

同様にして、昇べき・後着優先、降べき・先着優先の場
合も第3図に示すようになる。
Similarly, the case of ascending/last-come-first-served priority and descending/first-come-first-served priority is also shown in Fig. 3.

尚、本発明において昇べき・先着優先指定を行う場合に
は、第8図に示すタイムチャートと同じタイムチャート
が得られることになる。
Incidentally, in the case where priority/first-come, first-served priority is specified in the present invention, the same time chart as the time chart shown in FIG. 8 will be obtained.

〔発明の効果〕〔Effect of the invention〕

このように、本発明の辞書ソーティング処理装置によれ
ば、昇べき/降べき及び先着/後着優先指定により、ソ
ーティングメモリに入る距離データDLXは、ソーティ
ング前のX段目の距離データDkと、x−1段目の距離
データD I+−1と、距離演算結果ADの3つのうち
のいずれかが入るように構成したので、昇べき・後着優
先に加えて、昇べき・後着優先、降べき・先着優先、降
べき・後着優先ソーティングが可能となり、辞書検索だ
けでなく、辞書の内容の検討にも種々利用することがで
きる。
As described above, according to the dictionary sorting processing device of the present invention, due to the ascending/descending and first-come/last-come priority designation, the distance data DLX stored in the sorting memory is the X-th distance data Dk before sorting, Since the configuration is configured so that one of three items, the distance data D I+-1 of the x-1st stage and the distance calculation result AD, can be entered, in addition to the ascending priority/last arrival priority, the ascending priority/last arrival priority, It is possible to perform sorting on a first-come, first-served basis, and on a last-come first-served basis, and can be used not only for dictionary searches but also for examining the contents of dictionaries.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る辞書ソーティング処理装置におけ
るソーティング回路を概念的に示すブロック図、 第2図は本発明の辞書ソーティング処理装置に用いられ
るソーティング回路の一実施例を示すブロック図、 第3図は本発明の辞書ソーティング処理装置に用いられ
る比較優先回路の論理状態を、昇べき/降べき及び先着
/後着優先指定と対応して示す図、第4図は本発明の辞
書ソーティング処理装置全体構成を示すブロック図、 第5図はソーティングメモリを示す図、第6図は従来の
辞書ソーティング処理装置におけるソーティング回路を
示すブロック図、第7図は従来の辞書ソーティング処理
装置におけるソーティング回路の一実施例を示す図、第
8図は昇べき・先着優先の場合のソーティング処理を示
すタイムチャート図、である。 第1図及び第4図において、 2・・・辞書メモリ、 4・・・イメージメモリ、 6・・・距離演算部、 8・・・ソーティング回路、 9・・・ソーティングメモリ、 12.13.22・・・ラッチ回路、 17・・・セレクタ、 32・・・比較優先回路。 尚、図中、同一符号は同−又は相当部分を示す。 ソーティング回路の鬼り意図 第1図 2と 従来のソーティング回路 第6図 省を床のソーアイレグ回路の具イホ佼1第7図
FIG. 1 is a block diagram conceptually showing a sorting circuit in a dictionary sorting processing device according to the present invention; FIG. 2 is a block diagram showing an embodiment of a sorting circuit used in a dictionary sorting processing device according to the present invention; The figure shows the logical states of the comparison priority circuit used in the dictionary sorting processing device of the present invention in correspondence with ascending/descending and first-come/last-come priority designations. FIG. 5 is a block diagram showing the overall configuration; FIG. 5 is a diagram showing a sorting memory; FIG. 6 is a block diagram showing a sorting circuit in a conventional dictionary sorting processing device; FIG. 7 is a block diagram showing a sorting circuit in a conventional dictionary sorting processing device. FIG. 8, which is a diagram showing an embodiment, is a time chart showing sorting processing in the case of ascending priority/first come first served. 1 and 4, 2...Dictionary memory, 4...Image memory, 6...Distance calculation section, 8...Sorting circuit, 9...Sorting memory, 12.13.22 ...Latch circuit, 17...Selector, 32...Comparison priority circuit. In the drawings, the same reference numerals indicate the same or corresponding parts. Intention of sorting circuit Fig. 1 Fig. 2 and conventional sorting circuit Fig. 6 Fig. 7

Claims (1)

【特許請求の範囲】 辞書メモリ(2)からの特徴量データとイメージメモリ
(4)からの認識対象文字の特徴量データとから距離演
算を行い、その演算結果(AD)に応じてソーティング
回路(8)がソーティングメモリ(9)のソーティング
を行う辞書ソーティング処理装置において、該ソーティ
ング回路(8)が、 該ソーティングメモリ(9)から読み出したx段目のデ
ータ(D_x)をラッチする第1のラッチ回路(12)
と、 該x段目のデータ(D_x)の前段の距離データ(D_
x_−_1)をラッチする第2のラッチ回路(13)と
、該距離演算結果(AD)と該x段目のデータ(D_x
)とを比較して両者の大小関係を該ソーティングメモリ
(9)に対応した昇べき/降べき指定により選択し、同
一のときは先着/後着優先指定により選択した出力を発
生する比較優先回路(32)と、該比較優先回路(32
)の前回の比較結果をラッチする第3のラッチ回路(2
2)と、 該比較優先回路(32)及び第3のラッチ回路(22)
の両比較結果に基づき、該距離演算結果(AD)と該x
段目のデータ(D_x)と該x−1段目の距離データ(
D_x_−_1)とのうちから1つのデータを選択して
該ソーティングメモリ(9)のx段目に記憶するセレク
タ(17)と、 を備えたことを特徴とする辞書ソーティング処理装置。
[Claims] Distance calculation is performed from the feature amount data from the dictionary memory (2) and the feature amount data of the recognition target character from the image memory (4), and the sorting circuit ( 8) is a dictionary sorting processing device that sorts a sorting memory (9), and the sorting circuit (8) includes a first latch that latches the x-th stage data (D_x) read from the sorting memory (9). Circuit (12)
and distance data (D_x) before the x-th data (D_x).
a second latch circuit (13) that latches the distance calculation result (AD) and the x-th stage data (D_x
), the comparison priority circuit selects the magnitude relationship between the two according to the ascending/descending designation corresponding to the sorting memory (9), and when they are the same, generates the selected output according to the first-come/last-come priority designation. (32) and the comparison priority circuit (32)
), the third latch circuit (2) latches the previous comparison result of
2), the comparison priority circuit (32) and the third latch circuit (22)
Based on the comparison results of both the distance calculation result (AD) and the x
The row data (D_x) and the x-1 row distance data (
A dictionary sorting processing device comprising: a selector (17) that selects one data from D_x_-_1) and stores it in the x-th stage of the sorting memory (9).
JP63038018A 1988-02-19 1988-02-19 Dictionary sorting processor Pending JPH01211191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63038018A JPH01211191A (en) 1988-02-19 1988-02-19 Dictionary sorting processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63038018A JPH01211191A (en) 1988-02-19 1988-02-19 Dictionary sorting processor

Publications (1)

Publication Number Publication Date
JPH01211191A true JPH01211191A (en) 1989-08-24

Family

ID=12513834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63038018A Pending JPH01211191A (en) 1988-02-19 1988-02-19 Dictionary sorting processor

Country Status (1)

Country Link
JP (1) JPH01211191A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116326A (en) * 1984-07-03 1986-01-24 Agency Of Ind Science & Technol Sort processor
JPS6237739A (en) * 1985-08-12 1987-02-18 Nippon Telegr & Teleph Corp <Ntt> Sorting processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116326A (en) * 1984-07-03 1986-01-24 Agency Of Ind Science & Technol Sort processor
JPS6237739A (en) * 1985-08-12 1987-02-18 Nippon Telegr & Teleph Corp <Ntt> Sorting processor

Similar Documents

Publication Publication Date Title
US4698751A (en) Systolic array for solving cyclic loop dependent algorithms
JPH06187497A (en) Character recognition method
JPH0314075A (en) Document retrieval device
JPH0689302A (en) Dictionary memory
US5185849A (en) Digital fuzzy inference apparatus having time divisional control function
US5247688A (en) Character recognition sorting apparatus having comparators for simultaneous comparison of data and corresponding key against respective multistage shift arrays
JPH01211191A (en) Dictionary sorting processor
US6698001B2 (en) Method for generating register transfer level code
JPS63153632A (en) Character string retrieval system
JPS63187334A (en) Character-string pattern matching device
JPH0535923A (en) Pattern discrimination circuit
JP3353769B2 (en) Character recognition device, character recognition method, and character recognition program recording medium
SU1631729A1 (en) Binary-to-unitary binary code converter
SU898421A1 (en) Number comparing device
JPS63257030A (en) Character string retrieving circuit
JPH04340166A (en) Retrieval device for word dictionary
JPH03251974A (en) Matching device for character recognizer
JPH0337766A (en) Word dictionary retrieving device
JPH01234930A (en) Method and device for retrieving character string
JPH01166187A (en) Method for recognizing character
JPH0344791A (en) Matching device for character recognizing device
JPH0424887A (en) Character recognizing device
JPH0337765A (en) Word dictionary retrieving device
Hamaguchi et al. Hardware‐Matching Algorithm for High‐Speed Linguistic Processing in Continuous Speech‐Recognition Systems
JPH0268663A (en) Character string retrieving device