JPH01211042A - System for executing test program - Google Patents
System for executing test programInfo
- Publication number
- JPH01211042A JPH01211042A JP63035235A JP3523588A JPH01211042A JP H01211042 A JPH01211042 A JP H01211042A JP 63035235 A JP63035235 A JP 63035235A JP 3523588 A JP3523588 A JP 3523588A JP H01211042 A JPH01211042 A JP H01211042A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- test
- test program
- control table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 31
- 230000010365 information processing Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理システムに係り、特に、複数の入出
力装置に対するサービス試験を効率よく行うに好適な試
験プログラムの実行方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing system, and particularly to a test program execution method suitable for efficiently performing service tests on a plurality of input/output devices.
複数の入出力装置に対する試験を開始するに先立ち、オ
ペレータが入出力装置アドレス及び入出力装置タイプを
入力しプログラムが、試験対象入出力装置を識別し入出
力テストプログラムを決定する方式は、その処理のため
に入出力装置が多くなればなる程、台数に比例して多く
の時間を必要とする欠点がある。Before starting a test on multiple input/output devices, the operator inputs the input/output device address and input/output device type, and the program identifies the input/output devices to be tested and determines the input/output test program. Therefore, the more input/output devices there are, the more time is required in proportion to the number of devices.
なお、この種の技術は、例えば、特開昭６１−６７１４
９号公報に開示される。Note that this type of technology is disclosed in, for example, Japanese Patent Application Laid-Open No. 61-6714.
It is disclosed in Publication No. 9.
入出力装置の台数が増加する傾向にある近年の情報処理
システムを試験する場合、前述の試験を開始する前に必
ず試験対象の入出力装置に対する制御テーブルを作成す
る従来技術は、入出力装置が多くなればなる程、試験開
始までの時間が多く必要となり、短時間に全ての入出力
装置の試験を行うことが望めないという問題点がある。When testing information processing systems in recent years, where the number of input/output devices tends to increase, the conventional technique of always creating a control table for the input/output device to be tested before starting the test described above is The problem is that the more there are, the more time is required to start the test, and it is not possible to test all input/output devices in a short period of time.
本発明の目的は、前述の従来技術の問題点を解決し、短
時間に情報処理システムの入出力装置の試験を行える試
験プログラムの実行方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the prior art described above and to provide a test program execution method that can test input/output devices of an information processing system in a short time.
上記目的は、オペレータが入力した入出力装置アドレス
及び入出力装置タイプとあらかじめ試験プログラム内に
備えた入出力装置タイプと入出力テストプログラムの対
応を示すリンケージテーブルによって、入出力装置アド
レス単位に入出力テストプログラムを決定し、入出力装
置アドレスと１対１に作成する入出力制御テーブル内に
、入出力テストプログラムのアドレスを格納する機能を
備え、試験プログラムと入出力制御テーブル群及びこれ
らのプログラムを主記憶装置上にロードするためのＩＰ
Ｌブートプログラムを編集し、入出力装置に蓄積する機
能を備えることによって、工ＰＬ操作により蓄積した試
験プログラムと入出力制御テーブル群を短時間に再現で
きるようにすることにより達成される。The above purpose is to use a linkage table that shows the correspondence between the input/output device address and input/output device type input by the operator, the input/output device type prepared in advance in the test program, and the input/output test program. It is equipped with a function to store the address of the input/output test program in the input/output control table that determines the test program and creates one-to-one correspondence with the input/output device address. IP for loading onto main storage
This is achieved by providing a function for editing the L boot program and storing it in the input/output device, thereby making it possible to reproduce the test program and input/output control table group accumulated through the engineering PL operation in a short time.
入出力制御テーブル内に設けられた、入出力テストプロ
グラムポインタは、入出力装置を試験する入出力テスト
プログラムのアドレスを示し、試験対象入出力装置の入
出力制御テーブル群と試験プログラムを、試験プログラ
ムに設けた、入出力装置に対して、編集して蓄積する機
能により、−度作成された入出力制御テーブルと試験プ
ログラムは、再利用できる形で蓄積され、以後、この蓄
積されたプログラムは、ＩＰＬ操作により、主記憶装置
上に再現されるので、短時間で試験を開始することがで
きる。The input/output test program pointer provided in the input/output control table indicates the address of the input/output test program that tests the input/output device. With the function to edit and store input/output devices, the input/output control tables and test programs created each time are stored in a form that can be reused. Since the IPL operation reproduces the data on the main memory, the test can be started in a short time.
以下、本発明による試験プログラムの実行方式の一実施
例を図面により詳細に説明する。Hereinafter, one embodiment of the test program execution method according to the present invention will be described in detail with reference to the drawings.
第１図は本発明の試験プログラムの実行方式が適用され
る情報処理システムの一例を示す構成図、第２図は入出
力装置と１対１に対応した入出力制御テーブルとリンケ
ージテーブルと入出力テストプログラムの関連を示す図
、第３図は試験プログラムと入出力制御テーブルの主記
憶装置上の配置図、第４図は本発明の詳細な説明するフ
ローチャートである。第１図〜第３図において、１は中
央処理装置、２は主記憶装置、３はチャネル制御装置、
３１〜：３ｎはチャネル、３１１〜３１７１は入出力制
御装置、３１１１〜３１７１＊は入出力装置。Fig. 1 is a configuration diagram showing an example of an information processing system to which the test program execution method of the present invention is applied, and Fig. 2 shows an input/output control table, linkage table, and input/output in one-to-one correspondence with input/output devices. FIG. 3 is a diagram showing the relationship between test programs, FIG. 3 is a layout diagram of the test program and the input/output control table on the main storage device, and FIG. 4 is a flowchart explaining the present invention in detail. In FIGS. 1 to 3, 1 is a central processing unit, 2 is a main storage device, 3 is a channel control device,
31 to 3n are channels, 311 to 3171 are input/output control devices, and 3111 to 3171* are input/output devices.
Ｔ３１１１〜Ｔ３１−ｎｎは入出力制御テーブル。T3111 to T31-nn are input/output control tables.
Ｔ１はリンケージテーブル、Ｐ２１〜Ｐ２２は入出力テ
ストプログラムである。T1 is a linkage table, and P21 and P22 are input/output test programs.
本発明が適用される情報処理システムは、第１図に示す
ように、複数の入出力装置３１１１〜３１１η、３１２
１〜３１２＊、・・・３１＊１〜３１７１７１が夫々対
応する複数の入出力制御装置３１１〜３１？１に接続さ
れ、これらの入出力制御装置３１１〜３１７１がチャネ
ル３１を介してチャネル制御装置３に接続され、さらに
、チャネル制御装置３が中央処理装置１と主記憶装置２
に接続されて構成される。チャネル３２〜３ｙには、チ
ャネル３１と同様に入出力制御装置、入出力装置が接続
されているが、説明の便宜上省略しである。As shown in FIG. 1, an information processing system to which the present invention is applied includes a plurality of input/output devices 3111 to 311η, 312
1 to 312*, . 3, and the channel control device 3 is further connected to the central processing unit 1 and the main storage device 2.
connected to and configured. The channels 32 to 3y are connected to an input/output control device and an input/output device like the channel 31, but these are omitted for convenience of explanation.
第１図に示す計算機システムを構成する入出力装置３１
１１〜３１７１ｎに対応して作成される入出力制御テー
ブルＴ３１１１〜Ｔ３１７１７１は、第２図に示すよう
に、入出力装置アドレス５１１〜５１７１と、入出力装
置タイプと入出力テストプログラムＰ２１〜Ｐ２７１と
の対応を示すリンケージテーブルＴ１によって決定され
る入出力テストプログラムポインタ５２１〜５２７１を
含んで構成される。Input/output device 31 configuring the computer system shown in FIG.
As shown in FIG. 2, the input/output control tables T3111 to T317171 created corresponding to 11 to 3171n are the input/output device addresses 511 to 5171, the input/output device types, and the input/output test programs P21 to P271. It is configured to include input/output test program pointers 521 to 5271 determined by a linkage table T1 indicating correspondence.
入出力制御テーブルＴ３１１１〜Ｔ３１７１７１と試験
プログラムを構成する試験プログラム制御部Ｐ１．リン
ケージテーブルＴｌ、入出力テストプログラムＰ２１〜
Ｐ２７１は、第３図に示すように試験開始時に主記憶装
置２に格納する。A test program control unit P1. which configures input/output control tables T3111 to T317171 and a test program. Linkage table Tl, input/output test program P21~
P271 is stored in the main storage device 2 at the start of the test as shown in FIG.
このように構成された本発明の一実施例の動作を第４図
に示すフローチャートにより説明する。The operation of one embodiment of the present invention configured as described above will be explained with reference to the flowchart shown in FIG.
■ まず、試験プログラムを主記憶装置２に格納し初期
設定を行う（処理ＳＬ、Ｓ２）。(1) First, the test program is stored in the main storage device 2 and initial settings are performed (processing SL, S2).
■ もし、試験プログラム格納時（処理ＳＬ）に入出力
制御テーブルＴ３１１１〜Ｔ３１７１ｎが主記憶装置２
に格納されていて、新規に入出力制御テーブルＴ３１１
１〜３１７１７１を作成する必要が無い場合は、入出力
制御テーブルの作成は行われない。オペレータの介入に
より入出力制御テーブルＴ３１１１〜Ｔ３１ｎ７１の作
成指示があれば、入出力制御テーブルＴ３１１１〜Ｔ３
１７１７１を作成する（処理Ｓ３．Ｓ４）。■ If the input/output control tables T3111 to T3171n are stored in the main memory 2 during test program storage (processing SL)
is stored in the input/output control table T311.
If there is no need to create 1 to 317171, the input/output control table is not created. If there is an instruction to create input/output control tables T3111 to T31n71 due to operator intervention, input/output control tables T3111 to T3
17171 is created (processing S3.S4).
■ オペレータの介入により、試験プログラムの蓄積要
求があれば、ＩＰＬローダ、試験プログラムと入出力制
御テーブルＴ３１１１〜Ｔ３１７１＊を入出力装置３１
１１〜３１ｎ７１のうち、オペレータにより指定された
１つの入出力装置に編集して出力する（処理Ｓ５゜Ｓ６
）。■ If there is a request to store a test program due to operator intervention, the IPL loader, test program and input/output control tables T3111 to T3171* are transferred to the input/output device 31.
Edit and output to one input/output device specified by the operator among 11 to 31n71 (processing S5゜S6
).
■ オペレータの試験実行指示により、入出力制御テー
ブルＴ３１１１〜Ｔ３１ｎ７１に基づいて入出力装置の
試験を実行しく処理Ｓ７）。(2) Based on the operator's test execution instruction, the input/output device is tested based on the input/output control tables T3111 to T31n71 (S7).
試験結果の報告を行い（処理Ｓ８）、試験を終了する。The test results are reported (processing S8) and the test is ended.
処理Ｓ６により作成した入出力制御テーブルを含む試験
プログラムにより、情報処理システムの入出力装置等の
試験を行う場合、処理Ｓ４の入出力制御テーブルの作成
を省略することが可能となる。When testing input/output devices of an information processing system using a test program including the input/output control table created in step S6, it is possible to omit creating the input/output control table in step S4.
以上の説明から明らかなように、本発明によれば、複数
の入出力装置の試験のための入出力制御テーブルが準備
できた時点の主記憶装置の内容を再利用可能な状態に編
集して、入出力装置の媒体に蓄積することによって、入
出力装置の数が増大しても、短時間に目的とする試験の
開始ができるので、情報処理システムの正常性の確認、
障害検出時間の短縮に大きな効果がある。As is clear from the above description, according to the present invention, the contents of the main storage device at the time when the input/output control table for testing multiple input/output devices is prepared are edited into a reusable state. By accumulating data in the media of input/output devices, even if the number of input/output devices increases, the desired test can be started in a short time, making it possible to confirm the normality of the information processing system.
This has a great effect on reducing failure detection time.
第１図は本発明の試験プログラムの実行方式が適用され
る情報処理システムの一例を示す構成図、第２図は入出
力装置と１対１に対応した入出力制御テーブル、リンケ
ージテーブルおよび入出力テ４ドブログラムの関連を示
す図、第３図は試験プログラムと入出力制御テーブルの
主記憶装置上の配置図、第４図は本発明の詳細な説明す
るフロチャートである。
１・・・中央処理装置、２・・・主記憶装置、３・・・
チャネル制御装置、３１〜３ｎ・・・チャネル、３１１
〜３１７２・・・入出力制御装置、３１１１〜３１７１
７１・・・入出力装置、Ｔ３１１１〜Ｔ３１７１７１・
・・入出力制御テーブル、入出力テストプログラム・・
・Ｐ２１〜Ｐ２７１゜Fig. 1 is a configuration diagram showing an example of an information processing system to which the test program execution method of the present invention is applied, and Fig. 2 shows an input/output control table, a linkage table, and an input/output that correspond one-to-one with input/output devices. FIG. 3 is a diagram showing the relationship between test programs and input/output control tables on the main storage device, and FIG. 4 is a flowchart explaining the present invention in detail. 1...Central processing unit, 2...Main storage device, 3...
Channel control device, 31-3n...channel, 311
~3172...Input/output control device, 3111~3171
71... Input/output device, T3111 to T317171.
...I/O control table, I/O test program...
・P21～P271゜
Claims (1)
え、チャネルを介して入出力装置等の各種周辺装置の試
験を行う情報処理システムにおいて、入力された入出力
装置アドレス及び入出力装置タイプとあらかじめ試験プ
ログラム内に備えた入出力装置タイプと入出力テストプ
ログラムの対応を示すリンケージテーブルによって入出
力装置アドレス単位に入出力テストプログラムを決定し
て、入出力装置アドレスと１対１対応に作成する入出力
制御テーブル内に、入出力テストプログラムのアドレス
を格納する機能と、前記試験プログラムと入出力制御テ
ーブル群及びこれらのプログラムを前記主記憶装置上に
ロードするためのＩＰＬブートプログラムを編集し、前
記入出力装置に蓄積する機能を備えることによって、Ｉ
ＰＬ操作により、蓄積した試験プログラムを、短時間に
再現することを特徴とする試験プログラムの実行方式。1. In an information processing system that includes a central processing unit, a main memory device, and a channel control device, and tests various peripheral devices such as input/output devices via channels, input input/output device addresses and input/output device types are An input/output test program is determined for each input/output device address using a linkage table that shows the correspondence between input/output device types and input/output test programs prepared in advance in the test program, and is created in one-to-one correspondence with the input/output device addresses. a function of storing an address of an input/output test program in an input/output control table, and editing an IPL boot program for loading the test program, input/output control table group, and these programs onto the main storage device; By providing the input/output device with an accumulation function, I
A test program execution method characterized by reproducing accumulated test programs in a short time by PL operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035235A JPH01211042A (en) | 1988-02-19 | 1988-02-19 | System for executing test program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035235A JPH01211042A (en) | 1988-02-19 | 1988-02-19 | System for executing test program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01211042A true JPH01211042A (en) | 1989-08-24 |
Family
ID=12436178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035235A Pending JPH01211042A (en) | 1988-02-19 | 1988-02-19 | System for executing test program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01211042A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06139100A (en) * | 1992-10-28 | 1994-05-20 | Pfu Ltd | Method for inspecting operation of adapter |
-
1988
- 1988-02-19 JP JP63035235A patent/JPH01211042A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06139100A (en) * | 1992-10-28 | 1994-05-20 | Pfu Ltd | Method for inspecting operation of adapter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006033153A (en) | Digital mixer capable of programming mixer configuration, mixer configuration edit apparatus, and control application program for controlling digital mixer | |
| JPH01211042A (en) | System for executing test program | |
| JP2658699B2 (en) | Method of managing device under test of input / output device test program | |
| JPH01320550A (en) | Tracing system | |
| JPH0528088A (en) | Method for automatically generating hardware constitution information | |
| JPS63180159A (en) | System set-up system for microcomputer system | |
| JPH04308940A (en) | Automatic assignment management system for resource in virtual computer system | |
| JP2000131388A (en) | Device for setting system configuration of ic testing device | |
| JPH0233175B2 (en) | ||
| JPS62196729A (en) | Loading system for microprogram | |
| JPS6177913A (en) | Automatic system generation system | |
| JPS62131345A (en) | Debugging method | |
| JP3202583B2 (en) | Method for storing system data of a communication system | |
| JPH0290255A (en) | Automatic recognition system for constitution of input/ output device | |
| JPH05225004A (en) | Non-editing fast domp output system | |
| JP2000039989A (en) | Automatic program distribution system, method therefor and recording medium recorded with program for automatic program distribution | |
| JPH04137145A (en) | Diagnostic program execution system | |
| JPS62131341A (en) | Computer test system | |
| JPH01103745A (en) | Operation environment setting system for virtual computer | |
| JPH0365614A (en) | Mechatronic apparatus | |
| JPS61145665A (en) | Test method of inter-device interchangeability of input output device | |
| JPH0219923A (en) | System for constituting system resident volume | |
| JPH04199445A (en) | Microprogram load control system | |
| JPH04145526A (en) | System generation system | |
| JPH01305435A (en) | Load module optimizing system |