JPH01208746A - Signal generator for optical disk - Google Patents

Signal generator for optical disk

Info

Publication number
JPH01208746A
JPH01208746A JP3195388A JP3195388A JPH01208746A JP H01208746 A JPH01208746 A JP H01208746A JP 3195388 A JP3195388 A JP 3195388A JP 3195388 A JP3195388 A JP 3195388A JP H01208746 A JPH01208746 A JP H01208746A
Authority
JP
Japan
Prior art keywords
data
signal
ram
circuit
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3195388A
Other languages
Japanese (ja)
Other versions
JP2683009B2 (en
Inventor
Tamotsu Iida
保 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP3195388A priority Critical patent/JP2683009B2/en
Publication of JPH01208746A publication Critical patent/JPH01208746A/en
Application granted granted Critical
Publication of JP2683009B2 publication Critical patent/JP2683009B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Manufacturing Optical Record Carriers (AREA)

Abstract

PURPOSE:To make the cutting time of a master disk shorter so as to prevent deterioration of the quality of the disk by shifting fixed data stored in a ROM to a RAM and implementing master disk cutting signals by reading out the fixed data from the RAM. CONSTITUTION:A counter circuit 7 counts data clocks a' and outputs memory address signals b' of a ROM 8 and RAM 9. At the RAM 9, fixed data (d) read out from the ROM 8 are written at the address designated by the memory address signals b'. Then, the data read out from the RAM 9 are mixed with track address signals and sector address signals from the counter circuit 7 and signals to be stored on an optical disk are formed. As a result, the reading out speed of the fixed data can be improved and high-speed cutting of a master disk becomes possible. Thus, the chances of contaminating the master disk are reduced and a high-quality master disk is obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光デイスク原盤を作成する際のプリフォーマ
ット信号を発生させる等のための光デイスク用信号発生
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an optical disc signal generating device for generating a preformat signal when creating an optical disc master.

【従来の技術〕[Conventional technology]

光ディスクにおいては、各セクタの先端に同期信号やト
ラックアドレス、セクタアドレス、ID信号などからな
るプリフォーマットデータがプリピット列として予じめ
記録されている。光ディスクは原盤の複製によって得ら
れるものであるが、かかるプリフォーマットデータは、
カッティング装置により、原盤をこのプリフォーマット
データで変調されたレーザビームでカッティングされて
記録される。
In an optical disc, preformat data consisting of a synchronization signal, a track address, a sector address, an ID signal, etc. is recorded in advance as a prepit string at the leading end of each sector. Optical discs are obtained by duplicating the master disc, but such preformatted data is
A cutting device cuts and records the master disc with a laser beam modulated with this preformat data.

以下、従来のかかるプリフォーマットデータの発生装置
の一例を第3図によって説明する。
An example of a conventional preformat data generating device will be described below with reference to FIG.

同図において、カウンタ回路30はデータクロックaを
カウントし、所定カウント数毎にROM31のアドレス
信号(以下、ROMアドレス信号という)bと原盤(図
示せず)のトラックアドレス信号、セクタアドレス信号
(以下、これらをプリフォーマットアドレス信号Cとい
う)をデータクロックaに同期して出力する。なお、R
OMアドレス信号b1りリフォーマットアドレス信号C
の発生間隔は、カッティング中の原盤でのセクタ間隔に
等しいことはいうまでもない。カウンタ回路10は、デ
ータクロックaを順次カウントするが、たとえば、分周
カウンタ、セクタカウンタ、トラックカウンタなどから
なり、分周カウンタはデータクロックaを原盤トのセク
タ間隔に相当する周期に分周し、セクタカウンタはこの
分周カウンタの出力パルスをカウントしてセクタアドレ
ス信号を形成し、トラックカウンタは原盤の1回転毎に
出力されるセクタカウンタのキャリをカウントしてトラ
ックアドレス信号を形成する。ROMアドレス信号すは
これらセクタアドレスとトラックアドレスとを混合する
ことによって形成される。
In the figure, a counter circuit 30 counts data clocks a, and at every predetermined count, an address signal b of the ROM 31 (hereinafter referred to as ROM address signal), a track address signal of the master (not shown), and a sector address signal (hereinafter referred to as ROM address signal). , these are referred to as preformat address signals C) are output in synchronization with the data clock a. In addition, R
OM address signal b1 reformat address signal C
It goes without saying that the interval between occurrences of is equal to the interval between sectors on the master disc being cut. The counter circuit 10 sequentially counts the data clock a, and includes, for example, a frequency division counter, a sector counter, a track counter, etc. The frequency division counter divides the data clock a into a period corresponding to the sector interval of the master disc. , the sector counter counts the output pulses of the frequency division counter to form a sector address signal, and the track counter forms a track address signal by counting the carries of the sector counter output every time the master disk rotates. The ROM address signal is formed by mixing these sector addresses and track addresses.

一方、ROMLIには同期信号、ID信号などの固定デ
ータがアドレス毎に記憶されており、カウンタ10から
ROMアドレス信号すが送られると、データクロックa
に同期してこのROMアドレス信号すによって指定され
るアドレスの固定データdが読み出される。
On the other hand, fixed data such as synchronization signals and ID signals are stored in ROMLI for each address, and when the ROM address signal is sent from the counter 10, the data clock a
Fixed data d at the address specified by this ROM address signal is read out in synchronization with .

カウンタ回路10からのプリフォーマットアドレス信号
CとROMIIからの固定データdとは、混合回路12
において、混合されて並列/直列変換され、変調回路で
変調されてプリフォーマットデータeが形成される。こ
のプリフォーマット信号eは原盤カッティング信号とし
て出力される。
The preformat address signal C from the counter circuit 10 and the fixed data d from the ROMII are connected to the mixing circuit 12.
At , the signals are mixed, parallel-to-serial converted, and modulated by a modulation circuit to form preformat data e. This preformat signal e is output as a master cutting signal.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、ROMIIはデータクロックaに同期して動
作させるが、その読み出し速度が低い。
Incidentally, although the ROM II is operated in synchronization with the data clock a, its read speed is low.

このために、原盤のカッテング時の回転速度は、ROM
I Lのデータ読み出し速度によって制限され、光ディ
スクの使用時の回転速度に比べて非常に遅くしなければ
ならなかった。このことがら、原盤のカッティング時間
が非常に長くなり、それだけ原盤を外気に晒す時間が長
くなって汚染される機会が多くなり、原盤の品質劣化を
まねくことになる。
For this reason, the rotational speed during cutting of the master disk is determined by the ROM.
It is limited by the data read speed of the IL, and has to be much slower than the rotation speed when using an optical disk. As a result, the time required to cut the master disc becomes extremely long, and the time the master disc is exposed to the outside air increases accordingly, increasing the chance of contamination, leading to deterioration of the quality of the master disc.

本発明の目的は、かかる問題点を解消し、原盤のカッテ
ィング時間を大幅に短縮し、その品質劣化を防止するこ
とができるようにした光デイスク用信号発生装置を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a signal generator for optical discs that can solve these problems, significantly shorten the cutting time for master discs, and prevent quality deterioration.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために、本発明は、ROMに記憶さ
れている固定データをRAM(ランダムアクセスメモリ
)に移し、原盤のカッティング時、該RAMから該固定
データを読み出して原盤カッティング信号を生成する。
In order to achieve the above object, the present invention moves fixed data stored in a ROM to a RAM (Random Access Memory), and when cutting a master disc, reads the fixed data from the RAM to generate a master cutting signal. .

〔実施例〕〔Example〕

以下、本発明の実施例を図面によって説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明による光デイスク用信号発生装置の一実
施例を示すブロック図であって、1〜4は入力端子、5
はスピンドル同期回路、6は制御用メモリ回路、7はカ
ウンタ回路、8はROM、9はRAM、10は混合回路
、11は変調回路、12は並列/直列変換回路、13は
混合回路、14は出力端子、15はスイッチ、16はF
F(フリップフロップ回路)である。
FIG. 1 is a block diagram showing an embodiment of an optical disk signal generator according to the present invention, in which 1 to 4 are input terminals, 5
1 is a spindle synchronization circuit, 6 is a control memory circuit, 7 is a counter circuit, 8 is a ROM, 9 is a RAM, 10 is a mixing circuit, 11 is a modulation circuit, 12 is a parallel/serial conversion circuit, 13 is a mixing circuit, 14 is a Output terminal, 15 is switch, 16 is F
F (flip-flop circuit).

同図において、原盤(図示せず)のカッティングを開始
する前に、入力端子3からデータクロツタa′が、入力
端子4からリセットパルスhが入力される。このリセッ
トパルスhにより、カウンタ回路7およびRAM9がク
リアされ、FF16はセットされる。これにより、FF
16のQ出力gはH″ (高レベル)となり、スイッチ
15はA側に閉じてRAM9は書込みモードに設定され
る。
In the figure, before starting cutting of a master disc (not shown), a data blocker a' is inputted from an input terminal 3, and a reset pulse h is inputted from an input terminal 4. This reset pulse h clears the counter circuit 7 and RAM 9, and sets the FF 16. This allows FF
The Q output g of 16 becomes H'' (high level), the switch 15 is closed to the A side, and the RAM 9 is set to the write mode.

入力端子3から入力されたデータクロツタa′は、スイ
ッチ15を介し、カウンタ回路7.120M8、RAM
9に供給される。ここで、データクロックa′の周波数
は、ROMBから固定データが読み出しできる程度に、
低く設定されている。カウンタ回路7は、データクロッ
クa′をカウントして、ROM8、RAM9のアドレス
信号(以下、メモリアドレス信号という)b′を出力す
る。この場合、カウンタ回路7は、制御用メモリ回路6
の“L” (レベル)の出力信号jが供給され、また、
FF16の“H”のQ出力gが供給されることから、デ
ータクロツタa′が供給される毎に値が1ずつ変わって
いくメモリアドレス信号b′を出力する。
The data clock a' inputted from the input terminal 3 is sent to the counter circuit 7.120M8 and the RAM via the switch 15.
9. Here, the frequency of the data clock a' is set to such an extent that fixed data can be read from the ROMB.
It is set low. The counter circuit 7 counts the data clock a' and outputs an address signal (hereinafter referred to as a memory address signal) b' for the ROM 8 and RAM 9. In this case, the counter circuit 7 is the control memory circuit 6
An output signal j of "L" (level) is supplied, and
Since the "H" Q output g of the FF 16 is supplied, a memory address signal b' whose value changes by 1 each time the data clocker a' is supplied is output.

ROM8では、このメモリアドレス信号b′によって指
定されるアドレスの固定データdが読み出され、RAM
9では、このメモリアドレス信号b′によって指定され
るアドレスにROMBから読み出された固定データdが
書き込まれる。このように、入力端子3からデータクロ
ツタa′が入力される毎にROM8からRAM9に1ア
ドレス分ずつ固定データが移される。
In the ROM8, the fixed data d at the address specified by the memory address signal b' is read out and stored in the RAM.
At step 9, the fixed data d read from the ROMB is written to the address specified by the memory address signal b'. In this way, fixed data corresponding to one address is transferred from the ROM 8 to the RAM 9 every time the data clock a' is input from the input terminal 3.

カウンタ回路7がROMBの固定データ記憶領域の全ア
ドレス分のデータクロツタa′をカウントすると(すな
わち、ROM8の全固定データがRAM9に移されると
)、カウンタ回路7はパルスfを発生し、FF16をリ
セットする。これにより、FF16のQ出力gは“L”
となってスイッチ15がB側に切換わり、RAM9は読
出しモードに設定されるとともに、入力端子3からのデ
ータクロックa′の入力は停止される。
When the counter circuit 7 counts the data clock a' for all addresses in the fixed data storage area of the ROMB (that is, when all the fixed data in the ROM 8 is transferred to the RAM 9), the counter circuit 7 generates a pulse f and resets the FF 16. do. As a result, the Q output g of FF16 is “L”
As a result, the switch 15 is switched to the B side, the RAM 9 is set to the read mode, and the input of the data clock a' from the input terminal 3 is stopped.

以上の動作期間、原盤はカツテング装置に取りつけられ
ていても、取りつけられていなくともよい。つまり、固
定データのRAM9への書き込みは、原盤がカッティン
グ装置に取りつけられているか否かに関係なく行なうこ
とができ、また、データクロックa′の入力毎にROM
8からRAM9への固定データの転送が行なわれるから
、ROM8からRAM9への固定データの書き移しは比
較的短時間で行なわれる。
During the above operation period, the master may or may not be attached to the cutting device. In other words, fixed data can be written to the RAM 9 regardless of whether or not the master is attached to the cutting device.
Since fixed data is transferred from ROM 8 to RAM 9, writing of fixed data from ROM 8 to RAM 9 can be done in a relatively short time.

次に、入力端子2からデータクロックaを入力し、原盤
を回転させてカッティングを開始させる。
Next, a data clock a is inputted from the input terminal 2, the master is rotated, and cutting is started.

このデータクロックaは制御用メモリ回路6、カウンタ
回路7およびRAM9に供給される。また、入力端子1
からは原盤の回転速度に比例した周波数のスピンドルエ
ンコード信号iが入力され、スピンドル同期回路5に入
力されて原盤の1回転毎に1パルスのスピンドル同期信
号が形成される。
This data clock a is supplied to the control memory circuit 6, counter circuit 7 and RAM 9. In addition, input terminal 1
A spindle encode signal i having a frequency proportional to the rotational speed of the master disc is inputted from the spindle encoder 5, which is input to a spindle synchronization circuit 5 to form a spindle synchronization signal of one pulse for each revolution of the master disc.

制御用メモリ回路6はこのスピンドル同期信号によって
制御されるとともに、入力端子2からのデータクロック
aにより、カッティングすべき原盤での各セクタ周期で
“L”となる制御信号jを出力する。
The control memory circuit 6 is controlled by this spindle synchronization signal, and in response to the data clock a from the input terminal 2, outputs a control signal j that becomes "L" at each sector period of the master to be cut.

カウンタ回路7は、供給されるFF16のQ出力gが“
L”のとき、第3図に示した従来例におけるカウンタ回
路30と同様に動作し、制御信号jが“L′となる毎に
順次値が1ずつ異なるメモリアドレス信号b′とプリフ
ォーマットアドレス信号Cとを同時に出力する。RAM
9では、このメモリアドレス13号b′で指定されるア
ドレスからデータクロックaに同期して固定データdI
+d2が読み出される。ここで、固定データd、はID
信号などの変調されて原盤に記録されるデータであり、
固定データd2は無変調で原盤に記録されるデータであ
る。
The counter circuit 7 is configured so that the supplied Q output g of the FF 16 is “
When the signal is "L", the counter circuit 30 operates in the same way as the conventional counter circuit 30 shown in FIG. C is output at the same time. RAM
9, the fixed data dI is synchronized with the data clock a from the address specified by this memory address No. 13 b'.
+d2 is read. Here, the fixed data d is the ID
This is data that is modulated such as signals and recorded on the master disc.
The fixed data d2 is data recorded on the master disc without modulation.

カウンタ回路7からのプリフォーマットアドレス信号C
と固定データd1とは、混合回路lOで混合されて直列
データに変換され、さらに、変調回路11でエラー検出
・訂正のためのEDC信号、ECC信号、CRC信号な
どが付加されて、たとえば、2−7変調、EFM変調、
MFM変調などの所定の変調方式で変調される。一方、
RAM9から読み出された固定データdtは、並列/直
列変換回路12で直列データに変換された後、混合回路
13で変調回路11の出力データと時分割的に混合され
てプリフォーマットデータeが形成される。このプリフ
ォーマット信号eは原盤カッティング信号として出力端
子14から出力される。
Preformat address signal C from counter circuit 7
and fixed data d1 are mixed in a mixing circuit 1O and converted into serial data, and furthermore, an EDC signal, an ECC signal, a CRC signal, etc. for error detection and correction are added in a modulation circuit 11. -7 modulation, EFM modulation,
The signal is modulated using a predetermined modulation method such as MFM modulation. on the other hand,
The fixed data dt read from the RAM 9 is converted into serial data in the parallel/serial conversion circuit 12, and then mixed in a time division manner with the output data of the modulation circuit 11 in the mixing circuit 13 to form preformat data e. be done. This preformat signal e is output from the output terminal 14 as a master cutting signal.

ROMのデータ読出し速度が数100nsecに対し、
RAMのデータ読出し速度は数10nsecと非常に短
かい。このために、原盤の記録感度が高い場合には、こ
れに合わせてデータクロックaの周波数を高くすること
により、原盤の高速カッティングが可能となる。このこ
とから、原盤の特性によっては、この原盤から複製して
得られる光ディスクを用いるシステムでのこの光ディス
クの回転速度と同程度の高速度で原盤を回転させ、この
原盤のカッティングを行なうこともできる。
While the data read speed of ROM is several hundred nanoseconds,
The data read speed of RAM is extremely short, several tens of nanoseconds. Therefore, when the recording sensitivity of the master disc is high, by increasing the frequency of the data clock a accordingly, high-speed cutting of the master disc becomes possible. Therefore, depending on the characteristics of the master disc, it is possible to rotate the master disc at a speed as high as the rotational speed of the optical disc in a system that uses an optical disc obtained by copying from the master disc, and to cut the master disc. .

ところで、プリフォーマットデータは隣接トラツク間で
隣り合うように記録される。このためには、データクロ
ラフと原盤を駆動するスピンドルのクロックとは、充分
安定(>10−’)でなければならない。しかしながら
、これらクロックは独立した発生源から得られるもので
あり、このように安定化したとしても、これらクロック
間には周波数差、位相差の変化が、わずかではあるが、
存在するし、また、外乱などによってサーボが乱れるこ
ともあり、これらの誤差が!?、、積されていくと、プ
リフォーマットデータの記録位置が正規の位置からずれ
てしまうことになる。この位置ずれは原盤の回転が速い
程大きくなる。
By the way, preformat data are recorded adjacently between adjacent tracks. For this purpose, the clock of the spindle that drives the data clock rough and the master must be sufficiently stable (>10-'). However, these clocks are obtained from independent sources, and even if they are stabilized in this way, there will be slight changes in frequency and phase differences between these clocks.
However, the servo may be disturbed by disturbances, etc., and these errors! ? ,, as the data is accumulated, the recording position of the preformat data will shift from the normal position. This positional deviation becomes larger as the master disk rotates faster.

これを防止するために、スピンドル同期回路5から原盤
の1回転毎に出力されるスピンドル同期信号により、制
御用メモリ回路6とカウンタ回路7とが制御される。制
御用メモリ回路6には、カウンタ回路7から各アト1/
ス信号b’、cを出力するタイミングや混合回路10.
13の動作タイミングを規定する情報パターンが記憶さ
れており、データクロックaに同期してこの情報パター
ンが読み出されることにより、上記の、ようなカウンタ
回路7の制御信号jや混合回路10.13の制御信号k
が得られる。スピンドル同期回路5からのスピンドル信
号は、原盤の1回転毎に、制御用メモリ回路6のこの情
報パターンを読み出しタイミングを規制する。したがっ
て、カウンタ回路7のアドレス信号出力タイミングや混
合回路10.13の動作タイミングは原盤の1回転毎に
規制され、原盤上の各トラックの同一セクタアドレスの
プリフォーマットデータは、原盤の半径方向に正確に配
列されることになる。
In order to prevent this, the control memory circuit 6 and the counter circuit 7 are controlled by a spindle synchronization signal output from the spindle synchronization circuit 5 every rotation of the master. The control memory circuit 6 receives data from each at 1/1 from the counter circuit 7.
The timing of outputting the signal b', c and the mixing circuit 10.
13 is stored, and by reading this information pattern in synchronization with the data clock a, the control signal j of the counter circuit 7 and the mixing circuit 10. control signal k
is obtained. The spindle signal from the spindle synchronization circuit 5 regulates the timing at which this information pattern is read from the control memory circuit 6 for each rotation of the master disc. Therefore, the address signal output timing of the counter circuit 7 and the operation timing of the mixing circuit 10.13 are regulated for each rotation of the master disc, and the preformat data at the same sector address of each track on the master disc is accurate in the radial direction of the master disc. will be arranged in

また、カウンタ回路7がスピンドル同期信号によって制
御されることにより、原盤の1回転毎にトラックアドレ
ス信号は正確に4* 1だけ更新されてセクタアドレス
信号は最初の値に正確に戻される。これにより、原盤上
の隣接したトラック間での隣り合うセクタでは、確実に
セクタアドレスが等しく、トラックアドレスは値1だけ
異なることになる。また、RAM9からは、記録が行な
われるべきセクタに対応した固定データが確実に読み出
され、このセクタに記録される。
Further, by controlling the counter circuit 7 by the spindle synchronization signal, the track address signal is updated by exactly 4*1 every time the master disk rotates, and the sector address signal is accurately returned to its initial value. This ensures that adjacent sectors between adjacent tracks on the master have the same sector address, and the track addresses differ by a value of 1. Furthermore, fixed data corresponding to the sector in which recording is to be performed is reliably read from the RAM 9 and recorded in this sector.

エンコーダの均一性は最良のもので10−4〜10−S
程度である。カッティング装置はこのエンコーダからの
スピンドルエンコード信号を用いてサーボがとられてお
り、この際、サーボ系の追従時定数を長くすることによ
り、エンコーダの均一性以上の安定度で原盤が回転駆動
される。エンコーダの均一性は上記の程度であるが、原
盤の1回転周朋についてみると、原盤が高い安定度で回
転していることから、この1回転周期はエンコーダの均
一性以上の安定度で安定している。したがって、スピン
ドル同期回路5から得られるスピンドル同期信号は非常
に安定しており、データクロックaの安定度が良くて1
0−5程度としても、スピンドル同期信号でもって制御
用メモリ回路6、カウンタ回路7を制御することにより
、原盤上のプリフォーマットデータの記録位置を高い程
度で設定可能となるのである。
Encoder uniformity is best between 10-4 and 10-S
That's about it. The cutting device is servoed using the spindle encode signal from this encoder, and at this time, by increasing the tracking time constant of the servo system, the master is rotated with a stability that is higher than the uniformity of the encoder. . The uniformity of the encoder is at the above level, but if we look at the circumference of one revolution of the master disc, the master disc rotates with high stability, so this one revolution cycle is stable with a stability higher than the uniformity of the encoder. are doing. Therefore, the spindle synchronization signal obtained from the spindle synchronization circuit 5 is very stable, and the stability of the data clock a is at best 1.
Even if it is about 0-5, by controlling the control memory circuit 6 and the counter circuit 7 with the spindle synchronization signal, it is possible to set the recording position of the preformat data on the master disc to a high degree.

第2図は第1図におけるカウンタ回路7の一具体例を示
すブロック図であって、20〜22は入力端子、23は
分周カウンタ、24はセクタカウンタ、25はトラック
カウンタ、26はメモリアドレスカウンタ、27は混合
回路、28はセレクタ、29は出力端子である。
FIG. 2 is a block diagram showing a specific example of the counter circuit 7 in FIG. 1, in which 20 to 22 are input terminals, 23 is a frequency division counter, 24 is a sector counter, 25 is a track counter, and 26 is a memory address. 27 is a mixing circuit, 28 is a selector, and 29 is an output terminal.

同図において、まず、リセットパルスh(第1図)によ
り、各カウンタ23〜26がリセットされる。また、こ
のとき、FF16(第1図)の“H”のQ出力gが入力
端子22から供給され、これによってセクタ28はメモ
リアドレスカウンタ26側を選択する。
In the figure, first, each counter 23 to 26 is reset by a reset pulse h (FIG. 1). Also, at this time, the "H" Q output g of the FF 16 (FIG. 1) is supplied from the input terminal 22, thereby causing the sector 28 to select the side of the memory address counter 26.

かかる状態において、入力端子20から第1図に示した
データクロックa′が入力され、メモリアドレスカウン
タ26はこれをカウントする。このメモリアドレスカウ
ンタ26のカウント値bI′はセレクタ28で選択され
、メモリアドレス信号b′としてROM8.RAM9 
(第1図)に供給される。これにより、ROMBの固定
データがRAM9に書き込まれる。メモリアドレスカウ
ンタ26はROM8.、RAM9の固定データ記憶領域
でのアドレス数以上のカウント能力をもっておリ、RO
MB、RAM9の最後のアドレスに対するカウント値に
達すると、パルスfを発生する。
In this state, the data clock a' shown in FIG. 1 is input from the input terminal 20, and the memory address counter 26 counts this. The count value bI' of the memory address counter 26 is selected by the selector 28, and is set as the memory address signal b' in the ROM8. RAM9
(Figure 1). As a result, the fixed data of ROMB is written to RAM9. The memory address counter 26 is ROM8. , has the ability to count more than the number of addresses in the fixed data storage area of RAM9.
When the count value for the last address of MB and RAM 9 is reached, a pulse f is generated.

このパルスfは、出力端子29からFF16(第1図)
にリセットパルスとして供給される。これにより、入力
端子22から入力されるFF16のQ出力gは“L”と
なり、セレクタ28は混合回路27側を選択するように
切換えられる。
This pulse f is transmitted from the output terminal 29 to the FF 16 (Fig. 1).
is supplied as a reset pulse. As a result, the Q output g of the FF 16 input from the input terminal 22 becomes "L", and the selector 28 is switched to select the mixing circuit 27 side.

次に、原盤のカッティングを行なう場合には、原盤が回
転することにより、スピンドル同期回路5(第1図)か
ら入力端子21にスピンドル同期信号βが入力される。
Next, when cutting the master disc, as the master disc rotates, a spindle synchronization signal β is inputted to the input terminal 21 from the spindle synchronization circuit 5 (FIG. 1).

また、第1図の入力端子2に入力されるデータクロック
aが入力端子20から入力される。
Further, the data clock a that is input to the input terminal 2 in FIG. 1 is input from the input terminal 20.

データクロックaは、分周カウンタ23により、原盤上
の1セクタ間随に相当する周期となるように分周され、
セクタカウンタ24でカウントされる。分周カウンタ2
3とセクタカウンタ24とはスピンドル同期信号Eによ
ってリセットされる。
The data clock a is frequency-divided by a frequency division counter 23 to have a period corresponding to every sector on the master disc,
It is counted by the sector counter 24. Frequency division counter 2
3 and the sector counter 24 are reset by the spindle synchronization signal E.

これにより、セクタカウンタ24から出力されるセクタ
アドレス信号の値は、必ず原盤上の同一の半径上で、た
とえば「0」などの最初の値となる。
As a result, the value of the sector address signal output from the sector counter 24 is always the first value, such as "0", on the same radius on the master disc.

また、トラックカウンタ25はスピンドル同期信号βを
カウントする。したがって、トラックカウンタ25から
得られるトラックアドレス信号の値は、セクタアドレス
が「0」などの最初の値となるセクタ毎に値1だけ変化
する。
Further, the track counter 25 counts the spindle synchronization signal β. Therefore, the value of the track address signal obtained from the track counter 25 changes by a value of 1 for each sector where the sector address takes an initial value such as "0".

セクタカウンタ24から得られるセクタアドレス信号と
トラックカウンタ25から得られるトラックアドレス信
号とは、混合回路27により、セクタアドレス信号が下
位側のビット列、トラックアドレス信号が上位側のビッ
ト列となるように混合される。この混合回路27の出力
信号b2′はセレクタ28によって選択され、メモリア
ドレス信号b′としてRAM9 (第1図)に供給され
る。
The sector address signal obtained from the sector counter 24 and the track address signal obtained from the track counter 25 are mixed by a mixing circuit 27 so that the sector address signal becomes the lower bit string and the track address signal becomes the upper bit string. Ru. The output signal b2' of this mixing circuit 27 is selected by the selector 28 and supplied to the RAM 9 (FIG. 1) as a memory address signal b'.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、メモリからの固
定データの読み出し速度を充分に高めることができ、原
盤の高速カッティングが可能となって、原盤の汚染機会
を減らして品質の良い原盤を得ることができる。
As explained above, according to the present invention, it is possible to sufficiently increase the reading speed of fixed data from the memory, and high-speed cutting of master discs is possible, reducing the chance of contamination of the master discs and producing high-quality master discs. Obtainable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による光デイスク用信号発生装置の一実
施例を示すブロック図、第2図は第1図におけるカウン
タ回路の一具体例を示すブロック図、第3図は従来の光
デイスク用信号発生装置の一例を示すブロック図である
。 2.3・・・・・・・・・データクロックの入力端子、
5・・・・・・・・・スピンドル同期回路、6・・・・
・・・・・制御用メモリ回路、7・・・・・・・・・カ
ウンタ回路、8・・・・・・・・・ROM、9・・・・
・・・・・RAM、10・・・・・・・・・混合回路、
11・・・・・・・・・変調回路、13・・・・・・・
・・混合回路、14・・・・・・・・・出力端子。 第1図 !
FIG. 1 is a block diagram showing an embodiment of the signal generator for optical disks according to the present invention, FIG. 2 is a block diagram showing a specific example of the counter circuit in FIG. 1, and FIG. FIG. 1 is a block diagram showing an example of a signal generator. 2.3... Data clock input terminal,
5... Spindle synchronization circuit, 6...
...Control memory circuit, 7...Counter circuit, 8...ROM, 9...
...RAM, 10...Mixed circuit,
11...Modulation circuit, 13...
...Mixing circuit, 14... Output terminal. Figure 1!

Claims (2)

【特許請求の範囲】[Claims] (1)メモリアドレス信号とトラックアドレス信号とセ
クタアドレス信号とを順次発生するカウンタ回路と、予
じめデータが記憶され該データが該メモリアドレス信号
によつて順次読み出される不揮発性メモリとを備えた光
ディスク用信号発生装置において、ランダムアクセスメ
モリと、前記不揮発性メモリに記憶されているデータを
該ランダムアクセスメモリに書き込み読み出すための手
段とを設け、該ランダムアクセスメモリから読み出され
るデータと前記カウンタ回路からのトラックアドレス信
号、セクタアドレス信号とを混合して光ディスクに記憶
すべき信号とすることを特徴とする光ディスク用信号発
生装置。
(1) Equipped with a counter circuit that sequentially generates a memory address signal, a track address signal, and a sector address signal, and a nonvolatile memory in which data is stored in advance and the data is sequentially read out in accordance with the memory address signal. A signal generator for an optical disc includes a random access memory and a means for writing and reading data stored in the nonvolatile memory into the random access memory, and the data read from the random access memory and the counter circuit. 1. A signal generating device for an optical disc, which mixes a track address signal and a sector address signal to generate a signal to be stored on an optical disc.
(2)特許請求の範囲第(1)項において、光ディスク
の回転周期のパルスにより、前記カウンタ回路の動作を
該光ディスクの回転に周期させることを特徴とする光デ
ィスク用信号発生装置。
(2) The signal generating device for an optical disk according to claim (1), characterized in that the operation of the counter circuit is made to cycle in accordance with the rotation of the optical disk by a pulse corresponding to the rotation period of the optical disk.
JP3195388A 1988-02-16 1988-02-16 Signal generator for optical disk Expired - Lifetime JP2683009B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3195388A JP2683009B2 (en) 1988-02-16 1988-02-16 Signal generator for optical disk

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3195388A JP2683009B2 (en) 1988-02-16 1988-02-16 Signal generator for optical disk

Publications (2)

Publication Number Publication Date
JPH01208746A true JPH01208746A (en) 1989-08-22
JP2683009B2 JP2683009B2 (en) 1997-11-26

Family

ID=12345322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3195388A Expired - Lifetime JP2683009B2 (en) 1988-02-16 1988-02-16 Signal generator for optical disk

Country Status (1)

Country Link
JP (1) JP2683009B2 (en)

Also Published As

Publication number Publication date
JP2683009B2 (en) 1997-11-26

Similar Documents

Publication Publication Date Title
EP0516125B1 (en) Disk apparatus
EP0278006A1 (en) A disc device and a disc-like recording medium
US5901124A (en) Optical disk, a recording/reproducing apparatus and method for the optical disc
EP0392853B1 (en) An apparatus for recording and reproducing information on and from an optical disk
US5854778A (en) Information recording and reproducing method and system for disc-shaped recording mediums
TWI229854B (en) Record carrier and apparatus for scanning the record carrier
US5473480A (en) Disc-like recording medium and apparatus for producing it
US6181659B1 (en) Optical information recording method for optical information recording apparatus
JPH01208746A (en) Signal generator for optical disk
CN1152380C (en) Optical disc recording method and apparatus
JP2000182327A (en) Optical storage
JP2615564B2 (en) Data recording method
US5978338A (en) Apparatus for reproducing short length data stored on an optical disk
JPH02189769A (en) Information recording and reproducing device
JP2984008B2 (en) Disc-shaped optical recording medium
JPH06318369A (en) Optical drive controller and optical method for disk drive and information reading
JPH05314664A (en) Information recording medium, method for recording and reproducing information and device therefor
JPH0254445A (en) Recorder and recording system for master disk
JP3622766B2 (en) Disc-shaped recording medium and recording / reproducing apparatus
JP3622767B2 (en) Disc-shaped recording medium and recording / reproducing apparatus
JP3674628B2 (en) Disc-shaped recording medium and recording / reproducing apparatus
JP3674629B2 (en) Disc-shaped recording medium and recording / reproducing apparatus
JP3674626B2 (en) Disc-shaped recording medium and recording / reproducing apparatus
JP3674627B2 (en) Disc-shaped recording medium and recording / reproducing apparatus
JP3622768B2 (en) Disc-shaped recording medium and recording / reproducing apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 11