JPH01206393A - On-screen display device - Google Patents

On-screen display device

Info

Publication number
JPH01206393A
JPH01206393A JP63031287A JP3128788A JPH01206393A JP H01206393 A JPH01206393 A JP H01206393A JP 63031287 A JP63031287 A JP 63031287A JP 3128788 A JP3128788 A JP 3128788A JP H01206393 A JPH01206393 A JP H01206393A
Authority
JP
Japan
Prior art keywords
clock
dot
character generator
sampling
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63031287A
Other languages
Japanese (ja)
Inventor
Yoshio Yoshida
佳夫 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP63031287A priority Critical patent/JPH01206393A/en
Publication of JPH01206393A publication Critical patent/JPH01206393A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE:To prevent a dot shift and a dot omission by outputting a clock pulse of a character generator and a sampling clock for bringing an output of the character generator to sampling from the same clock generating circuit. CONSTITUTION:A clock pulse of a character generator 6 and a sampling clock for bringing an output of the character generator 6 to sampling are outputted from the same clock generating circuit 9, therefore, repeat frequencies of the clock pulse and the sampling clock coincide completely, and do not become a discrepancy. In such a way, a dot shift and a dot omission caused by the discrepancy of the repeat frequencies of the clock pulse and the sampling clock of the character generator 6 are not generated.

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、ドツトマトリックスパネルでビデオ画面に文
字や図形などのキャラクタを重畳して表示するオンスク
リーン表示装置に係り、キャラクタをドツト落ちやドツ
トずれなく表示し得るオンスクリーン表示装置に関する
ものである。
Detailed Description of the Invention "Field of Industrial Application" The present invention relates to an on-screen display device that displays characters such as letters and figures superimposed on a video screen using a dot matrix panel. The present invention relates to an on-screen display device that can display images without deviation.

「従来の技術」 従来、この種のオンスクリーン表示装置は第4図に示す
ように構成されていた。すなわち、入力端子(1)から
入力したビデオ信号はクロマ処理回路(2)を介してR
OB信号に分離され、混合回路(3)に入力する。また
同期分離回路(4)によってビデオ信号の中から分離さ
れたH信号(水平同期信号)、■信号(垂直同期信号)
はタイミング回路(5)およびキャラクタジェネレータ
(6)に入力する。
"Prior Art" Conventionally, this type of on-screen display device has been constructed as shown in FIG. That is, the video signal input from the input terminal (1) is passed through the chroma processing circuit (2) to the R
It is separated into OB signals and input to the mixing circuit (3). Also, the H signal (horizontal synchronization signal) and ■ signal (vertical synchronization signal) separated from the video signal by the synchronization separation circuit (4)
is input to the timing circuit (5) and character generator (6).

H,V信号によって基準位置が決められ、かつクロック
パルス発生回路(7)からのクロックパルスによって作
成されたキャラクタジェネレータ(6)から出力するキ
ャラクタデータは混合回路(3)に入力してビデオ信号
に重畳する。表示ドライバ(8)において、混合回路(
3)から出力するキャラクタデータを重畳したビデオ信
号はドツトクロック発生回路(9)からのドツトクロッ
クによってサンプリングされ、表示データとしてドツト
マトリックスパネル(例えば液晶表示パネル)(10)
に出力する。
The character data output from the character generator (6) whose reference position is determined by the H and V signals and created by the clock pulse from the clock pulse generation circuit (7) is input to the mixing circuit (3) and converted into a video signal. Superimpose. In the display driver (8), the mixing circuit (
The video signal superimposed with character data output from 3) is sampled by the dot clock from the dot clock generation circuit (9), and is sent to a dot matrix panel (for example, a liquid crystal display panel) (10) as display data.
Output to.

タイミング回路(5)からの■信号に基づき、スキャン
ドライバ(11)からスキャン信号がドツトマトリック
スパネル(10)に出力する。これによってドツトマト
リックスパネル(10)はビデオ画面にキャラクタを重
畳させたオンスクリーン表示をする。
Based on the (2) signal from the timing circuit (5), a scan signal is output from the scan driver (11) to the dot matrix panel (10). As a result, the dot matrix panel (10) displays an on-screen display in which characters are superimposed on the video screen.

キャラクタジェネレータ(6)およびクロックパルス発
生回路(7)は、具体的には第5図に示すように、キャ
ラクタジェネレータIC(例えば日本電気(株)のμP
 D 6140) (60)と、このIC(60)の○
S Cin、OS Cout接続端子間に接続されたク
ロックパルスの繰り返し周波数を決めるためのLC回路
(70)とからなっている。
Specifically, as shown in FIG.
D 6140) (60) and this IC (60)
It consists of an LC circuit (70) connected between the SCin and OS Cout connection terminals for determining the repetition frequency of clock pulses.

「発明が解決しようとする課題」 しかしながら、第4図に示す従来例では、クロックパル
ス発生回路(7)のクロックパルスの繰り返し周波数と
ドツトクロック発生回路(9)のドツトクロックの繰り
返し周波数とが合致しないと。
"Problem to be Solved by the Invention" However, in the conventional example shown in FIG. 4, the repetition frequency of the clock pulse of the clock pulse generation circuit (7) and the repetition frequency of the dot clock of the dot clock generation circuit (9) do not match. I have to.

ドツト落ちやドツトずれのキャラクタを表示するという
問題点があった。
There was a problem in that characters with missing dots or misaligned dots were displayed.

すなわち、第6図(a)に示すようなりロックパルス発
生回路(7)のクロックパルスCPによって、キャラク
タジェネレータ(6)から同図(b)に示すようなキャ
ラクタデータCDが出力しているものとし、ドツトクロ
ック発生回路(9)から出力するサンプリングクロック
としてのドツトクロックCQの繰り返し周波数が同図(
c)に示すようにクロックパルスCPのそれより高くな
ると、ドツトクロックCQによってサンプリングされた
キャラクタ表示データCDDは同図(d)に示すように
なり、また、ドツトクロックCQの繰り返し周波数が同
図(e)に示すようにクロックパルスCpのそれより低
くなると、ドツトクロックCQによってサンプリングさ
れたキャラクタ表示データCDDは同図(d)に示すよ
うになり、ドツトずれやドツト落ちのキャラクタを表示
することになるからである。
That is, it is assumed that character data CD as shown in FIG. 6(b) is outputted from the character generator (6) by the clock pulse CP of the lock pulse generation circuit (7) as shown in FIG. 6(a). , the repetition frequency of the dot clock CQ as the sampling clock output from the dot clock generation circuit (9) is shown in the figure (
As shown in (c), when the clock pulse CP becomes higher than that of the clock pulse CP, the character display data CDD sampled by the dot clock CQ becomes as shown in (d) of the same figure, and the repetition frequency of the dot clock CQ becomes ( As shown in e), when the clock pulse Cp becomes lower than that of the clock pulse Cp, the character display data CDD sampled by the dot clock CQ becomes as shown in FIG. Because it will be.

本発明は上述の問題点に鑑みなされたもので、ドツトず
れやドツト落ちのないキャラクタを表示し得るオンスク
リーン表示装置を提供することを目的とするものである
The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide an on-screen display device that can display characters without dot misalignment or dot dropout.

「課題を解決するための手段」 本発明は、キャラクタジェネレータの出力をサンプリン
グクロックでサンプリングすることによってキャラクタ
表示データ(マトリックス駆動用データ)を得、このキ
ャラクタ表示データに対応したキャラクタをドツトマト
リックスパネルのビデオ画面に重畳して表示するように
したオンスクリーン表示装置において、前記キャラクタ
ジェネレータのクロックパルスと前記キャラクタジェネ
レータの出力をサンプリングするサンプリングクロック
(すなわちドツトマトリックスパネルのドツトクロック
)とを同一のクロック発生回路から出力してなることを
特徴とするものである。
"Means for Solving the Problems" The present invention obtains character display data (matrix driving data) by sampling the output of a character generator using a sampling clock, and displays characters corresponding to this character display data on a dot matrix panel. In an on-screen display device that displays data superimposed on a video screen, the clock pulses of the character generator and the sampling clock for sampling the output of the character generator (i.e., the dot clock of the dot matrix panel) are connected to the same clock generation circuit. It is characterized in that it is output from.

「作用」 キャラクタジェネレータのクロックパルスと、キャラク
タジェネレータの出力をサンプリングするサンプリング
クロックとは同一のクロック発生回路から出力するよう
にしているので、クロックパルスとサンプリングクロッ
クとの繰り返し周波数は完全に一致し、不一致となるこ
とがない、このため、キャラクタジェネレータのクロッ
クパルスとサンプリングクロックとの繰り返し周波数の
不一致に基づくドツトずれやドツト落ちが生じない。
"Operation" The clock pulses of the character generator and the sampling clock that samples the output of the character generator are output from the same clock generation circuit, so the repetition frequencies of the clock pulses and the sampling clock completely match. There is no mismatch. Therefore, no dot shift or dot drop occurs due to mismatch in repetition frequency between the clock pulse of the character generator and the sampling clock.

F実施例」 第1図は本発明の一実施例を示すもので、第4図と同一
部分は同一符号とする。第1図において、(1)はテレ
ビジョン信号などのビデオ信号を入力する入力端子で、
この入力端子(1)はクロマ処理回路(2)と同期分離
回路(4)とに結合されている。
Embodiment F" FIG. 1 shows an embodiment of the present invention, and the same parts as in FIG. 4 are given the same reference numerals. In Figure 1, (1) is an input terminal for inputting a video signal such as a television signal.
This input terminal (1) is coupled to a chroma processing circuit (2) and a sync separation circuit (4).

前記クロマ処理回路(2)の出力側は混合回路(3)に
結合されている。前記同期分離回路(4)の出力側はタ
イミング回路(5)およびキャラクタジェネレータ(6
)に結合されている。前記キャラクタジェネレータ(6
)の出力側は前記混合回路(3)に結合されている。(
9)は前記タイミング回路(5)からのH信号(水平同
期信号)に同期したドツトクロックCQをインバータ(
12)を介して前記キャラクタジェネレータ(6)に、
前記インバータ(12)を介さずに表示ドライバ(8)
にそれぞれ出力するドツトクロック発生回路である。前
記表示ドライバ(8)は、前記混合回路(3)から出力
するキャラクタデータを重畳したビデオ信号を前記ドツ
トクロック発生回路(9)からのドツトクロック(サン
プリングクロック)CQでサンプリングしてビデオ表示
データおよびキャラクタ表示データとしてドツトマトリ
ックスパネル(例えば240ドツト×320ドツトの液
晶パネル)(10)の垂直ドツトラインに出力するよう
に構成されている。(11)は、前記タイミング回路(
5)からのタイミング信号に基づいてスキャン信号を前
記ドツトマトリックスパネル(10)の水平ドツトライ
ンに出力するスキャンドライバである。
The output side of said chroma processing circuit (2) is coupled to a mixing circuit (3). The output side of the synchronization separation circuit (4) is connected to a timing circuit (5) and a character generator (6).
) is combined with The character generator (6
) is coupled to the mixing circuit (3). (
9) is an inverter (
12) to the character generator (6),
Display driver (8) without going through the inverter (12)
This is a dot clock generation circuit that outputs each clock. The display driver (8) samples the video signal superimposed with character data output from the mixing circuit (3) using the dot clock (sampling clock) CQ from the dot clock generation circuit (9) to generate video display data and It is configured to output character display data to vertical dot lines of a dot matrix panel (for example, a 240 dot x 320 dot liquid crystal panel) (10). (11) is the timing circuit (
5) is a scan driver that outputs a scan signal to the horizontal dot line of the dot matrix panel (10) based on the timing signal from the dot matrix panel (10).

前記キャラクタジェネレータ(6)は、具体的には第2
図に示すように、キャラクタジェネレータIC(60)
のクロックパルスの繰り返し周波数を決める第5図に示
す従来例のLC回路(70)を08Cin、○5Cou
t端子から外し、この○5Cin端子にドツトクロック
発生回路(9)の出力側をインバータ(12)を介して
接続して構成される。
Specifically, the character generator (6)
As shown in the figure, character generator IC (60)
The conventional LC circuit (70) shown in FIG.
The output side of the dot clock generation circuit (9) is connected to this ○5Cin terminal via an inverter (12).

つぎに前記実施例の作用を第3図を併用して説明する。Next, the operation of the above embodiment will be explained with reference to FIG. 3.

入力端子(1)から入力したビデオ信号はクロマ処理回
路(2)を介して混合回路(3)に入力する。また同期
分離回路(4)によってビデオ信号の中から分離された
H信号(水平同期信号)、■信号(垂直同期信号)はタ
イミング回路(5)およびキャラクタジェネレータ(6
)に入力する。ドツトクロック発生回路(9)は、第3
図(C)に示すように、タイミング回路(5)からのH
信号に同期したドツトクロックをサンプリングクロック
CQとして出力しているので、このサンプリングクロッ
クCQを反転した同図(a)に示すクロックパルスCQ
によってキャラクタジェネレータ(6)から同図(b)
に示すようなキャラクタデータCDが混合回路(3)に
出力し、ビデオ信号に重畳する。このため1表示ドライ
バ(8)は、タイミング回路(5)からのサンプルスタ
ートパルスでスタートしたサンプリングクロックCQに
よってビデオ信号および同図(b)に示すキャラクタデ
ータCDをサンプリングし、同図(d)に示すキャラク
タ表示データCDDをドツトマトリックスパネル(10
)の垂直ドツトラインに出力する。
A video signal input from an input terminal (1) is input to a mixing circuit (3) via a chroma processing circuit (2). Furthermore, the H signal (horizontal synchronization signal) and ■ signal (vertical synchronization signal) separated from the video signal by the synchronization separation circuit (4) are sent to the timing circuit (5) and the character generator (6).
). The dot clock generation circuit (9)
As shown in figure (C), H from the timing circuit (5)
Since the dot clock synchronized with the signal is output as the sampling clock CQ, the clock pulse CQ shown in FIG.
(b) from the character generator (6)
Character data CD as shown in is output to the mixing circuit (3) and superimposed on the video signal. Therefore, the 1 display driver (8) samples the video signal and the character data CD shown in (b) of the figure using the sampling clock CQ started with the sample start pulse from the timing circuit (5), Display the character display data CDD shown on the dot matrix panel (10
) is output to the vertical dot line.

一方、スキャンドライバ(11)からは従来例と同様に
タイミング回路(5)からのタイミング信号に基づいた
スキャン信号がドツトマトリックスパネル(10)の水
平ドツトラインに出力している。したがってドツトマト
リックスパネル(10)はビデオ画面にキャラクタを重
畳されたオンスクリーン表示をする。
On the other hand, the scan driver (11) outputs a scan signal based on the timing signal from the timing circuit (5) to the horizontal dot lines of the dot matrix panel (10), as in the conventional example. Therefore, the dot matrix panel (10) provides an on-screen display in which characters are superimposed on the video screen.

「発明の効果」 本発明によるオンスクリーン表示装置は、上記のように
、キャラクタジェネレータのクロックパルスとキャラク
タジェネレータの出力をサンプリングするサンプリング
クロックとを同一のクロック発生回路から出力するよう
にしたので、クロックパルスとサンプリングクロックの
繰り返し周波数が完全に一致する。このため、オンスク
リーン表示において従来のようなキャラクタジェネレー
タのグロックパルスとサンプリングクロックとの繰り返
し周波数の不一致に基づくドツトずれやドツト落ちを防
止することができる。
"Effects of the Invention" As described above, the on-screen display device according to the present invention outputs the clock pulse of the character generator and the sampling clock for sampling the output of the character generator from the same clock generation circuit. The repetition frequency of the pulse and sampling clock perfectly match. Therefore, in on-screen display, it is possible to prevent dot misalignment or dot drop caused by the mismatch in repetition frequency between the glock pulse of the character generator and the sampling clock as in the conventional art.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるオンスクリーン表示装置の一実施
例を示すブロック図、第2図は第1図のキャラクタジェ
ネレータの具体例を示すブロック図、第3図は第1図の
作用を説明するタイミングチャート、第4図は従来例を
示すブロック図、第5図は第4図のキャラクタジェネレ
ータおよびクロックパルス発生回路の具体例を示すブロ
ック図、第6図は第4図の作用を説明するタイミングチ
ャートである。 (6)・・・キャラクタジェネレータ、(9)・・・ド
ツトクロック発生回路、(10)・・・ドツトマトリッ
クスパネル、CQ・・・キャラクタジェネレータ(6)
のクロックパルス、CQ・・・キャラクタジェネレータ
(6)の出力をサンプリングするサンプリングクロック
。 出願人 株式会社富士通ゼネラル
FIG. 1 is a block diagram showing an embodiment of the on-screen display device according to the present invention, FIG. 2 is a block diagram showing a specific example of the character generator shown in FIG. 1, and FIG. 3 explains the operation of FIG. 1. Timing chart, FIG. 4 is a block diagram showing a conventional example, FIG. 5 is a block diagram showing a specific example of the character generator and clock pulse generation circuit shown in FIG. 4, and FIG. 6 is a timing chart explaining the operation of FIG. 4. It is a chart. (6)...Character generator, (9)...Dot clock generation circuit, (10)...Dot matrix panel, CQ...Character generator (6)
Clock pulse, CQ...Sampling clock that samples the output of the character generator (6). Applicant Fujitsu General Ltd.

Claims (1)

【特許請求の範囲】[Claims] (1)キャラクタジェネレータからのキャラクタ表示デ
ータに対応したキャラクタをドットマトリックスパネル
のビデオ画面に重畳して表示するようにしたオンスクリ
ーン表示装置において、前記キャラクタジェネレータの
クロックパルスと前記キャラクタジェネレータの出力を
サンプリングするサンプリングクロックとを同一のクロ
ック発生回路から出力してなることを特徴とするオンス
クリーン表示装置。
(1) In an on-screen display device that displays a character corresponding to character display data from a character generator superimposed on a video screen of a dot matrix panel, the clock pulse of the character generator and the output of the character generator are sampled. 1. An on-screen display device characterized in that a sampling clock is outputted from the same clock generation circuit as a sampling clock.
JP63031287A 1988-02-13 1988-02-13 On-screen display device Pending JPH01206393A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63031287A JPH01206393A (en) 1988-02-13 1988-02-13 On-screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63031287A JPH01206393A (en) 1988-02-13 1988-02-13 On-screen display device

Publications (1)

Publication Number Publication Date
JPH01206393A true JPH01206393A (en) 1989-08-18

Family

ID=12327091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63031287A Pending JPH01206393A (en) 1988-02-13 1988-02-13 On-screen display device

Country Status (1)

Country Link
JP (1) JPH01206393A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844490A (en) * 1981-09-11 1983-03-15 三洋電機株式会社 Apparatus for matrix display of character code or the like

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844490A (en) * 1981-09-11 1983-03-15 三洋電機株式会社 Apparatus for matrix display of character code or the like

Similar Documents

Publication Publication Date Title
US4500908A (en) Method and apparatus for standardizing nonstandard video signals
EP0441661B1 (en) A driving method and a driving device for a display device
EP0319635B1 (en) Liquid crystal television
JPH01206393A (en) On-screen display device
JPS61139174A (en) Double speed converting device
JPH05292476A (en) General purpose scanning period converter
KR19990024989U (en) Flat panel display device and digital data processing device using same
US6108043A (en) Horizontal sync pulse minimum width logic
KR100405275B1 (en) Character display device
JP3083031B2 (en) Teletext broadcasting device
KR0155928B1 (en) The noise elimination circuit of liquid crystal display
JPH07147659A (en) Driving circuit for liquid crystal panel
KR200158588Y1 (en) Circuits for blink compensation in multimedia monitor with high quality display function
JPS61112187A (en) Driving circuit for display unit
JPS6153880A (en) Display and control device of character picture
KR200246560Y1 (en) A line doubler equipment of video signals
KR100243364B1 (en) Double scan converter circuit using synchronization generating ic
US5181099A (en) Composite video signal generator
JP3109897B2 (en) Matrix display device
JPH01213695A (en) Driving circuit for matrix type display panel
JPH064048A (en) Driving circuit for dot matrix type display panel
KR960039888A (en) Overlay device and method of on-screen device
KR0124385B1 (en) Apparatus of compensating position on screen display
JPH02245798A (en) Image digitizing device
JPS62225077A (en) Verical blanking pulse generating circuit