JPH01202115A - 自動回路トリミング機能を有するスタティック・トリップ遮断器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の背景］ 配線用遮断器内の各熱動磁気トリップ・ユニットを製造
工程において個々に校正することは配線用遮断器産業に
おいて通常行われていることである。規定された応答特
性に合わない遮断器は別の校正を行うように回される。

この再校正は、しばしば手動で行われ、遮断器製造の全
体的効率を妨げている。

また、電子トリップ回路を有するスタティック・トリッ
プ遮断器に対しても校正は必要である。

この校正はコンピユータ化された試験装置に基づいて行
われ、回路のトリミング（ｔｒｉｍｍｌｎｇ）はコンピ
ュータの決定に従って自動的に行われる。電子トリップ
・ユニット内のエラーの主な発生源は電流変成器（変流
器）およびアナログ−ディジタル変換回路である。別の
エラー発生源はトリップ回路内の信号プロセッサ・ネッ
トワークに設けられている演算増幅器とともに使用され
る利得設定抵抗にある。各トリップ・ユニット・モジュ
ールの伝達特性は工業規格によって設定された仕様の要
求条件に合わなければならないので、組立の最後の段階
におけるモジュールの自動組立を妨げることなく利得設
定抵抗を調整する何らかの手段が外部から使用されなけ
ればならない。

スタティック・トリップ遮断器用の電子トリップ・ユニ
ットの一例が米国特許第４．　５８９．　０５２号に記
載されている。大部分の回路部品は集積回路上に設けら
れ、この集積回路にはディジタル・プロセッサを含める
ことができる。

また、米国特許第４，５５０，３６０号にはディジタル
・プロセッサを含んでいる回路をトリミングする手段が
記載されている。

本発明の目的は、ディジタル・プロセッサを含んでいな
いディジタル論理回路を使用した電子トリップ・ユニッ
トを校正するように利得設定抵抗の自動回路トリミング
を行う手段を提供することにある。

［発明の概要］ 自動校正機能を有する電子トリップ・ユニットは可溶性
リンクによって相互接続された抵抗ネットワークを有し
ている。トリップ・ユニットにフィードバック接続され
た試験コンピュータにより、必要な応答特性を形成する
ためにどのリンクを切断しなければならないかについて
の正確な決定を行う。取り外し可能な定格プラグが過電
流ピックアップ・オプションの選択とともに遮断器のア
ンペア定格を調整するために設けられる。

［好適実施例の説明］ 第１図に電子トリップ・ユニットが示されている。同図
において、電流サンプリング変成器２３−２５が三相電
源バスの各相Ａ、Ｂ、Ｃに設けられている。電流サンプ
リング変成器は一次巻線１１−１３、コア１４−１６お
よび二次巻線１７−１９を有している。金属酸化物バリ
スタ２０−２２が各二次巻線の両端間に設けられて、変
成器を過大なサージ電圧から保護する。ブリッジ整流器
２６．２７．２８が変成器に接続されると共に、３本の
個々の導体３０−３２および別の導体２９を介して定格
プラグ３３に接続されている。導体２９は正のバスを構
成している。また、ブリッジ整流器は信号入力を構成す
る導体５３−５５を介して集積回路の信号プロセッサ５
０のピンＰ１２−Ｐ１４に接続されている。入力信号は
定格プラグのビンＰ１−Ｐ３に供給されて、各相に１つ
ずつ設けられた３つの負荷抵抗Ｒ１−Ｒ３の各々の両端
間に電圧信号を発生する。これらの抵抗は共通に接続さ
れた導体３８を介してピンＰ６に接続され、このビンＰ
６は図示のように導体３９を介して負の基準バス４０に
接続されている。定格プラグ・モジュール３３はピン会
コネクタＰ１−Ｐ６を介してトリップ・ユニットに取り
外し可能に接続され、これにより遮断器のアンペア定格
を設定し得るように負荷抵抗Ｒ１−Ｒ３に対して種々の
抵抗値が選択的に設けられる。また、コネクタ３６およ
び３７を端子３４．３５に選択的に配置することによっ
て瞬時トリップ、長時間遅延、短時間遅延のような遮断
器のトリップ・オプション機能を定格プラグ内で選択で
きるようになっている。これらのオプションの選択につ
いては後で詳細に説明する。ここでは、定格プラグが導
体５１．５２を介して信号プロセッサのピンＰ１０　　
’１１に取り外し可能に接続されていることを理解すれ
ば十分である。負のバス４０と信号プロセッサとの間の
アース接続はピンＰ１５”１Ｂおよび導体５６，５７に
よって行われている。スイッチ５ｌ−８３を有する瞬時
トリップ・ネットワーク５９が導体５８を介して負のバ
スに接続されるとともに、ピンＰ１７　　’１９を介し
て信号プロセッサに接続されている。基準電圧が信号プ
ロセッサにピンＰ２ｏから供給される。このピンＰ２ｏ
は導体６０を介してバンドギャップ基準ダイオードＤ３
のカソードおよび基準バイアス抵抗Ｒ１３に接続されて
いる。信号プロセッサからのトリップ出力信号はピンＰ
２１からＦＥＴ６３に供給される。このＦＥＴ６３は遮
断器用トリップ・リレー６４に対する非ラツチ型のスイ
ッチとして動作する。トリップ・リレー６４はリレーコ
イル６５およびダイオードＤ４を含む。ピンＰ２２とピ
ンＰ２３の間に接続されたセラミック振動子６６が信号
プロセッサに対する基準クロックを構成する。信号プロ
セッサによりピンＰ２４に発生されるピックアップ・コ
ードはピンＰ３ｏに供給されて、自動試験装置に利用さ
れる。

電源バイアス抵抗Ｒ１４，Ｒ１５が正のバスと信号プロ
セッサのピンＰ２５”２Ｂとの間に接続され、電源バイ
アスを信号プロセッサ回路に供給する。

信号プロセッサへの電源電圧は正のバス２９と負（アー
ス）のバス４０との間に設けられた、分路スイッチング
調整器として動作するＦＥＴ４５によって制御される。

ＦＥＴ４５のゲートの制御は接続線４７を介して信号プ
ロセッサ５０のピンＰ２８から供給される。試験ピンＰ
７．Ｐ８は元の位置で信号プロセッサのトリップ応答特
性を試験するために設けられ、試験入力を導体４９を介
して信号プロセッサのピンＰ２□に接続するとともに、
正のバスをダイオードＤ２に接続する。ダイオードＤｌ
はフィルタ・コンデンサＣ１およびＣ２および抵抗Ｒ１
゜とともに好ましくない雑音周波数を、信号プロセッサ
に接続する前に正のバスから除去する。また、フィルタ
・コンデンサＣＩおよびＣ２はトリップ動作の際にアク
チュエータの駆動コイル６５に対するエネルギ源を構成
する。デイフォールト（ｄｃｆ’ａｕｌｔ　）負荷抵抗
Ｒ４−Ｒ６が導体３０−３２を介してブリッジ整流器に
接続されるとともに、導体４２を介して負のバス４ｏに
接続され、大きな負荷抵抗Ｒｓ　　Ｒａが取り付けられ
ている定格プラグ３３が回路から取り外された場合に信
号プロセッサに対して最低定格の抵抗値を与える。トリ
ミング回路４３が導体４８を介して信号プロセッサのピ
ンＰ２゜に電気的に接続されるとともに、抵抗Ｒ１１お
よび導体４４を介して正のバスに接続されている。トリ
ミング回路の目的は基本抵抗Ｒ７に電気的に並行に接続
されなトリミング抵抗Ｒ８−Ｒｌｏを選択すること゛に
よって信号プロセッサのピックアップ応答特性を校正す
ることである。これはピンＰ３１−Ｐ３Ｂの間に接続さ
れた選択可能な可溶性リンクＬ　ＩＬ　ａによって都合
よく達成されている。トリミング回路によって信号プロ
セッサを正確に校正することは本発明の重要な特徴であ
る。信号プロセッサ５０内の部品は前述の米国特許箱４
．５８９，０５２号に記載されている集積回路基板内に
示されており、ここにおける特定の回路部品の説明のた
めに参照されたい。２進重み付けされた抵抗を選択する
ことによって遮断器のトリップ・ユニットのピックアッ
プ特性を選択して、トリップ・ユニット回路に対する校
正論理を形成するトリミング回路の動作については、１
９８５年７月２９日に出願された米国特許出願節７６０
，２２４号に詳しく記載されている。この出願には遮断
器のトリップ応答特性の設定の選択について説明されて
いるが、本発明はトリップ・ユニットの信号プロセッサ
回路内に含まれているピックアップ回路の校正について
開示する。

表　　Ｉ 次に、第１図のトリップ・ユニット回路内にあるトリミ
ング回路４３を示している第２図、ならびにトリミング
回路内に設けられているトリミング抵抗の２進重み付は
値を示している表１を参照すると、信号プロセッサのピ
ックアップ信号に対する校正を有効に決定することがで
きる。抵抗Ｒ１□と並列に信号プロセッサ回路に入力さ
れる、基準点Ａ、Ｂ間で測定した合成抵抗値は表１に「
抵抗値」として示されている。表示されているように各
トリミング抵抗Ｒ１！　　”１０には所定の２進値が割
り当てられ、所定の値からの変動パーセントが各抵抗値
に対して決定されている。可溶性リンクＬ　ｔ　　Ｌ　
ａが２進の組合せのトリミング抵抗を挿入または削除す
るために設けられており、熱を加えることによって選択
された組合せのリンクを溶解することにより、そのリン
クと電気的に直列に接続されている関連するトリミング
抵抗を削除する。

トリップ・ユニット回路１０が第１図に示すように組み
立てられると、トリップ・ユニットの変成器２３−２５
を接続する前に、５０−６０ミリボルト台の低い直流電
圧が導体３０に供給されて、信号プロセッサのＰ１２−
Ｐ１４に入力を供給する。

ピックアップ値（２進数１または２進数０）がピンＰ３
ｏで読み取られて、記憶されている基準値と比較され、
ピンＰ３ｏに供給された入力電圧レベルがトリップ・ユ
ニットにピックアップを生じさせるに十分な大きさであ
るかどうかが決定される。

ピンＰ３ｏに供給されたレベルがピックアップを達成し
たことを示すまで、入力信号が増大される。

ピンＰ１２−Ｐ１４の入力信号とＩＸピックアップ公称
値とが比較され、抵抗ネットワークの理想基準値からの
変動パーセントが決定される。自動組立装置においては
、試験信号の供給およびその結果のピックアップ値の分
析はＩＢＭ　　ＰＣタイプＡＴのような別のコンピュー
タ内で行われる。以下このコンピュータを「試験コンピ
ュータ」と称する。このコンピュータ内においては、表
１に示す情報がＲＯＭメモリ内に「ルックアップ」テー
ブルとして記憶される。取り除くべきリンクの数が決定
されると、サメ−ジョン・システムズ（ＳｕｆｆｌＩＩ
ｌａｔｉｏｎ　Ｓｙｓｔｅｍｓ　）社によって製造され
ているシグナーシリーズ（ＳＩＧＮＡ−８ｅｒｉｅｓ）
のようなプログラマブル・コントローラを作動して、ピ
ンＰ３１−Ｐ３６の選択されたピンの間に電圧を選択的
に供給してリンクを溶解させる。また代わりの方法とし
て、高出力レーザを特定のリンクに向けて作動し、高温
放射熱によってリンクを溶融する。試験コンピュータ内
の校正プログラムは第３図のフローチャートで示され、
次のように作動する。試験信号が（口Ａに供給され（ブ
ロック６７）、ピックアップ・コード（ＰＵＣＯＤＥ）
が高レベルであるかどうかが判定され（ブロック６８）
、高レベルでない場合には、試験信号を所定の離散的な
量だけ増加する（ブロック６９）。ピックアップ・コー
ド（ＰＩＣＯＤＥ）が高レベルである場合には、試験信
号と予め校正されている応答信号との差を測定しくブロ
ック７０）、ディジタル化して、ルックアップ・テーブ
ルから補正値を求め（ブロック７１）、適当なリンクパ
ターンを求める（ブロック７２）。

それから、補助電源ユニットが作動して、所定の可溶性
リンクを溶融しくブロック７３）、ビックアップ応答特
性を確認のために再試験する（ブロック７４）。それか
ら、この確認手順を相ＢおよびＣに対しても繰り返し、
三相間の変動が受は入れることができる許容差内である
か確認する。

第２図に示す値で表Ｉに示す適当な抵抗値の場合、基準
点Ａ％Ｂ間の必要な抵抗値は１０００オームである。Ｒ
７が所与の抵抗値の場合、Ａ、　　８間の測定した抵抗
値が１０４５オームであるとすると、これは４．５０％
のエラーを表わす。ルックアップφテーブルは０．５０
％の最小のエラーの場合２進値の０．　１．　１を示し
ており、従って可溶性リンクＬ１を開放すべきであるこ
とが決定される。試験コンピュータの補助電源（図示せ
ず）が作動されてビンＰ３□、Ｐ３４の間に十分な電圧
を供給して、可溶性リンクＬ１を溶融し、これによって
抵抗Ｒ８をトリミング回路から削除する。

表■ 前に述さたように、定格プラグ３３は多機能を有し、抵
抗Ｒ，−Ｒ３を選択して遮断器のアンペア定格を設定し
たり、また種々のトリップ・オプションを選択すること
を可能にする。表■を参照すると、２つのコネクタ３６
．３７を使用して４つのトリップ・オプションが得られ
ることを示している。従って、ユーザーは選択したトリ
ップ機能オプションに対してこれらのコネクタの一方ま
たは両方を取り除くことによっていずれかのオプション
または全てを選択することができる。

調節可能なトリミング回路を含み、費用の追加なしに自
動試験装置において迅速に行うことができる校正作業に
よって、遮断器のピックアップ応答特性を正確に得るこ
とができることを示した。

また、遮断器のアンペア定格とともにトリップ・オプシ
ョンの選択を行うことができる取り外し可能な定格プラ
グについても開示した。

【図面の簡単な説明】

第１図は本発明によるトリミング回路を使用した電子ト
リップ・ユニット回路の回路図である。 第２図は第１図のトリップ・ユニット回路に使用されて
いるトリミング回路の回路図である。 第３図は第１図に示すトリップ・ユニット回路を校正す
るために使用される処理ステップを示すフローチャート
である。 ２３．２４．２５・・・変成器、２６，２７．２８・・
・ブリッジ整流器、３３・・・定格プラグ、４３・・・
トリミング回路、５０・・・信号プロセッサ、５９・・
・瞬時トリップ・ネットワーク、Ｌｌ、Ｌ２．Ｌ３・・
・可溶性リンク。

Claims (1)

1. 【特許請求の範囲】 １、遮断器用電子トリップ・ユニットを校正する方法で
   あって、 試験入力信号を前記トリップ・ユニットに供給して、第
   １のピックアップ・レベル出力応答を読み取り、 前記第１のピックアップ・レベル出力応答を所定のピッ
   クアップ・レベルと比較して、第１の差の値を決定し、 前記第１の差の値を２進重み付けされた所定の抵抗値と
   比較して、第１の校正抵抗値を算出し、前記第１の校正
   抵抗値を前記トリップ・ユニットに与えるように前記ト
   リップ・ユニット内の抵抗ネットワークを調節するステ
   ップを有する方法。 ２、前記試験入力信号を前記トリップ・ユニットに再供
   給して、第２のピックアップ・レベル出力を読み取り、 前記第２のピックアップ・レベル出力を第２の所定のピ
   ックアップ・レベルと比較して、前記第１の差の値より
   小さい第２の差の値を決定するステップを有する、請求
   項１記載の方法。 ３、前記第１のピックアップ応答に達するまで、前記試
   験入力信号を連続的に増加するステップを有する、請求
   項１記載の方法。 ４、対応する複数の可溶性リンクを介して基本抵抗に電
   気的に並列に配列した複数のトリミング用抵抗として前
   記抵抗ネットワークを構成するステップを有する、請求
   項１記載の方法。 ５、前記抵抗ネットワークを調節する前記ステップが、
   所定の組合せの前記可溶性リンクを溶解して、前記第１
   の校正抵抗値を形成することよりなる、請求項４記載の
   方法。 ６、前記可溶性リンクを溶解する前記ステップが電気抵
   抗で加熱することになる、請求項５記載の方法。 ７、前記可溶性リンクを溶解する前記ステップが光学レ
   ーザーで加熱することよりなる、請求項５記載の方法。 ８、前記第１のピックアップ・レベル出力応答を比較す
   る前記ステップおよび前記差の値を比較する前記ステッ
   プがディジタル、プロセッサ内のルックアップテーブル
   を用いることを含む、請求項１記載の方法。