JPH01200750A - デジタル無線通信装置 - Google Patents

デジタル無線通信装置

Info

Publication number
JPH01200750A
JPH01200750A JP63023915A JP2391588A JPH01200750A JP H01200750 A JPH01200750 A JP H01200750A JP 63023915 A JP63023915 A JP 63023915A JP 2391588 A JP2391588 A JP 2391588A JP H01200750 A JPH01200750 A JP H01200750A
Authority
JP
Japan
Prior art keywords
signal
output
error
processing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63023915A
Other languages
English (en)
Inventor
Tatsuo Yoshikawa
吉川 達雄
Shuichi Tanaka
秀一 田中
Taichi Watanabe
太一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Toshiba Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nippon Telegraph and Telephone Corp filed Critical Toshiba Corp
Priority to JP63023915A priority Critical patent/JPH01200750A/ja
Publication of JPH01200750A publication Critical patent/JPH01200750A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えばl5DNシステムのデジタル無線通信
装置に関する。
(従来の技術) 近年、デジタルマイクロ波通信の変調方式の一つとして
多値直交振幅変調(多値QAM)方式が採用されている
。この変調方式は、搬送波の振幅と位相の双方を変化さ
せることによりデジタルデータを伝送するもので、より
高能率な変調を実現することができる。第7図は、この
種の変調方式を適用したデジタル無線通信装置の受信系
の構成を示す基本ブロック図であって、アンテナ1によ
り受信されたデジタル伝送信号は周波数変換器2て局部
発振器3から発生される局部発振信号により中間周波帯
の信号に変換されたのち、自動利得制御機能を有する中
間周波増幅器4等を経て復調器5に導かれ、ここで主信
号か復調される。
ところで、デジタル無線方式ではフェージング等の影響
により受信電力の低下および波形歪みが引き起こされ、
これにより符号誤り率か劣化することがある。そこで、
従来の通信装置では、例えばスペースダイパーシティを
採用し、誤り率が劣化した場合に受信系を現用機から予
備機へ切換えることにより品質劣化を防止したり、また
中間周波帯等に自動等化回路等を設けて波形歪みを補償
するようにしている。ところが、従来の装置は上記受信
系の切換えや自動等化回路の制御論理の切換えを行なう
ために必要な回線品質の検出を、例えば受信信号の同期
時におけるスペクトラムと同期外れ時におけるスペクト
ラムとの微小な受信電力の差を検出したり、またデータ
の立上がり時における復調信号のジッタの量を検出する
ことにより行なっている。このため、安定に検出するこ
とか一般に困難であり、また安定な検出を行なうには複
雑で極めて高精度の調整が必要となる問題か以上のよう
に従来の装置は、回線品質を安定に検出することか困難
でかつ安定な検出を行なうには複雑で高精度の調整か必
要となるという問題点を有するもので、本発明はこの点
に着目し、回線品質を無調整で常に安定に検出できるよ
うにし、これにより構成および取扱いが簡単で常に適確
な切換制御を行ない得るデジタル無線通信装置を提供し
ようとするものである。
第1の本発明は、多値直交振幅変調波を受信して同期検
波し、これにより得られた多値復調信号を同位相および
直交位相毎に識別器でそれぞれ識別してその識別出力を
論理処理することにより復調データを得る復調器を備え
たデジタル無線通信装置において、上記識別器の識別出
力を用いて同期外れを検出する誤りパルス判定回路を設
け、この誤りパルス判定回路により、上記識別器の識別
出力のうちデータ復調用のビットより下位の2ビットを
同位相および直交位相毎にそれぞれ排他的論理和処理し
てその各処理出力を論理積処理し、この論理積処理出力
を誤り信号として出力するようにしたものである。
また第2の本発明は、上記第1の発明の誤りパルス判定
回路に加えて誤り率検出回路を設け、この誤り率検出回
路により、上記誤り信号から誤りパルスの発生頻度を検
出してこの検出結果から疑似誤り率を求めるようにした
ものである。
(作用) この結果、同期外れの検出はA/D変換器から出力され
る2値デジタル信号からなる識別信号を論理処理するこ
とにより行なわれるので、検出精度が変化することはな
く、またアナログ信号に対する複雑で微妙な調整等が全
く不要となり、これにより回線品質を簡単かつ安定に検
出することが可能となる。したかつて、この検出結果を
用いることにより回線品質の状態に応じて常に安定で適
確な受信系などの切換制御を行なうことが可能となる。
(実施例) 次に、1[iQ A M方式を例にとって本発明の第一
  6 − 1の実施例を説明する。第1図は1.8QAMデジタル
無線通信装置の復調器の構成を示す回路ブロック図であ
る。この復調器は、同相および直交位相用の2つの同期
検波器11a、llbを備えており、図示しない中間周
波増幅器から出力された1[iQ A M信号を分配器
12で2分岐して上記各同期検波器1,1.a、llb
に導入し、ここでそれぞれ同期検波している。そして、
これらの同期検波器11.a、]、]、bにより得られ
た同相および直交成分の4値ベ一スバンド信号を低域通
過フィルタ13a、13bでそれぞれ高調波成分を除去
し、かつ演算増幅器1,4a、14bてレベル制御した
のち、識別器1.5a、15bにそれぞれ導入する。
これらの識別器1.5a、]、5bはそれぞれ4ビット
のA/D変換器からなり、クロック再生回路16により
上記4値ベ一スバンド信号から再生されたクロックに同
期して上記同相および直交成分の4値ベ一スバンド信号
をそれぞれA/D変換することにより識別し、これらの
識別出力SII〜S4I、5IQ−34Qのうち上位2
ビットSII、S21およびSIQ、S2Qをそれぞれ
受信論理回路]7で所定の論理処理して復調デジタルデ
ータD1〜D4を得ている。また、上記識別器15a、
15bの各識別出力5l(−84I。
5IQ−84Qを搬送波再生制御用の論理回路18にそ
れぞれ導入し、この回路18て所定の論理処理を行ない
かつループフィルタを内蔵した直流増幅器]9を通した
のち電圧制御発振器(VCO)20に導入している。そ
して、このVCO20から基準搬送波を発生し、この基
準搬送波を90°移相分配器21により同相の基準搬送
波と90°移相した基準搬送波とに分岐して前記同期検
波器1]、a、l’lbにそれぞれ供給し、同期検波を
行なわせている。
さて、このような復調器には識別器15a。
15bの識別出力から誤りパルスの有無を判定する誤り
パルス判定回路30か設けである。この誤りパルス判定
回路30は、識別器15a、15bの各識別出力5ll
−841,5IQ−34Qのうち下位2ビットをそれぞ
れ導入してその排他的論理和処理を行なう排他的論理和
ゲート31a。
3 ]、 bと、これらの排他的論理和ゲート31. 
a 。
31bの出力を論理積処理する論理積ゲート32と、こ
の論理積ゲート32の出力を誤りパルス判定信号C8と
して出力するリトリガブルワンショツトマルチバイブレ
ーク(ワンショットマルチ)33とから構成される。そ
して、このワンショットマルチ33から出力された誤り
パルス判定信号C8は、第2図に示す受信系切換回路4
0に切換制御信号として供給されている。
このような構成であるから、先ずフェージング等の影響
かなく同期かとれている状態では、16QAM(8号の
信号位置と識別器15a、15bの識別出力S I I
’−341,S IQ−84Qとの関係は、第3図に示
す如く信号点(黒丸)が必ず斜線に示す範囲内に存在し
ている。したかつて、この状態では誤りパルス判定回路
30の各排他的論理和ケート3]、a、31bの出力は
必す“1”となり、このため論理積ゲート32の出力も
“]パとなってワンショットマルチ33からは常に“0
″の誤りパルス判定信号C8が、つまり同期しているこ
とを表わす信号が出力される。このため、受信系切換回
路40は現用機側に切換わった状態を保持し、したがっ
てこの状態では現用系による受信復調動作が行なわれる
一方、フェージング等の影響により受信電力が゛低下し
、これにより現用系が同期外れを起こしたとすると、1
6Q A M信号の信号点の位置は誤りの発生に比例し
て斜線外にでることになる。このため、誤りパルス判定
回路30の各排他的論理和ゲート3]、a、31bの出
力は′0”の数が誤りの発生頻度に比例して増加し、こ
れにより論理積ゲート32の出力は′1”の数か誤りの
発生頻度に比例して増加する。したがって、ワンショッ
トマルチ33からは“1“の誤りパルス判定信号C8か
、つまり同期外れを起こしていることを表イつす信号か
出力され、この結果受信系切換回路40は現用系から予
備系に切換わり、この予備系を用いた受信復調動作か行
なわれる。
このように本実施例であれば、識別器コ−58。
15bの各識別出力のうちそれぞれ下位2ビットの2値
信号を排他的論理和処理してその出力を論理積処理する
ことにより同期外れを判定するようにしたので、極めて
簡単な構成でしがち調整を何等行なうことなく正確に同
期外れを判定することができる。したかって、装置の製
作や保守調整が著しく簡単化でき、また同期外れが発生
した場合には安定かつ確実に受信系の切換制御を行なう
こ、とかでき、これにより装置の取扱性および信頼性を
大幅に高めることができる。
第4図は、本発明の第2の実施例におけるデジタル無線
装置の復調器の構成を示すものである。
尚、同図において前記第1図と同一部分には同一符号を
付して詳しい説明は省略する。
この復調器には誤り車検出回路5oが設けである。この
誤り車検出回路50は、2つの排他的論理和ゲート31
a、31bの出力をナントゲート32′で論理積処理し
たのち、低域通過フィルタ51および低域通過フィルタ
イマ]きの直流増幅器52をそれぞれ通すことにより平
滑化し、その出力電圧をそのまま疑似誤り率に対応する
信号ESとして出力している。またこの誤り車検出回路
50は、各々異なる所定の誤り率に対応するしきい値が
設定された2つのシュミット回路53゜54を備え、こ
れらのンユミット回路53.54に上記直流増幅器52
の出力電圧をそれぞれ導入して、この出力電圧値が上記
しきい値以上の場合に“1”となる検出信号FSI、F
S2を出力している。
そして、上記出力電圧ESおよび各検出信号FSI、F
S2のうちンユミット回路53の検出信号FSIは、中
間周波段等に設けられた波形歪み補償用のトランスバー
サル形自動等化回路の制御論理回路部に供給され、これ
により2種類の制御論理回路の切換制御を行なっている
。第5図はその構成を示すもので、制御論理回路61.
62とトランスバーサル自動等化回路本体60との間に
は切換回路63が設けてあり、この切換回路63を上記
ンユミット回路5Bからの検出信号FS]を切換制御信
号として供給して切換制御し−]2− ている。ここで、トランスバーサル形自動等化回路の制
御論理回路としては、一般にゼロフォーシング法による
ものと最大レベル誤差極性法によるものがよく使用され
る。このうち、ゼロフォーシング法は多値レベル全てか
ら誤差極性を検出するので、等化か安定し多値アイパタ
ーンが開いた状態であれば精密な制御を行なうことがで
きるが、等化の初期段階のように多値アイパターンが閉
じている状態では誤差極性情報に誤りか生じ易く正確な
制御を行なうことができない。これに対し最大レベル誤
差極性法は、多値レベルのうち最大レベルの誤差極性情
報により制御を行なうものであるため、多値アイパター
ンか閉じている状態では上記ゼロフォーシング法に比べ
て正確な制御を行なうことかできる。したかって、前記
シュミット回路53から出力される検出信号FSIが誤
り率の増大を表わす“]”レベルの場合には、最大レベ
ル誤差極性法を適用した制御論理回路61を選択し、ま
た上記検出信号FSIか誤り率が小さいことを表わす“
0″レベルの場合には、ゼロフォ 1B − 一シング法を適用した制御論理回路62を選択するよう
に切換回路63を構成すればよい。
尚、前記誤り車検出回路50のンユミット回路54から
出力される検出信号FS2は、第2図に示す受信系切換
回路40に供給され、これにより現用受信系と予備受信
系との切換制御が行なわれる。
このような構成であるから、先ず伝送路歪みがなく信号
が収束している同期時には、前記第1の実施例で述べた
ように16QAM信号の信号点は必ず第3図の斜線の範
囲内に存在する。このため、識別器1.5a、15bの
識別出力Sll〜S4I。
5IQ−84Qのうち第3パス5−3I、S3Qおよび
第4パスS41  S4Qの排他的論理和出力は、それ
ぞれ′1”となり、これによりナントゲート32′の出
力は常に“0”になる。したがって、低域通過フィルタ
51および直流増幅器52による平滑化出力電圧は小さ
な値となり、この結果シュミット回路53.54からは
検出信号(“]゛°  レベル)FSl、、FS2は発
生されない。
したかって、受信系は現用受信系が動作し、またトラン
スバーサル形自動等化回路はゼロフォーシング法を適用
した制御論理回路62により動作する。
これに対し、フェージングなどの影響により受信電力か
低下するか、または伝送路歪みか発生して信号が収束し
なくなった状態では、16QAM信号の信号点の位置は
常に第3図の斜線の範囲内には入らず誤りの発生に比例
して斜線外に出るため、誤り量検出回路50の各排他的
論理和ゲート3]、a、31bの出力はそれぞれ“0”
の数が誤り発生頻度比例して増加する。このため、ナン
ドゲ−1−32’の出力は“]“の数が誤りの発生頻度
に比例して増加する。これにより低域通過フィルタ51
および直流増幅器52による平滑化出力電圧、つまり疑
似誤り率に対応する直流電圧値は増加する。そして、こ
の電圧値かシュミット回路53.54のしきい値を超え
ると、この時点てシュミット回路53.54から検出信
号(“1”レベル)か発生され、この結果受信系切換回
路4〇は現用系から予備系に切換わって以後予備系によ
り受信動作か行なわれ、またトランスバーサル自動等化
回路の制御論理回路切換用の切換回路63か制御論理回
路62側から制御論理回路61側に切換わり、これによ
り以後最大レベル誤差極性法による波形の自動等化か行
なわれる。
このように本実施例であれば、2値信号である識別器1
5a、15bの識別出力から誤り信号の有無を判定し、
その判定出力を平滑化することにより疑似誤り率を検出
するようにしたので、複雑で微妙な調整を行なうことな
く簡単な構成で安定に疑似誤り率を検出することかでき
る。したがって、回線品質が劣化した場合の受信系の切
換えおよびトランスバーサル自動等化回路の制御論理回
路6]、62の切換えを安定かつ適確に行なうことがで
き、これにより装置の信頼性を高めることができる。
第6図は、本発明の第3の実施例におけるデジタル無線
通信装置の復調器の構成を示すものである。尚、同図に
おいて前記第1図と同一部分には同一符号を付して詳し
い説明は省略する。
この復調器は、前記第2の実施例と同様に識別器1.5
a、15bの識別出力から誤り率を検出する誤り量検出
回路70を有している。この誤り量検出回路70は、識
別出力Sコl−34I。
5IQ−’S4Qのうち第3パスS31.S3Qおよび
第4パスS4I、S4Qを同相および直交成分毎に排他
的論理和処理してその論理積をとる誤りパルス判定回路
と、3個のカウンタ71〜73と、フリップフロップ7
4とから構成される。このうち第1のカウンタ71は、
クロック再生回路]6から発生されるクロックCLKを
カウントしてそのカウント値か異なる2つの所定値にな
る毎に出力端子Q]、、Q2からそれぞれ出力パルスを
発生する。第2のカウンタ72は、上記第1のカウンタ
71の出力端子Q2から出力パルスが発生される毎に、
論理積ケート32から出力される誤りパルス判定信号か
“0′°になる回数、つまり誤りパルスの発生頻度をカ
ウントするもので、そのカウント値か一定値を超えた時
にセット信号を出力してフリップフロップ74をセット
する。また第3のカウンタ73は、論理積ゲート32か
ら誤りパルス発生を表わす“0“レベルの同期外れ判定
信号か発生される毎に上記第1のカウンタ71の出力端
子Q1から発生される出力パルスのカウントを開始し、
そのカウント値か次の“0”レベルの誤りパルス判定信
号か発生されるまでの間に所定値に達した時点てリセッ
ト信号を発生してフリップフロップ74をリセットする
そして、このフリップフロップ74の出力信号(“]”
レベル)は、前記第2の実施例で述べたトランスバーサ
ル形自動等化回路の制御論理回路61.62の切換制御
用として切換回路63に供給される。
このような構成であるから、先ず伝送路歪みかなく信号
が収束している時には、16Q A M信号の信号点は
必ず第3図の斜線の範囲内に存在するため、識別器:1
.5a、15bの識別出力S 1. I −841,5
IQ−84Qのうち第3パス531゜S3Qおよび第4
バスS4I、S4Qの排他曲論理和出力はそれぞれ]”
となり、これにより論理積ケート32の出力は常に1″
となる。したがって、第2のカウンタ72てはカウント
動作が行なわれず、このためフリップフロップ74はセ
ットされないので切換制御信号は発生されない。
したがって、この状態ではトランスバーサル形自動等化
回路は制御論理回路62が選択され、この結果ゼロフォ
ーシング法による等化制御が行なわれる。
これに対し、フェージングなどの影響により受信電力か
低下するか、または伝送路歪みが発生して信号か収束し
なくなった状態では、L6QAM信号の信号点の位置は
常に第3図の斜線の範囲内には入らず誤りの発生に比例
して斜線外に出るため、誤り率検出回路50の各排他的
論理和ゲート31、a、31bの出力はそれぞれ“0”
の数が誤りの発生頻度に比例して増加する。このため、
論理積ゲート32の出力は“0“の数が誤りの発生頻度
に比例して増加する。そして、一定時間内に上記論理積
ゲート32から発生される“0“信号の発生回数が所定
値を超えると、この時点で第2のカウンタ72からセッ
ト信号か出力され、これによりフリップフロップ74が
セットされる。このため、フリップフロップ74からは
切換制御信号が出力され、この結果トランスバーサル形
自動等化回路の切換回路63は制御論理回路62側から
制御論理回路61側に切換わる。したがって、以後トラ
ンスバーサル形自動等化回路では最大レベル誤差極性法
による自動等化が行なわれる。
また、回線品質か次第に良好な状態に復旧して論理積ゲ
ート32から出力される“0”の数が減少し、この′0
“信号の発生間隔が一定時間以上になると、この時点で
第3のカウンタ73からリセット信号が発生され、この
結果フリップフロップ74かリセットされる。このため
、それまでフリップフロップ74から発生されていた切
換制御信号はオフとなり、これによりl・ランスバーサ
ル形自動等化回路の切換回路63は制御論理回路61側
から制御論理回路62側に復帰する。したかって、以後
トランスバーサル形自動等化回路ではゼロフォーシング
法による自動等化が行なわれる。
このように本実施例であれば、2確信号からなる識別出
力の第3パスS31.S3Qおよび第4バスS41.S
4Qを排他的論理和処理してその論理積をとり、かつこ
の論理積出力のうち誤りパルスの発生を表わす“0”信
号の発生頻度をカウンタで求めて、この頻度が所定値を
超えた場合にトランスバーサル形自動等化回路の制御論
理回路61.62をゼロフォーシング法例から最大レベ
ル誤差極性法例に切換えるようにしたので、回路全体と
して2確信号を論理演算するだけで疑似誤)  り率を
表わす情報を得ることができ、これにより従来のような
複雑で微妙な調整を行なうことなく極めて簡単な回路で
安定に疑似誤り率を検出することができる。したかって
、装置製作上の手間や保守調整に係わる手間は大幅に軽
減され、これにより装置の取扱性は大幅に高められ、か
つトランスバーザル形自動等化回路の制御論理回路の選
択切換えを常に安定にかつ適確に行なうことかでき、こ
れにより装置の信頼性を高めることができる。
尚、本発明は上記各実施例に限定されるものではない。
例えば、上記各実施例ではいずれも16Q A M方式
を適用した場合を例にとって説明したが、それ以上の多
値QAM方式でも同様に適用することができる。また、
切換対象は受信系や自動等化回路の制御論理回路以外で
もよく、その他同期検出回路および誤り検出回路の回路
構成や切換回路の構成等についても、本発明の要旨を逸
脱しない範囲で種々変形して実施できる。
し発明の効果] 以上詳述したように本発明は、誤りパルス判定回路によ
り、識別器の識別出力のうちデータ復調用のビットより
下位の2ビットを同位相および直交位相毎にそれぞれ排
他的論理和処理してその各処理出力を論理積処理し、こ
の論理積処理出力を誤り信号として出力するか、または
上記誤りパルス判定回路に加えて誤り率検出回路を設け
、この誤り率検出回路により、上記誤りパルス判定信号
から誤りパルスの発生頻度を検出してこの検出結果から
疑似誤り率を求めるようにしたものである。
したかって、回線品質を常に安定に検出することかでき
、これにより構成および取扱いか簡単で常に適確な切換
制御を行ない得るデジタル無線通信装置を提供すること
かできる。
【図面の簡単な説明】
第1図は本発明の第1の実施例におけるデジタル無線通
信装置の復調器の構成を示す回路ブロック図、第2図は
同装置の受信系切換回路部の構成を示すブロック図、第
3図は111iQ A M信号の信号位置と識別出力と
の関係を示す図、第4図は本発明の第2の実施例におけ
るデジタル無線通信装置の復調器の構成を示す回路ブロ
ック図、第5図は同装置のトランスバーサル形自動等化
回路の切換回路部分の構成を示すブロック図、第6図は
本発明の第3の実施例におけるデジタル無線通信装置の
復調器の構成を示す回路ブロック図、第7図はデジタル
無線通信装置の受信系の基本構成を示すブロック図であ
る。 11a、llb・・・同期検波器、12・分配器、13
a、13b−低域通過フィルタ、14a。 14b・・・演算増幅器、15a、1.5b・・・識別
器、16クロツク再生回路、17・・・受信論理回路、
]8・・・搬送波再生用の論理回路、19・ループフィ
ルタ付き直流増幅器、20・・・電圧制御発振器(V 
CO) 、21−90′信号分配器、30−=同期外れ
判定回路、31a、31b・・・排他的論理和ゲート、
32・・・論理積ゲート、32′・・・ナントゲート、
33・・・リトリガブルワンショツトマルチバイブレー
タ、40・・・受信系切換回路、50.70・・・誤り
率検出回路、51・・・低域通過フィルタ、52・・・
低域通過フィルタ付き直流増幅器、53.54・・・シ
ュミット回路、60・・・トランスバーサル形自動等化
回路本体、61.62・・制御論理回路、63・・・切
換回路、71,72.73・・・カウンタ、74・・・
フリップフロップ、Sll−S41゜5IQ−34Q・
・・識別出力、C8・・・同期外れ判定信号、ES・・
・誤り率検出信号、FSI、ES2゜GS・・・切換制
御信号。

Claims (4)

    【特許請求の範囲】
  1. (1)多値直交振幅変調波を受信して同期検波し、これ
    により得られた多値復調信号を同位相および直交位相毎
    に識別器でそれぞれ識別してその識別出力を論理処理す
    ることにより復調データを得る復調器を備えたデジタル
    無線通信装置において、前記識別器の識別出力のうちデ
    ータ復調用のビットより下位の2ビットを同位相および
    直交位相毎にそれぞれ排他的論理和処理してその各処理
    出力を論理積処理しこの論理積処理出力を誤り信号とし
    て出力する誤りパルス判定回路を具備したことを特徴と
    するデジタル無線通信装置。
  2. (2)多値直交振幅変調波を受信して同期検波し、これ
    により得られた多値復調信号を同位相および直交位相毎
    に識別器でそれぞれ識別してその識別出力を論理処理す
    ることにより復調データを得る復調器を備えたデジタル
    無線通信装置において、前記識別器の識別出力のうちデ
    ータ復調用のビットより下位の2ビットを同位相および
    直交位相毎にそれぞれ排他的論理和処理してその各処理
    出力を論理積処理しこの論理積処理出力を誤り信号とし
    て出力する誤りパルス判定回路と、上記誤り信号から誤
    りパルスの発生頻度を検出して疑似誤り率を求める誤り
    率検出回路とを具備したことを特徴とするデジタル無線
    通信装置。
  3. (3)誤り率検出回路は、誤り信号を平滑化してその出
    力電圧を疑似誤り率を表わす信号として出力するもので
    ある特許請求の範囲第(2)項記載のデジタル無線通信
    装置。
  4. (4)誤り率検出回路は、誤り信号を入力して一定時間
    当りの同期外れ発生回数を計数するカウンタを有し、こ
    のカウンタの計数値を疑似誤り率を表わす情報として出
    力するものである特許請求の範囲第(2)項記載のデジ
    タル無線通信装置。
JP63023915A 1988-02-05 1988-02-05 デジタル無線通信装置 Pending JPH01200750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63023915A JPH01200750A (ja) 1988-02-05 1988-02-05 デジタル無線通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63023915A JPH01200750A (ja) 1988-02-05 1988-02-05 デジタル無線通信装置

Publications (1)

Publication Number Publication Date
JPH01200750A true JPH01200750A (ja) 1989-08-11

Family

ID=12123788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63023915A Pending JPH01200750A (ja) 1988-02-05 1988-02-05 デジタル無線通信装置

Country Status (1)

Country Link
JP (1) JPH01200750A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092731A (ja) * 2014-11-10 2016-05-23 富士通株式会社 信号処理装置及び信号処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092731A (ja) * 2014-11-10 2016-05-23 富士通株式会社 信号処理装置及び信号処理方法

Similar Documents

Publication Publication Date Title
EP0249931B1 (en) Decision timing control circuit
CA1246153A (en) Radio receiver
US3818347A (en) Receiver for amplitude modulated quadrature carrier signals
JPH08317005A (ja) 位相変調信号復調方式
CA1241068A (en) Carrier recovery circuit
US5090026A (en) Gmsk narrowband modem
US4458356A (en) Carrier recovery circuit
USRE40695E1 (en) Clock phase detecting circuit and clock regenerating circuit each arranged in receiving unit of multiplex radio equipment
US5519733A (en) Method and apparatus for recovering a qam carrier
US4663769A (en) Clock acquisition indicator circuit for NRZ data
KR900007176B1 (ko) 다치(多値)신호 감시회로
JPH08265143A (ja) キャリア再生回路
CA1268222A (en) Method for recovering a phase difference signal
EP0080332A2 (en) Timing error correction apparatus and method for QAM receivers
KR19990030056A (ko) 디지털 전송 신호 수신기용 샘플링 제어 루프
US5774512A (en) Higher order digital phase loop filter
US6519303B1 (en) Clock reproduction circuit
US6704382B1 (en) Self-sweeping autolock PLL
US5949829A (en) Central error detecting circuit for FSK receiver
JPH01200750A (ja) デジタル無線通信装置
US4847874A (en) Clock recovery system for digital data
US7738599B2 (en) Method and circuit for generating an auxiliary symbol for adjusting a QAM demodulator
US4383324A (en) Digital data transmission systems
GB2063629A (en) Digital data transmission systems
JPH0397338A (ja) デジタル無線通信装置