JPH01197880A - Circuit drawing displaying system - Google Patents
Circuit drawing displaying systemInfo
- Publication number
- JPH01197880A JPH01197880A JP63022213A JP2221388A JPH01197880A JP H01197880 A JPH01197880 A JP H01197880A JP 63022213 A JP63022213 A JP 63022213A JP 2221388 A JP2221388 A JP 2221388A JP H01197880 A JPH01197880 A JP H01197880A
- Authority
- JP
- Japan
- Prior art keywords
- pin pairs
- circuit drawing
- displayed
- detected
- signal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータシステムを用いて、LSIの
論理回路等の回路図面を入力し表示する回路図面表示装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit diagram display device for inputting and displaying circuit diagrams such as LSI logic circuits using a computer system.
第4図は、この種の回路図面表示装置のハードウェア構
成を示すブロック図で弗る。図において、1は表示装置
本体、2は回路図面等を表示するCRT、3は本体1に
コマンドや図形等を入力するためのキーボード、4はC
RT2の画面上の位置を指定するマウス、5は各種回路
構成素子や回路図面が図面情報として格納される磁気デ
ィスク装置等の外部記憶装置である。FIG. 4 is a block diagram showing the hardware configuration of this type of circuit diagram display device. In the figure, 1 is a display device body, 2 is a CRT for displaying circuit diagrams, etc., 3 is a keyboard for inputting commands, figures, etc. to the main body 1, and 4 is a CRT.
A mouse is used to specify a position on the screen of RT2, and 5 is an external storage device such as a magnetic disk device in which various circuit components and circuit drawings are stored as drawing information.
表示装置本体lは、CPU6と、当該CPU6が処理す
るプログラムやデータが格納されるROM?及びRAM
8と、CRT2を制御するCRTコントローラ9と、キ
ーボード3やマウス4及び外部記憶装置5との入出力の
インタフェースを司どるI10インタフェースIOとか
ら構成され、それぞれ内部バス1aにより接続されてい
る。The display device body 1 includes a CPU 6 and a ROM in which programs and data processed by the CPU 6 are stored. and RAM
8, a CRT controller 9 that controls the CRT 2, and an I10 interface IO that controls input/output interfaces with the keyboard 3, mouse 4, and external storage device 5, and are connected to each other by an internal bus 1a.
第5図は、CRT2の画面ll上に表示された論理回路
図を示したものであり、各素子12a〜12eの対応す
る端子間が信号配線13a。FIG. 5 shows a logic circuit diagram displayed on the screen 11 of the CRT 2, and signal wiring 13a is connected between the corresponding terminals of each element 12a to 12e.
13b用いて接続されて、論理回路図として表示されて
いる。13b, and is displayed as a logic circuit diagram.
次に動作について説明する。キーボード3から所定のコ
マンドを入力すると、I10インタフェース10を介し
てCPU6へこのコマンドが送られる。CPU6はRO
M7に格納されたソフトウェアによりコマンドを解釈し
、CRTコントローラ9やI10インタフェースlOへ
指示を与える。Next, the operation will be explained. When a predetermined command is input from the keyboard 3, this command is sent to the CPU 6 via the I10 interface 10. CPU6 is RO
The software stored in M7 interprets the command and gives instructions to the CRT controller 9 and I10 interface 1O.
ここで、外部記憶装置5から素子12a〜12eを読み
出すコマンドをキーボード3から入力すると、上・述し
た手順でI10インタフェース10を介して外部記憶装
置5から素子12a〜1243が読み出され、マウス4
を用いてCRTZ上の所望の位置に各素子128〜12
eを配置する。さらに、CRTZ上に配置された各素子
12a〜12eの対応する端子間を、線分を引くコマン
ドをキーボード3から入力することにより、信号配線1
3a、13bを用いて接続する。Here, when a command to read the elements 12a to 12e from the external storage device 5 is input from the keyboard 3, the elements 12a to 1243 are read from the external storage device 5 via the I10 interface 10 in the above-described procedure, and the mouse 4
Each element 128 to 12 is placed at a desired position on the CRTZ using
Place e. Furthermore, by inputting a command from the keyboard 3 to draw line segments between the corresponding terminals of each of the elements 12a to 12e arranged on the CRTZ, the signal wiring 1
Connect using 3a and 13b.
このような動作を繰り返すことにより、第5図に示すよ
うな論理回路図がCRT2の画面上に描かれる。表示さ
れた論理回路図は書き込みコマンドにより外部記憶装置
5へ書き込むことができる。By repeating such operations, a logic circuit diagram as shown in FIG. 5 is drawn on the screen of the CRT 2. The displayed logic circuit diagram can be written to the external storage device 5 using a write command.
従来の回路図面表示は以上のようになされているが、入
力された回路図面中の信号の配線本数であるピンペア数
を知るためには直接画面上でその本数を数える必要があ
った。ピンペア数は、特にLSIの配線が可能か否かを
判断する目安となるが、回路図面が複雑になると表示さ
れたLSI回路のピンペア数の規模を知るのに手間がか
かるという問題点がありた。Conventional circuit drawings are displayed as described above, but in order to know the number of pin pairs, which is the number of signal wires in the input circuit drawing, it was necessary to count the number directly on the screen. The number of pin pairs is a guideline for determining whether LSI wiring is possible or not, but there is a problem in that when the circuit drawing becomes complex, it takes time and effort to know the scale of the number of pin pairs of the displayed LSI circuit. .
この発明は上記のような問題点を解消するためになされ
たもので、回路図面中のピンペア数を簡単に知ることの
できる回路図面表示方式を提供することを目的とする。This invention was made to solve the above-mentioned problems, and it is an object of the present invention to provide a circuit drawing display method that allows the number of pin pairs in a circuit drawing to be easily known.
この発明に係る回路図面表示方式は、入力された回路図
面中の信号配線を検索し、得られた信号配線により互い
に接続されるビンペア数を検出して表示画面上に表示す
るようにしたものである。The circuit drawing display method according to the present invention searches for signal wiring in an input circuit drawing, detects the number of bin pairs connected to each other by the obtained signal wiring, and displays the number on the display screen. be.
[作用〕
この発明においては、人力された回路図面中のピンペア
数を、回路図面中の信号配線を検索することにより検出
して表示画面上に表示する。回路図面中のピンペア数は
、検索された信号配線に接続されているピン数をカウン
トし、ピン数より1減じた値を各信号配線毎のピンペア
数゛とし、その総和を求めることにより検出することが
できる。[Operation] In the present invention, the number of pin pairs in a human-drawn circuit drawing is detected by searching for signal wiring in the circuit drawing and displayed on the display screen. The number of pin pairs in the circuit drawing is detected by counting the number of pins connected to the searched signal wiring, subtracting 1 from the number of pins as the number of pin pairs for each signal wiring, and calculating the sum. be able to.
以下、この発明の一実施例を第1図ないし第3図に基づ
いて説明する。第1図は実施例による回路図面表示方式
の要部を示すフローチャートである。同図において、2
0〜26はこの方式を実行するプログラムのフローの各
ステップを示している。また、第2図は本実施例により
CRT上に表示された表示画面11を示したものであり
、14はビンペア数総和表示である。また、第3図は信
号名16ビ該信号の配線本数を示すビンペア数17とを
格納するピンベア数テーブル15を示したものである。An embodiment of the present invention will be described below with reference to FIGS. 1 to 3. FIG. 1 is a flowchart showing the main part of the circuit diagram display method according to the embodiment. In the same figure, 2
0 to 26 indicate each step of the flow of the program that executes this method. Further, FIG. 2 shows a display screen 11 displayed on a CRT according to this embodiment, and 14 is a display of the total number of bin pairs. FIG. 3 shows a pin bear number table 15 that stores 16 signal names and 17 bin pair numbers indicating the number of wires for the signal.
なお、ハードウェアの構成は第4図に示す従来の装置と
同様であるが、異なる点は、第1図に示すフローチャー
トの内容を有するプログラム及び第3図に示すビンペア
数テーブル15をRAM8に格納して、キーボード3か
らコマンドを入力することにより当該プログラムを起動
し、実行できる点である。The hardware configuration is the same as the conventional device shown in FIG. 4, but the difference is that the program having the contents of the flowchart shown in FIG. 1 and the bin pair number table 15 shown in FIG. 3 are stored in the RAM 8. The point is that the program can be started and executed by inputting a command from the keyboard 3.
次に動作について説明する。なお、従来例で説明した動
作により論理回路図面が入力され表示画面上に表示され
ているものとする。第1図において、ステップ20で上
述したコマンドにより起動されたプログラムは、先ず妄
チップ21において、゛第4図のRAM8に格納しであ
る第3図に示すピンペア数テーブル15内のビンペア数
17を初期化する0次いで、ステップ22において、第
2図に示すようにCR7画面11上に表示された論理回
路図面中で順次信号配線13a、13bを検索する。任
意の信号配線が検索されるとステップ23において、検
索された信号配線に接続されているピン数をカウントし
、該ピン数より1減じた値を当該信号配線のピンペア数
とし、ピンペア数テーブル15内に検索した信号名16
と対応するピンペア数17を代入する。−次いで、ステ
ップ24で、CR7画面11上の信号配線13a。Next, the operation will be explained. It is assumed that a logic circuit diagram has been input and displayed on the display screen by the operation described in the conventional example. In FIG. 1, the program started by the above-mentioned command in step 20 first reads the number of bin pairs 17 in the pin pair number table 15 shown in FIG. 3, which is stored in the RAM 8 in FIG. Initialize 0 Next, in step 22, the signal wirings 13a and 13b are sequentially searched in the logic circuit diagram displayed on the CR7 screen 11 as shown in FIG. When an arbitrary signal wiring is searched, in step 23, the number of pins connected to the searched signal wiring is counted, the value subtracted by 1 from the number of pins is set as the number of pin pairs of the signal wiring, and the pin pair number table 15 is calculated. Signal name searched in 16
Substitute the number of pin pairs corresponding to 17. - Next, in step 24, the signal wiring 13a on the CR7 screen 11.
13bを総て検索したかどうかを判定し、まだ検索すべ
き信号配線がある時はステップ22から再度繰り返し、
ない時はステップ25においてビンペア数テーブル15
内の総てのピンペア数17の総和を求め、ビンペア数テ
ーブル15内の総和欄に格納し、該ピンペア数の総和を
CR7画面ll上に表示する。第2図はこのようにして
表示されたビンペア数総和表示14と論理回路図面とを
表示したものである。図に示されるように信号配線13
a、13bとビンペア数総和表示14とが同一画面上に
表示されている。最後にステップ26で上記コマンド実
行を終了する。Determine whether all 13b have been searched, and if there are still signal wirings to be searched, repeat from step 22 again.
If there is no bin pair number table 15 in step 25.
The total sum of all pin pair numbers 17 is calculated and stored in the total column in the bin pair number table 15, and the sum of the pin pair numbers is displayed on the CR7 screen 11. FIG. 2 shows the bin pair number summation display 14 and a logic circuit diagram displayed in this manner. Signal wiring 13 as shown in the figure
a, 13b and the bin pair number total display 14 are displayed on the same screen. Finally, in step 26, the execution of the above command is ended.
なお、上記実施例では、CRT画面上に表示されている
論理回路図面中の信号配線を検索したが、論理回路図面
上を指定して、CRT画面上に表示されていない外部記
憶装置5内に書き込まれている論理回路図面について信
号配線の検索を行うようにしてもよい。In the above embodiment, the signal wiring in the logic circuit drawing displayed on the CRT screen was searched, but by specifying the logic circuit drawing, the signal wiring in the external storage device 5 that is not displayed on the CRT screen is searched. It is also possible to search for signal wiring in the written logic circuit diagram.
また、表示される回路図面は必ずしも論理回路に限定さ
れるものではなく、複数の素子を含むアナログ回路図面
であってもよい。Further, the displayed circuit diagram is not necessarily limited to a logic circuit, but may be an analog circuit diagram including a plurality of elements.
更に、この方式を実現するプログラムをRAM8に格納
してCPUIで実行するものとして説明したが、ROM
7に格納するようにしてもよい。Furthermore, although the explanation has been made assuming that the program that implements this method is stored in RAM 8 and executed by the CPU,
7 may be stored.
以上のように、この発明によれば、入力された回路図面
中の信号配線を検索し、得られた信号配線により互いに
接続されるピンペア数を検出して表示画面上に表示する
ようにしたので、回路図面中のピンペア数を目視で数え
ることなく簡単に知ることができ、正確にしかも速く配
線が可能か否かの目安を知ることができるという効果が
ある。As described above, according to the present invention, the signal wiring in the input circuit drawing is searched, and the number of pin pairs connected to each other by the obtained signal wiring is detected and displayed on the display screen. , the number of pin pairs in a circuit drawing can be easily known without having to visually count them, and the effect is that it is possible to know whether or not wiring can be done accurately and quickly.
第1図はこの発明の一実施例による回路図面表示方式の
要部を示すフローチャート、第2図は実施例によるCR
T画面の表示例を示す図、第3図は論理回路図面の信号
名とピンベア数とを格納するビンペア数テーブルを示す
図、第4図は回路図面表示装置のハードウェア構成を示
すブロック図、第5図は従来のCRT画面の表示例を示
す図である。
lは表示装置本体、2はCRT、3はキーボード、4は
マウス、5は外部記憶装置、6はCPU、7はROM、
8はRAM、9はCRTコントローラ、10はI10イ
ンタフェース、11はCRT画面(表示画面)、12a
〜12eは素子、13a、13bは信号配線、14はビ
ンペア数総和表示、15はピンペア数テーブル、16は
信号名、17はピンペア数である。
なお、図中、同一符号は同−又は相当部分を示す。
代理人 大君 増m(ばか2名)
61図
17;ご′ンペ7をL
1;表示装置本体
第5図
手続補正書(自発)
平成1315
→N← 年 月 日
特許庁長官殿 VξΔ1
、事件の表示 特願昭63−022213号2、発明
の名称
回路図面表示方式
3、補正をする者
代表者 志 岐 守 哉
5 補正の対象
発明の詳細な説明の欄。
6 補正の内容
明細書第8頁第1行目「格納してCPUIで」とあるの
を「格納してCPU6で」と補正する。
以上FIG. 1 is a flowchart showing the main parts of a circuit diagram display method according to an embodiment of the present invention, and FIG. 2 is a CR diagram according to an embodiment of the present invention.
A diagram showing a display example of the T screen, FIG. 3 is a diagram showing a bin pair number table that stores the signal names and pin bear numbers of the logic circuit diagram, and FIG. 4 is a block diagram showing the hardware configuration of the circuit diagram display device. FIG. 5 is a diagram showing a display example of a conventional CRT screen. 1 is the display device body, 2 is the CRT, 3 is the keyboard, 4 is the mouse, 5 is the external storage device, 6 is the CPU, 7 is the ROM,
8 is RAM, 9 is CRT controller, 10 is I10 interface, 11 is CRT screen (display screen), 12a
- 12e are elements, 13a and 13b are signal wirings, 14 is a total display of the number of bin pairs, 15 is a pin pair number table, 16 is a signal name, and 17 is the number of pin pairs. In addition, in the figures, the same reference numerals indicate the same or corresponding parts. Agent Daikun Masu (2 idiots) 61 Figure 17; Please refer to the letter 7. L 1; Display device itself Figure 5 procedural amendment (voluntary) Heisei 1315 →N← 2002 Commissioner of the Japan Patent Office VξΔ1
, Indication of the case Japanese Patent Application No. 63-022213 2 Name of the invention Circuit drawing display method 3 Representative of the person making the amendment Moriya Shiki 5 Column for detailed explanation of the invention to be amended. 6. In the first line of page 8 of the detailed statement of amendments, the phrase ``Store and use CPU 6'' is amended to ``Store and use CPU 6.''that's all
Claims (1)
示画面上に表示する回路図面表示装置において、入力さ
れた回路図面中の信号配線を検索し、得られた信号配線
により互いに接続されるピンペア数を検出して表示画面
上に表示するようにしたことを特徴とする回路図面表示
方式。In a circuit diagram display device that inputs a circuit diagram and displays it on a display screen using a computer system, it searches for signal wiring in the input circuit diagram and detects the number of pin pairs connected to each other by the obtained signal wiring. A circuit drawing display method characterized in that the circuit drawings are displayed on a display screen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63022213A JPH01197880A (en) | 1988-02-02 | 1988-02-02 | Circuit drawing displaying system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63022213A JPH01197880A (en) | 1988-02-02 | 1988-02-02 | Circuit drawing displaying system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01197880A true JPH01197880A (en) | 1989-08-09 |
Family
ID=12076523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63022213A Pending JPH01197880A (en) | 1988-02-02 | 1988-02-02 | Circuit drawing displaying system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01197880A (en) |
-
1988
- 1988-02-02 JP JP63022213A patent/JPH01197880A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01197880A (en) | Circuit drawing displaying system | |
EP0343918A2 (en) | A relational data retrieval apparatus | |
JPH05151191A (en) | Integral value/function inclination calculator and transportation coefficient calculator | |
JP2686167B2 (en) | Circuit drawing display device | |
JPS59214935A (en) | Inputting method of data | |
JPH0778195A (en) | Data updating system in circuit design cad | |
JP2721364B2 (en) | Diagram editing device | |
JPS6284375A (en) | Graphic display system | |
JPH01142969A (en) | Document editing device | |
JPS63188268A (en) | Design supporting device | |
JPH05114007A (en) | System for editing printed circuit diagram | |
JPH05159009A (en) | Circuit simulation device | |
JPS6336327A (en) | Sequence display device | |
JPH04115368A (en) | Bundle wire detecting device | |
JPH05108742A (en) | Circuit diagram input system | |
JPH0193812A (en) | System for displaying help screen | |
JPH04199470A (en) | Circuit design device | |
JPH02217967A (en) | Parts arrangement system for printed wiring board design system | |
JPH08235283A (en) | Data processor | |
JPS58103021A (en) | Status display system for teminal machine | |
JPH02121031A (en) | Supporting device and supporting method for inputting data | |
JPS6383831A (en) | Man-machine interface system utilizing mouse | |
JPH0448387A (en) | Circuit design device | |
JPH02155054A (en) | Operational procedure analyzing device | |
JPH04369775A (en) | System for registering attribute data |