JPH01197865A - システム制御装置 - Google Patents
システム制御装置Info
- Publication number
- JPH01197865A JPH01197865A JP2133388A JP2133388A JPH01197865A JP H01197865 A JPH01197865 A JP H01197865A JP 2133388 A JP2133388 A JP 2133388A JP 2133388 A JP2133388 A JP 2133388A JP H01197865 A JPH01197865 A JP H01197865A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- signal
- bus use
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 16
- 238000012546 transfer Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 15
- 238000004891 communication Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002444 silanisation Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、電子計算機システムのシステム制御装置に
ついて、特にバス使用権に関するものである。
ついて、特にバス使用権に関するものである。
（従来の技術）
従来、バスラインに複数のモジュールとともに接続し、
それらのモジュールからのバス使用要求信号に対し、バ
ス優先制御を行うシステム制御装置は種々開発されてき
て馳る。
それらのモジュールからのバス使用要求信号に対し、バ
ス優先制御を行うシステム制御装置は種々開発されてき
て馳る。
第７図は、従来技術のシステム制御装置を示すプロツク
図であシ、システム制御装置１ｏはシステムの監視やバ
スの゛制御を司る。バスアービタ２０はシステム制御装
置１０に内蔵され単一のシステムバス４０の使用許可制
御を行い、モジュール３０．−１，３θ−２，３０−３
は中央処理装置や主記憶装置あるいはチャネル装置など
であり、システムを構成しシステムバス４０に接続され
ている。モジュールは本図のように３つに限ったもので
はなく、システムによりその数は様々である。
図であシ、システム制御装置１ｏはシステムの監視やバ
スの゛制御を司る。バスアービタ２０はシステム制御装
置１０に内蔵され単一のシステムバス４０の使用許可制
御を行い、モジュール３０．−１，３θ−２，３０−３
は中央処理装置や主記憶装置あるいはチャネル装置など
であり、システムを構成しシステムバス４０に接続され
ている。モジュールは本図のように３つに限ったもので
はなく、システムによりその数は様々である。
第７図において、モジュール３０−１．３０−２．３０
−３がバス４０を使用する場合、まずｉ４スアービタ２
０に対してバス使用要求を行う、モジュール３０−１．
３０−２．３０−３は、バスアービタ２０からバス使用
許可が出された所で、始めてバス４０を使用することが
出来る。こうすることによりて、複数モジュールによる
バスの競合動作を制御している。
−３がバス４０を使用する場合、まずｉ４スアービタ２
０に対してバス使用要求を行う、モジュール３０−１．
３０−２．３０−３は、バスアービタ２０からバス使用
許可が出された所で、始めてバス４０を使用することが
出来る。こうすることによりて、複数モジュールによる
バスの競合動作を制御している。
第８図は、この制御装置のバス使用要求信号（ＢＲＥＱ
）ｓおよびバス使用許可信号（ＢＧＮＴ）の詳細を説明
するブロック図であり、バスアービタ２０ではこれらバ
ス使用要求に優先順位を付けて制御しており、本例では
、若番のモジュールはど優先順位が高くなっているもの
として話を進める。
）ｓおよびバス使用許可信号（ＢＧＮＴ）の詳細を説明
するブロック図であり、バスアービタ２０ではこれらバ
ス使用要求に優先順位を付けて制御しており、本例では
、若番のモジュールはど優先順位が高くなっているもの
として話を進める。
次に作用について第９図に従って説明する。
第９図は従来技術によるタイムチャートであシ、時刻Ｔ
１でモジュール３０−１とモジュール３０−２から、同
時にバス使用要求信号ＢＲＥＱ、。
１でモジュール３０−１とモジュール３０−２から、同
時にバス使用要求信号ＢＲＥＱ、。
ＢＲＥＱｚが出されている。
バスアービタ２０はまず、優先順位の高いモジュール３
０−１に対してバス使用許可信号ＢＧＮＴ□を送出する
。
０−１に対してバス使用許可信号ＢＧＮＴ□を送出する
。
モジュール３０−１では、バス使用許可信号ＢＧＮＴ１
を受けて、システムバス４０にデータを送出し、目的と
する相手モジュールとデータ転送を行う、モジュール３
０−１は、時刻Ｔ２でバス使用許可信号ＢＧＭＴ、が出
されると、時刻Ｔ、でバス使用要求信号ＢＲＥＱ１をオ
フにするので、このときのバス使用要求は、モジュール
３０−２からのバス使用要求信号ＢＲＥＱ、が残りてい
る。
を受けて、システムバス４０にデータを送出し、目的と
する相手モジュールとデータ転送を行う、モジュール３
０−１は、時刻Ｔ２でバス使用許可信号ＢＧＭＴ、が出
されると、時刻Ｔ、でバス使用要求信号ＢＲＥＱ１をオ
フにするので、このときのバス使用要求は、モジュール
３０−２からのバス使用要求信号ＢＲＥＱ、が残りてい
る。
この間、バス使用要求が保留されたモジュール３０−２
に対しては、時刻Ｔ、でバス使用許可信号Ｂ Ｇ Ｍ
Ｔ ｘが出される。ここでモジュール３０−２は、モジ
ュール３０−１と同様にしてデータ転送を行うことがで
きる。
に対しては、時刻Ｔ、でバス使用許可信号Ｂ Ｇ Ｍ
Ｔ ｘが出される。ここでモジュール３０−２は、モジ
ュール３０−１と同様にしてデータ転送を行うことがで
きる。
時刻Ｔ、でモジュール３０”−２はバス使用要求信号Ｂ
ＲＥＱ２をオフにし、時刻Ｔ６でバスアービタ２０はバ
ス使用許可信号ＢＧＭＴ、をオフにする。
ＲＥＱ２をオフにし、時刻Ｔ６でバスアービタ２０はバ
ス使用許可信号ＢＧＭＴ、をオフにする。
もつと多くのモジュー゛ルからのバス使用要求が同時に
発生した場合でも、バスアービタ２０は上記と同様な手
順にて、若番のモジュールから順にバス使用許可を与え
ていく。
発生した場合でも、バスアービタ２０は上記と同様な手
順にて、若番のモジュールから順にバス使用許可を与え
ていく。
（発明が解決しようとする課題）
しかしながら、従来の方法では、バス使用優先順位の高
いモジュールが連続してバス使用要求を出した場合、バ
ス使用優先順位の低いほうのモジュールはいつになって
もバス使用許可が取れず、永遠に待たされるという問題
点がありた。
いモジュールが連続してバス使用要求を出した場合、バ
ス使用優先順位の低いほうのモジュールはいつになって
もバス使用許可が取れず、永遠に待たされるという問題
点がありた。
第１０図は３つ以上のモジュール−がある場合のバス使
用権のタイムチャートであり、上記問題点を説明する図
面である。第１０図において、３つのモジュール≠１．
≠２．す３が同時にバス使用要求信号Ｂ ＲＥＱ １
、 Ｂ ＲＥ Ｑ ｔ 、 Ｂ ＲＥＱ ａを出し、且
つ、同各モジュールのバス使用要求信号が連続して発生
する場合、１サイクルおきにモジュール＋ １ ト−６
’）ニール≠２へのバス使用許可信号ＢＧＮＴ、、ＢＧ
ＮＴ、が連続し、モジュールナ３へはいつになってもバ
ス使用許可信号ＢＧＮＴ、が出されず、データ転送がで
きない状態が続く。
用権のタイムチャートであり、上記問題点を説明する図
面である。第１０図において、３つのモジュール≠１．
≠２．す３が同時にバス使用要求信号Ｂ ＲＥＱ １
、 Ｂ ＲＥ Ｑ ｔ 、 Ｂ ＲＥＱ ａを出し、且
つ、同各モジュールのバス使用要求信号が連続して発生
する場合、１サイクルおきにモジュール＋ １ ト−６
’）ニール≠２へのバス使用許可信号ＢＧＮＴ、、ＢＧ
ＮＴ、が連続し、モジュールナ３へはいつになってもバ
ス使用許可信号ＢＧＮＴ、が出されず、データ転送がで
きない状態が続く。
たとえば、このモジュール＋３が磁気ディスク装置や、
通信回線制御装置などの場合には、リードデータや受信
データにオーＰ ／？シラン発生し、リード動作のりト
ライや通信データの再送等のために、システムの処理性
能が著しく低下することになシかねない。
通信回線制御装置などの場合には、リードデータや受信
データにオーＰ ／？シラン発生し、リード動作のりト
ライや通信データの再送等のために、システムの処理性
能が著しく低下することになシかねない。
（課題を解決するための手段） ′本発明は上
記問題点を解決するためにノ々スラインに複数のモジュ
ールとともに接続し、それらのモー）ニールからのバス
使用要求信号に対し、ノぐス優先制御を行うバスアービ
タが優先順位を割付けして上記モジュー、ルにバス使用
許可信号を送出するシステム制御装置において、ノぐス
使用要求信号を入力し、優先順位の高いものから優先順
位を割付けして出力する優先正順位割付部と、バス使用
要求信号を入力し、その信号毎に、その使用要求信号を
発してからの時間と予め決めてセットした各モジュール
に対するタイマ値とを比較してその両者が等しくなった
ときにタイムアウト信号を出力する時間監視部と、タイ
ムアウト信号に対応したバス使用要求信号を優先させ、
そのうち優先順位の低いものから優先順位を割付けして
出力する優先逆順位割付部と、優先正順位割付部と優先
逆順位割付部との出力を入力し、優先逆順位割付部から
の入力値をタイムアウト信号に基づきノ々ス使用許可信
号として送出する選択部とをノぐスアービタに備えたも
のである。
記問題点を解決するためにノ々スラインに複数のモジュ
ールとともに接続し、それらのモー）ニールからのバス
使用要求信号に対し、ノぐス優先制御を行うバスアービ
タが優先順位を割付けして上記モジュー、ルにバス使用
許可信号を送出するシステム制御装置において、ノぐス
使用要求信号を入力し、優先順位の高いものから優先順
位を割付けして出力する優先正順位割付部と、バス使用
要求信号を入力し、その信号毎に、その使用要求信号を
発してからの時間と予め決めてセットした各モジュール
に対するタイマ値とを比較してその両者が等しくなった
ときにタイムアウト信号を出力する時間監視部と、タイ
ムアウト信号に対応したバス使用要求信号を優先させ、
そのうち優先順位の低いものから優先順位を割付けして
出力する優先逆順位割付部と、優先正順位割付部と優先
逆順位割付部との出力を入力し、優先逆順位割付部から
の入力値をタイムアウト信号に基づきノ々ス使用許可信
号として送出する選択部とをノぐスアービタに備えたも
のである。
（作用）
本発明によれば、以上のようにシステム制御装置を構成
したので、タイムアウト信号がないときは選択部が優先
正順位割付部の出力をｔ４ス使使用許可帯として送出し
、タイムアウト信号があるときは選択部が優先逆順位割
付部の出力をノ々ス使用許可信号として送出する。
したので、タイムアウト信号がないときは選択部が優先
正順位割付部の出力をｔ４ス使使用許可帯として送出し
、タイムアウト信号があるときは選択部が優先逆順位割
付部の出力をノ々ス使用許可信号として送出する。
（実施例）
本発明の一実施例について図面を参照、しながら説明す
る。
る。
なお、各図面に共通な要素には同一符号を付す。
第１図は本発明の実施例を示すブロック図であシ、第２
図は第１図のタイマ監視回路の詳細図であシ、第３図は
第１図の優先正順付割付回路の詳細図であシ、第４図は
第１図の優先逆順付割付回路の詳細図であシ、第５図は
第１図のセレクタ回路の詳細図である。第１図において
、バス使用要求信号ＢＲＥＱ、、ＢＲＥＱ、、−ＢＲＥ
Ｑｎ及びバス使用許可信号ＢＧＮＴ１．ＢＧＮＴ、、
・ＢＧＭＴｎはそれぞれ第８図に示したバス使用要求信
号、バス使用許可信号に相当する。バス使用要求信号Ｂ
ＲＥＱ、、ＢＲＥＱ２．−ＢＰ、ＥＱｎは時間監視部と
してのタイマ監視回路２００と優先正順位割付部として
の侵先正順位割付回路３００とに入力される。優先正順
付割付回路ＳＯＯは第３図に示すようにＡＮＤ回路３０
０”ｌ 、３００−２、−”３００−ｎからなシ、バス
使用要求信号ＢＲＥＱＩ ｓ ＢＲＥＱ２ ｓ・・・Ｂ
ＲＥＱｎが同時に入力した場合１、常に優先順位を若番
順である正順位に割付けして出力Ｂ、。
図は第１図のタイマ監視回路の詳細図であシ、第３図は
第１図の優先正順付割付回路の詳細図であシ、第４図は
第１図の優先逆順付割付回路の詳細図であシ、第５図は
第１図のセレクタ回路の詳細図である。第１図において
、バス使用要求信号ＢＲＥＱ、、ＢＲＥＱ、、−ＢＲＥ
Ｑｎ及びバス使用許可信号ＢＧＮＴ１．ＢＧＮＴ、、
・ＢＧＭＴｎはそれぞれ第８図に示したバス使用要求信
号、バス使用許可信号に相当する。バス使用要求信号Ｂ
ＲＥＱ、、ＢＲＥＱ２．−ＢＰ、ＥＱｎは時間監視部と
してのタイマ監視回路２００と優先正順位割付部として
の侵先正順位割付回路３００とに入力される。優先正順
付割付回路ＳＯＯは第３図に示すようにＡＮＤ回路３０
０”ｌ 、３００−２、−”３００−ｎからなシ、バス
使用要求信号ＢＲＥＱＩ ｓ ＢＲＥＱ２ ｓ・・・Ｂ
ＲＥＱｎが同時に入力した場合１、常に優先順位を若番
順である正順位に割付けして出力Ｂ、。
Ｂ２ 、・・・Ｂｎ を送出する。タイマ監視回路２０
０は第２図に示すようにバス使用要求信号ＢＲＥＱＩ
ｗＢＲＥＱｔ 、 ・ＢＲＥＱｎに対する回路２００−
１ 。
０は第２図に示すようにバス使用要求信号ＢＲＥＱＩ
ｗＢＲＥＱｔ 、 ・ＢＲＥＱｎに対する回路２００−
１ 。
２００−２ 、 ・”２００−ｎと回路２００−１．２
００−２゜・・・２００−ｎからの出力の論理和をとる
ＯＲ回路６００とからなる。回路２００−１はレジスタ
２０１−１．カウンタ２０２−１．７リツプフロツプ２
０３−１ 、 ＡＮＤ回路２０４−１からなシ、回路２
００−２゜・・・２００−ｎもそれぞれ同様の回路部品
からなるので回路２００−１にてタイマ監視回路２００
の説明をする。レジスタ２０１−１は図示せぬ制御部よ
シ任意の値に設定でき、その制御部からプリセットデー
タＰＤとセット信号ＣＴＳＥＴとを受けるとグリセット
データＰＤを受は入れ保持すると同時にカウンタ２０２
−１の入力端子りに送出する。カウンタ２０２−１はロ
ード端子ＬＤ及びイネーブル端子Ｅが′０”のとき入力
端子りの状態をプリセットカウント値として内部にセッ
トする。又、ロード端子ＬＤ及びイネーブル端子Ｅが１
＃のとき、図示せぬ制御部からのクロック入力端子ＣＫ
へのクロックツ母ルスの立ち上シ毎に計数する。カウン
タ２０２−１のキャリー出力端子ｃＹから７リツプフロ
ツプ２０３−１のセット端子ＳＫ″′１”が入力される
と、出力端子Ｑを′１＃にセットするとともにリセット
端子ＲＫ後述するリセット信号が入力されるまで保持し
続ける。ＡＮＤ回路２０４−１はバス使用要求信号ＢＲ
ＥＱ１と７リツプフロツプ２０３−１からの出力の反転
値との論理積をとって、その出力値をカウンタ２０２−
１のロード端子ＬＤとイネーブル端子Ｅとに出力する。
００−２゜・・・２００−ｎからの出力の論理和をとる
ＯＲ回路６００とからなる。回路２００−１はレジスタ
２０１−１．カウンタ２０２−１．７リツプフロツプ２
０３−１ 、 ＡＮＤ回路２０４−１からなシ、回路２
００−２゜・・・２００−ｎもそれぞれ同様の回路部品
からなるので回路２００−１にてタイマ監視回路２００
の説明をする。レジスタ２０１−１は図示せぬ制御部よ
シ任意の値に設定でき、その制御部からプリセットデー
タＰＤとセット信号ＣＴＳＥＴとを受けるとグリセット
データＰＤを受は入れ保持すると同時にカウンタ２０２
−１の入力端子りに送出する。カウンタ２０２−１はロ
ード端子ＬＤ及びイネーブル端子Ｅが′０”のとき入力
端子りの状態をプリセットカウント値として内部にセッ
トする。又、ロード端子ＬＤ及びイネーブル端子Ｅが１
＃のとき、図示せぬ制御部からのクロック入力端子ＣＫ
へのクロックツ母ルスの立ち上シ毎に計数する。カウン
タ２０２−１のキャリー出力端子ｃＹから７リツプフロ
ツプ２０３−１のセット端子ＳＫ″′１”が入力される
と、出力端子Ｑを′１＃にセットするとともにリセット
端子ＲＫ後述するリセット信号が入力されるまで保持し
続ける。ＡＮＤ回路２０４−１はバス使用要求信号ＢＲ
ＥＱ１と７リツプフロツプ２０３−１からの出力の反転
値との論理積をとって、その出力値をカウンタ２０２−
１のロード端子ＬＤとイネーブル端子Ｅとに出力する。
回路２００−１ 、２００−２．・・・２００−ｎから
の出力はタイムアウト信号Ａ１ ＊ Ａ、ｙ・・・Ａ
ｎ として優先逆順付割付回路４００へ出力される。又
、タイムアウト信号ＡｌｘＡ１．・・・Ａｎ はＯＲ回
路６００で論理和をとったのち後述するセレクタ回路へ
入力選択信号ＸＣＨとして出力される。優先逆順位割付
部としての優先逆順付割付回路４００は第４図に示すよ
うにＡＮＤ回路４００−１ 、・・・・・・４ｏｏ−（
ｎ−２） 、４ｏｏ−（ｎ−１）からなシ、タイムアウ
ト信号Ａ１ 、・・・・・・ｔＡｎ−１ｔＡｎが同時に
入力した場合は、常に優先順位を若番頑の逆である逆順
位に割付けして出力Ｃ１ｓ・・・Ｃｎ−２ｔ Ｃｎ−１
ｙ Ｃｎを出力する。選択部としてのセレクタ回路５０
０は第５図に示すようにＡＮＤ回路５１１）０−Ｂ、、
５ｏｏ−Ｂ、 ；−５ｏｏ−Ｂｎ、５ｏｏ−ｃｌ 、
５ｏｏ−ｃ、−５ｏｏ−ｃｎとＯＲ回路５０１−１．５
０１−２ 、・・・５０１−ｎとインバータ回路５０２
とからなる。ＡＮＤ回路５００−Ｂ、、５００−Ｂ２
。
の出力はタイムアウト信号Ａ１ ＊ Ａ、ｙ・・・Ａ
ｎ として優先逆順付割付回路４００へ出力される。又
、タイムアウト信号ＡｌｘＡ１．・・・Ａｎ はＯＲ回
路６００で論理和をとったのち後述するセレクタ回路へ
入力選択信号ＸＣＨとして出力される。優先逆順位割付
部としての優先逆順付割付回路４００は第４図に示すよ
うにＡＮＤ回路４００−１ 、・・・・・・４ｏｏ−（
ｎ−２） 、４ｏｏ−（ｎ−１）からなシ、タイムアウ
ト信号Ａ１ 、・・・・・・ｔＡｎ−１ｔＡｎが同時に
入力した場合は、常に優先順位を若番頑の逆である逆順
位に割付けして出力Ｃ１ｓ・・・Ｃｎ−２ｔ Ｃｎ−１
ｙ Ｃｎを出力する。選択部としてのセレクタ回路５０
０は第５図に示すようにＡＮＤ回路５１１）０−Ｂ、、
５ｏｏ−Ｂ、 ；−５ｏｏ−Ｂｎ、５ｏｏ−ｃｌ 、
５ｏｏ−ｃ、−５ｏｏ−ｃｎとＯＲ回路５０１−１．５
０１−２ 、・・・５０１−ｎとインバータ回路５０２
とからなる。ＡＮＤ回路５００−Ｂ、、５００−Ｂ２
。
・・・５００−Ｂｎ は優先正順位割付回路３００から
の出力Ｂ１ ｙＢ２ ｔ・・・Ｂｎ と前述した入
力選択信号ＸＣＨをインバータ回路５０２で反転させた
出力との論理積をとって出力し、ＡＮＤ回路５ｏｏ−ｃ
ｌ 。
の出力Ｂ１ ｙＢ２ ｔ・・・Ｂｎ と前述した入
力選択信号ＸＣＨをインバータ回路５０２で反転させた
出力との論理積をとって出力し、ＡＮＤ回路５ｏｏ−ｃ
ｌ 。
５ｏｏ−Ｃ２、・・・５ｏｏ−ｃｎ・は優先逆順付割付
回路４００からの出力Ｃ１ｙＣ！ｙ・・・Ｃｎ と入力
選択信号ＸＣＨとの論理積をとって出力する。ＯＲ回路
５０１−１はＡＮＤ回路５００−Ｂｌ及び５ｏｏ−ｃｌ
の。
回路４００からの出力Ｃ１ｙＣ！ｙ・・・Ｃｎ と入力
選択信号ＸＣＨとの論理積をとって出力する。ＯＲ回路
５０１−１はＡＮＤ回路５００−Ｂｌ及び５ｏｏ−ｃｌ
の。
論理和をとシ、ＯＲ回路５０１−２はＡＮＤ回路５００
−Ｂ、及び５ｏｏ−ｃ、からの出力信号の論理和をとり
、以下同様にして続き最後のＯＲ回路５０１−ｎはＡＮ
Ｄ回路５００−Ｂｎ及び５ｏｏ−ｃｎの論理和をとって
それぞれバス使用許可信号ＢＧＮＴ、。
−Ｂ、及び５ｏｏ−ｃ、からの出力信号の論理和をとり
、以下同様にして続き最後のＯＲ回路５０１−ｎはＡＮ
Ｄ回路５００−Ｂｎ及び５ｏｏ−ｃｎの論理和をとって
それぞれバス使用許可信号ＢＧＮＴ、。
ＢＧＮＴ、・・・・・・ＢＧＮＴｎとして出力する。又
、バス使用許可信号ＢＧＮＴ１．ＢＧＮＴ２・・・・−
・ＢＧＮＴｎはタイマ監視回路２００ヘリセット信号と
して出力される。
、バス使用許可信号ＢＧＮＴ１．ＢＧＮＴ２・・・・−
・ＢＧＮＴｎはタイマ監視回路２００ヘリセット信号と
して出力される。
次に作用について第６図に従って説明する。
第６図は本実施例の回路動作を現わすタイムチャートで
ある。第６図では時刻Ｔ１で３つのモジュール３０−１
．３０−２．３０−３から同時にバス使用要求信号Ｂ
ＲＥ Ｑ １ 、 Ｂ ＲＥ Ｑ ２ 、 Ｂ ＲＥ
Ｑ ａが出されているところを示している。バスアービ
タ２０は第１図及び第３図に示した優先正順位割付回路
３００によって、最初のバス使用要求信号ＢＲＥＱ□
、ＢＲＥＱ、に対して順に時刻Ｔ２ｙＴ３でバス使用許
可信号ＢＧＮＴ１．ＢＧＮＴ、を送出する。ところでバ
ス使用許可信号ＢＧＭＴ、を送出している時刻Ｔ、とＴ
、との間でモジュール３ｏ−１から次のノ４ス使用要゛
求信号ＢＲＥＱ、が出されたので、モジュール３ｏ−３
からバス使用要求信号、ＢＲＥＱａが送出しているにも
かかわらず、優先順位の高いバス使用要求信号ＢＲＥＱ
Ｉに対して時刻Ｔ４でバス使用許可信号ＢＧＭＴ、が送
出される。
ある。第６図では時刻Ｔ１で３つのモジュール３０−１
．３０−２．３０−３から同時にバス使用要求信号Ｂ
ＲＥ Ｑ １ 、 Ｂ ＲＥ Ｑ ２ 、 Ｂ ＲＥ
Ｑ ａが出されているところを示している。バスアービ
タ２０は第１図及び第３図に示した優先正順位割付回路
３００によって、最初のバス使用要求信号ＢＲＥＱ□
、ＢＲＥＱ、に対して順に時刻Ｔ２ｙＴ３でバス使用許
可信号ＢＧＮＴ１．ＢＧＮＴ、を送出する。ところでバ
ス使用許可信号ＢＧＭＴ、を送出している時刻Ｔ、とＴ
、との間でモジュール３ｏ−１から次のノ４ス使用要゛
求信号ＢＲＥＱ、が出されたので、モジュール３ｏ−３
からバス使用要求信号、ＢＲＥＱａが送出しているにも
かかわらず、優先順位の高いバス使用要求信号ＢＲＥＱ
Ｉに対して時刻Ｔ４でバス使用許可信号ＢＧＭＴ、が送
出される。
このように、モジュール３ｏ−１及び３ｏ−２が連続し
てバス使用要求信号ＢＲＥＱ、、ＢＲＥＱ、を出し続け
るので、バス使用許可信号ＢＧＮＴ□。
てバス使用要求信号ＢＲＥＱ、、ＢＲＥＱ、を出し続け
るので、バス使用許可信号ＢＧＮＴ□。
ＢＧＮＴ、はモジ、−Ａ／Ｊｌｌ）−１及び３ｏ−２に
順に送出されていく。他方第１図に示したタイマ監視回
路２００では、この間出力され続けているモジュール３
０−３からのバス使用要求信号ＢＲＥＱｓの送出されて
からの時間を計数している。第２図に示したバス使用要
求信号ＢＲＥＱ１に対する回路；！００−１をバス使用
要求信号ＢＲＥＱｓに対する回路２００−３として説明
する。フリップフロップ２０３−３の初期状態はリセッ
トされておシ、出力端子Ｑからのタイムアウト信号Ａ、
は′ｏ＃である。
順に送出されていく。他方第１図に示したタイマ監視回
路２００では、この間出力され続けているモジュール３
０−３からのバス使用要求信号ＢＲＥＱｓの送出されて
からの時間を計数している。第２図に示したバス使用要
求信号ＢＲＥＱ１に対する回路；！００−１をバス使用
要求信号ＢＲＥＱｓに対する回路２００−３として説明
する。フリップフロップ２０３−３の初期状態はリセッ
トされておシ、出力端子Ｑからのタイムアウト信号Ａ、
は′ｏ＃である。
この状態でＡＮＤ回路２０４−３の入力側にはタイムア
ウト信号１０＃の反転値″１１″とバス使用要求信号Ｂ
ＲＥＱ、”Ｑ”とが入力されているので出力側には″０
＃が出力されている。この結果、カウンタ２ｏ２−３は
レジスタ２０１−３からプリセットデータＰＤをセット
した状態になっている。時刻Ｔ１でバス使用要求信号Ｂ
ＲＥＱａは′１＃となるのでＡＮＤ回路２０４−３の出
力側は′１＃となシ、ロード端子ＬＤ及びイネーブル端
子Ｅに′１”が入力されて図示せぬ制御部からのクロッ
クパルスに同期して計数を開始する。時刻Ｔ５でキャリ
ー出力端子ＣＹから′１＃を出力すると、 フリップフ
ロ、プ２０３−３はセット端子Ｓが′１＃となり、次い
で出力端子Ｑが′ｌ″に保持されて、タイマ監視回路２
００からタイムアウト信号Ａ、＝６１＃とじて侵先逆順
位割付回路４００へ出力される。同時にＯＲ回路６００
の出力側からの入力選択信号ＸＣＨは°′１”となる。
ウト信号１０＃の反転値″１１″とバス使用要求信号Ｂ
ＲＥＱ、”Ｑ”とが入力されているので出力側には″０
＃が出力されている。この結果、カウンタ２ｏ２−３は
レジスタ２０１−３からプリセットデータＰＤをセット
した状態になっている。時刻Ｔ１でバス使用要求信号Ｂ
ＲＥＱａは′１＃となるのでＡＮＤ回路２０４−３の出
力側は′１＃となシ、ロード端子ＬＤ及びイネーブル端
子Ｅに′１”が入力されて図示せぬ制御部からのクロッ
クパルスに同期して計数を開始する。時刻Ｔ５でキャリ
ー出力端子ＣＹから′１＃を出力すると、 フリップフ
ロ、プ２０３−３はセット端子Ｓが′１＃となり、次い
で出力端子Ｑが′ｌ″に保持されて、タイマ監視回路２
００からタイムアウト信号Ａ、＝６１＃とじて侵先逆順
位割付回路４００へ出力される。同時にＯＲ回路６００
の出力側からの入力選択信号ＸＣＨは°′１”となる。
優先逆順付割付回路４００ではタイムアウト信号Ａ、を
最優先として出力側から出力信号Ｃ，＝″１＃を送出す
る。セレクタ回路５００は入力選択信号ＸＣＨ＝ ”
１ ’とインバータ回路５０２とによって入力側を優先
逆順付割付回路４００からの出力を有効として選択する
゛。従って出力信号Ｃ５を最優先としてバスアービタ２
０は時刻Ｔ６でバス使用許可信号ＢＧＭＴ、をモジュー
ル３０−３へ送出する。
最優先として出力側から出力信号Ｃ，＝″１＃を送出す
る。セレクタ回路５００は入力選択信号ＸＣＨ＝ ”
１ ’とインバータ回路５０２とによって入力側を優先
逆順付割付回路４００からの出力を有効として選択する
゛。従って出力信号Ｃ５を最優先としてバスアービタ２
０は時刻Ｔ６でバス使用許可信号ＢＧＭＴ、をモジュー
ル３０−３へ送出する。
バス使用許可信号ＢＧＮＴ、が送出されると時刻１丁で
フリップフロップ２０３−３はリセットされ出力端子Ｑ
は０１となる。同時にセレクタ回路５００への入力選択
信号ＸＣＨも″０＃となシ、セレクタ回路５００はイン
バータ回路５０２を介して優先正順位割付回路３００か
らの出力を有効として入力する。従って次は時刻Ｔ６と
Ｔ、ｔ との間にバス使用要求信号ＢＲＥＱｓを出して
いたモジ＆−ル３０−１へバス使用許可信号ＢＧＮＴ□
が送出される。
フリップフロップ２０３−３はリセットされ出力端子Ｑ
は０１となる。同時にセレクタ回路５００への入力選択
信号ＸＣＨも″０＃となシ、セレクタ回路５００はイン
バータ回路５０２を介して優先正順位割付回路３００か
らの出力を有効として入力する。従って次は時刻Ｔ６と
Ｔ、ｔ との間にバス使用要求信号ＢＲＥＱｓを出して
いたモジ＆−ル３０−１へバス使用許可信号ＢＧＮＴ□
が送出される。
（発明の効果）
以上詳細に説明したように本発明によれば複数のモジュ
ールからのバス使用要求信号に対し、ノクス優先制御を
行うバスアービタが優先順位を割付けしてバス使用許可
信号を送出するシステム制御装置において、低バス使用
優先順位のモジュールに対しても、一定時間以上バス使
用権が獲得出来ない場合は、優先正順位に依るところな
く優先的にバス使用許可を与えるようにしたので、低位
のモジュールにおいても効率の良いデータ転送が可能で
あシ、オーバランなどのデータ転送障害を防止すること
ができる。
ールからのバス使用要求信号に対し、ノクス優先制御を
行うバスアービタが優先順位を割付けしてバス使用許可
信号を送出するシステム制御装置において、低バス使用
優先順位のモジュールに対しても、一定時間以上バス使
用権が獲得出来ない場合は、優先正順位に依るところな
く優先的にバス使用許可を与えるようにしたので、低位
のモジュールにおいても効率の良いデータ転送が可能で
あシ、オーバランなどのデータ転送障害を防止すること
ができる。
また、使用要求の監視時間をモジュール毎に設定出来る
ため、システムの構成や、各モジュールの転送能力に応
じて最適化することができ、各モジュールの性能を最大
限に引き出したシステム構築をすることが可能である。
ため、システムの構成や、各モジュールの転送能力に応
じて最適化することができ、各モジュールの性能を最大
限に引き出したシステム構築をすることが可能である。
第１図は本発明の実施例を示すブロック図、第２図はタ
イマ監視回路の詳細図、第３図は優先正順位割付回路の
詳細図、第４図は優先逆順位割付回路の詳細図、第５図
はセレクタ回路の詳細図、第６図は本実施例の回路動作
を現わすタイムチャート、第７図は従来技術のシステム
制御装置を示すブロック図、第８図はバス使用の要求及
び許可信号の詳細を示すブロック図、第９図は従来技術
によるタイムチャート、第１０図は３つ以上のモジュー
ルがある場合のバス使用権のタイムチャートである。 １０・・・システム制御装置、２０・・・バスアービタ
、３０−１．３０−２．・・・・・・３０−ｎ・・・モ
ジュール、２００・・・タイマ監視回路、３００・・・
優先正順位割付回路、４００・・・優先逆順位割付回路
、５００・・・セレクタ回路。 特許出願人 沖電気工業株式会社 ノ仁ξ調巨ｌす１の１〔１１士うり１１１ネ１１）゛”
ロ、７図第１図 第２図 際先王噌じ竺割付回路の詩妃巳２ 第３図 舟先遮喧粗割付回路の科別図 ｔし７７回路Φ餌４■回 第５図
イマ監視回路の詳細図、第３図は優先正順位割付回路の
詳細図、第４図は優先逆順位割付回路の詳細図、第５図
はセレクタ回路の詳細図、第６図は本実施例の回路動作
を現わすタイムチャート、第７図は従来技術のシステム
制御装置を示すブロック図、第８図はバス使用の要求及
び許可信号の詳細を示すブロック図、第９図は従来技術
によるタイムチャート、第１０図は３つ以上のモジュー
ルがある場合のバス使用権のタイムチャートである。 １０・・・システム制御装置、２０・・・バスアービタ
、３０−１．３０−２．・・・・・・３０−ｎ・・・モ
ジュール、２００・・・タイマ監視回路、３００・・・
優先正順位割付回路、４００・・・優先逆順位割付回路
、５００・・・セレクタ回路。 特許出願人 沖電気工業株式会社 ノ仁ξ調巨ｌす１の１〔１１士うり１１１ネ１１）゛”
ロ、７図第１図 第２図 際先王噌じ竺割付回路の詩妃巳２ 第３図 舟先遮喧粗割付回路の科別図 ｔし７７回路Φ餌４■回 第５図
Claims (1)
- 【特許請求の範囲】 １、バスラインに複数のモジュールとともに接続し、そ
れらのモジュールからのバス使用要求信号に対し、バス
優先制御を行うバスアービタが優先順位を割付けして上
記モジュールにバス使用許可信号を送出するシステム制
御装置において、上記バス使用要求信号を入力し、優先
順位の高いものから優先順位を割付けして出力する優先
正順位割付部と、 上記バス使用要求信号を入力し、その信号毎に、その使
用要求信号を発してからの時間と予め決めてセットした
上記モジュールに対するタイマ値とを比較してその両者
が等しくなったときにタイムアウト信号を出力する時間
監視部と、 上記タイムアウト信号に対応したバス使用要求信号を優
先させ、そのうち優先順位の低いものから優先順位を割
付けして出力する優先逆順位割付部と、 上記優先正順位割付部と上記優先逆順位割付部との出力
を入力し、優先逆順位割付部からの入力値を上記タイム
アウト信号に基づきバス使用許可信号として送出する選
択部とを上記バスアービタに備えたことを特徴とするシ
ステム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133388A JPH01197865A (ja) | 1988-02-02 | 1988-02-02 | システム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133388A JPH01197865A (ja) | 1988-02-02 | 1988-02-02 | システム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01197865A true JPH01197865A (ja) | 1989-08-09 |
Family
ID=12052205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133388A Pending JPH01197865A (ja) | 1988-02-02 | 1988-02-02 | システム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01197865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177446A (ja) * | 1990-11-08 | 1992-06-24 | Okuma Mach Works Ltd | バス調停装置 |
-
1988
- 1988-02-02 JP JP2133388A patent/JPH01197865A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177446A (ja) * | 1990-11-08 | 1992-06-24 | Okuma Mach Works Ltd | バス調停装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623672A (en) | Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment | |
| US4972313A (en) | Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts | |
| EP0439987B1 (en) | Arbitration system limiting high priority successive grants | |
| US6073199A (en) | History-based bus arbitration with hidden re-arbitration during wait cycles | |
| US5280591A (en) | Centralized backplane bus arbiter for multiprocessor systems | |
| US5832278A (en) | Cascaded round robin request selection method and apparatus | |
| US5388228A (en) | Computer system having dynamically programmable linear/fairness priority arbitration scheme | |
| EP0159592B1 (en) | Distributed arbitration for multiple processors | |
| US5301283A (en) | Dynamic arbitration for system bus control in multiprocessor data processing system | |
| EP0288607A1 (en) | Computer system having a multi-channel direct memory access arbitration | |
| US20040068625A1 (en) | Multiple-Grant Controller with Parallel Arbitration Mechanism and Related Method | |
| US4896266A (en) | Bus activity sequence controller | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US7065595B2 (en) | Method and apparatus for bus access allocation | |
| US5241661A (en) | DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter | |
| US5870560A (en) | Arbitraion unit with round-robin priority, particularly for multiprocessor systems with syncronous symmetrical processors | |
| US5644733A (en) | Dual coupled partitionable networks providing arbitration logic for managed access to commonly shared busses | |
| US6571306B1 (en) | Bus request mechanism for bus master which is parked on a shared bus | |
| EP0425194B1 (en) | Computer system | |
| JPH01197865A (ja) | システム制御装置 | |
| US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
| JPS59148952A (ja) | 優先順位回路 | |
| JPS58105371A (ja) | 多重計算装置とそれらに用いる通信バスの構造 | |
| JPH01279354A (ja) | 共有バスを有するデータ処理システムおよびその優先度決定回路 | |
| JP2538874B2 (ja) | 共通バス調停方式 |