JPH01196127A - Flattening method - Google Patents
Flattening methodInfo
- Publication number
- JPH01196127A JPH01196127A JP2071588A JP2071588A JPH01196127A JP H01196127 A JPH01196127 A JP H01196127A JP 2071588 A JP2071588 A JP 2071588A JP 2071588 A JP2071588 A JP 2071588A JP H01196127 A JPH01196127 A JP H01196127A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- etching
- nitride film
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000001228 spectrum Methods 0.000 claims abstract description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 44
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 230000003595 spectral effect Effects 0.000 description 16
- 239000007789 gas Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は所要の半導体装置を製造する工程において、平
坦化膜を使用しながら形成した各層等の平坦化を図る平
坦化方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a planarization method for planarizing each layer formed using a planarization film in the process of manufacturing a required semiconductor device.
（発明の概要）
本発明は、平坦化膜を使用しながら各層等の平坦化を行
う半導体装置の製造における平坦化方法において、その
平坦化膜をシリコン窒化膜上に形成すると共に、エツチ
ングの際の段差表面が露出する時点の検出をＣＮスペク
トルにより行うことにより、確実な終点検出を行う方法
である。(Summary of the Invention) The present invention provides a planarization method for manufacturing a semiconductor device in which each layer is planarized using a planarization film, in which the planarization film is formed on a silicon nitride film, and during etching. This is a method for reliably detecting the end point by detecting the point at which the stepped surface is exposed using the CN spectrum.
多層に金属配線層を形成する場合、段差での配線切れ等
を防止するために、各膜の平坦化が行われている。そし
て、平坦化を行うためにシリコン窒化膜とレジスト層を
組合せてエッチバックする技術があり、例えば特開昭６
２−８１７３１号公報にもこのような平坦化技術の記載
がある。When forming multilayer metal wiring layers, each film is planarized to prevent wiring breakage due to differences in level. In order to achieve planarization, there is a technique for etching back a silicon nitride film and a resist layer in combination, for example,
2-81731 also describes such a planarization technique.
第５図は、そのような従来の製造工程の一工程における
基板等の断面を示す。基板５１上の層間絶縁膜５２．５
３上には、アルミ配線層５４が所要のパターンに形成さ
れている。このアルミ配線層５４による段差を緩和する
ために、シリコン窒化膜５５が全面に形成され、その上
には平坦化膜としてレジスト層５６が形成されている。FIG. 5 shows a cross section of a substrate etc. in one step of such a conventional manufacturing process. Interlayer insulating film 52.5 on substrate 51
3, an aluminum wiring layer 54 is formed in a desired pattern. In order to reduce the level difference caused by the aluminum wiring layer 54, a silicon nitride film 55 is formed over the entire surface, and a resist layer 56 is formed as a flattening film thereon.
そして、平坦化を図るために、ＣＦ、等のＣ（炭素）、
Ｆ（弗素）を含むガス及び酸素をエツチングガスとしな
がらＲＩＢ法により、レジスト層５６とシリコン窒化膜
５５の選択比を約１としたエツチング（エッチハック）
が行われる。In order to achieve flattening, C (carbon) such as CF, etc.
Etching with a selectivity ratio of about 1 between the resist layer 56 and the silicon nitride film 55 using the RIB method using a gas containing F (fluorine) and oxygen as an etching gas (etch hack)
will be held.
このようなエツチングの終点を判定するためには、Ｎ２
スペクトルが用いられており、エツチングされて高さが
変化する表面における窒化膜の露出面積に応じたスペク
トル強度が検出される。In order to determine the end point of such etching, N2
A spectrum is used to detect the spectral intensity depending on the exposed area of the nitride film on the etched surface that changes in height.
（発明が解決しようとする課題〕
ところが、上述のような平坦化方法では、半導体装置の
多層化、微細化が進むにつれて、十分なスペクトル強度
が得られず、その検出が困難なものとなってきている。(Problem to be Solved by the Invention) However, with the flattening method described above, as semiconductor devices become more multilayered and miniaturized, sufficient spectral intensity cannot be obtained, making detection difficult. ing.
すなわち、例えば、素子の多層化を図り、第５図に示す
ような多結晶シリコン層６ｏをアルミ配線層５４の下方
に設けた場合では、その多結晶シリコン層６０の膜厚か
ら、部分的にシリコン窒化膜５５が隆起する。すると、
このような部分的なシリコン窒化膜５５の高さの違いか
ら、エツチングが進むにつれで露出するシリコン窒化ｌ
Ｐｄ５５の面積がなだらかな変化を示すようになり、従
って、Ｎ２スペクトルでは、終点検出のためのスペクト
ル強度を十分に得ることができない。That is, for example, when multi-layering the device and providing a polycrystalline silicon layer 6o below the aluminum wiring layer 54 as shown in FIG. The silicon nitride film 55 is raised. Then,
Due to the difference in the height of the silicon nitride film 55, the silicon nitride film 55 is exposed as the etching progresses.
The area of Pd55 shows a gentle change, so the N2 spectrum cannot obtain a sufficient spectral intensity for detecting the end point.
そこで、本発明は、」二記技術的な課題に鑑み、平坦化
を図る際の終点検出を確実に判定し得るような半導体装
置の製造におりる平坦化方法を提供することを目的とす
る。SUMMARY OF THE INVENTION Therefore, in view of the technical problems described in 2., an object of the present invention is to provide a planarization method for manufacturing a semiconductor device that can reliably determine end point detection during planarization. .
（課題を解決するための手段）
」二速の問題点を解決するために、本発明の平坦化方法
は、まず、段差上にシリコン窒化膜を形成する工程と、
そのシリ二１ン窒化膜」二に炭素を含む平坦化膜を形成
する工程を有する。」二記シリコン窒化膜の下部には、
段差との間にシリコン酸化膜が形成されるようにしても
良い。炭素を含む平坦化膜は、例えばレジスト層、その
他有機制料である。そして、本発明では、エツチングの
際の段差表面が露出する時点の検出をＣＮスペクトルに
より行う。このＣＮスペクトルは、−例として３７０ｎ
ｍ程度の波長をモニターしながら検出することができる
。(Means for Solving the Problems) In order to solve the problem of the second speed, the planarization method of the present invention first includes a step of forming a silicon nitride film on the step,
There is a step of forming a flattening film containing carbon on the silicon nitride film. ” At the bottom of the silicon nitride film,
A silicon oxide film may be formed between the step and the step. The planarizing film containing carbon is, for example, a resist layer or other organic material. In the present invention, the point at which the stepped surface is exposed during etching is detected using a CN spectrum. This CN spectrum - for example 370n
It is possible to monitor and detect wavelengths on the order of m.
シリコン窒化膜を用いて段差を被覆し、さらにこれを炭
素を含む平坦化膜で被覆する。そして、これらシリコン
窒化膜と炭素を含む平坦化膜の双方のエツチングを行っ
て平坦化を行う。この時、Ｎ２ガスのみならずＣＮガス
２ ＣＯガス等も発生する。ＣＮガスはエツチング用の
ＣＨＦ３．Ｃ２Ｆ６等のガスの炭素及び上記シリコン窒
化膜の窒素によって生ずると考えられるが、さらに平坦
化膜に含まれている炭素もＣＮガスの生成に寄与する。The step is covered with a silicon nitride film, and this is further covered with a flattening film containing carbon. Then, both the silicon nitride film and the carbon-containing planarization film are etched to achieve planarization. At this time, not only N2 gas but also CN gas, CO gas, etc. are generated. The CN gas is CHF3 for etching. It is thought that this is produced by carbon in gases such as C2F6 and nitrogen in the silicon nitride film, but carbon contained in the planarization film also contributes to the production of CN gas.
このＣＮガスは、所定の波長のスペクトルを吸収するた
め、その強度がＣＮガスの量に依存して変化する。第２
図はシリコン窒化膜のエツチング中のスペクトルを示し
ており、本発明では、ＣＮスペクトルのある波長（例え
ば３７０ｎｍ程度の波長）についての強度を検出する。Since this CN gas absorbs a spectrum of a predetermined wavelength, its intensity changes depending on the amount of CN gas. Second
The figure shows a spectrum during etching of a silicon nitride film, and in the present invention, the intensity at a certain wavelength (for example, a wavelength of about 370 nm) of the CN spectrum is detected.
第１図は、ＣＮスペクトル（実線）とＮ２スペクトル（
破線）を比較して示しており、その縦軸はスペクトル強
度を示し、横軸はエツチング時間を示す。この第１図の
データは、本件発明者等が行った実験に基づくものであ
り、その結果からも明らかなように、破線で示すＮ２ス
ペクトルでは強度の変化が大きくなくその終点検出は困
難である。しかし、実線で示ずＣＮスペクトルでは、そ
のスペクトル強度の変化が顕著なものとなる。このため
、確実なエツチングの終点検出が可能となり、特に半導
体装置の多層化等により、シリコン窒化膜等が全面に亘
って同じ高さに形成されない場合においても十分なスペ
クトル強度が得られることになる。Figure 1 shows the CN spectrum (solid line) and the N2 spectrum (
(dashed line), the vertical axis shows the spectral intensity, and the horizontal axis shows the etching time. The data in Figure 1 is based on experiments conducted by the inventors of the present invention, and as is clear from the results, the intensity changes are not large in the N2 spectrum shown by the broken line, making it difficult to detect the end point. . However, in the CN spectrum shown by the solid line, the change in the spectrum intensity becomes remarkable. This makes it possible to reliably detect the end point of etching, and to obtain sufficient spectral intensity even when the silicon nitride film is not formed at the same height over the entire surface, especially due to multilayer semiconductor devices. .
［実施例］ 本発明の好適な実施例を図面を参照しながら説明する。[Example] Preferred embodiments of the present invention will be described with reference to the drawings.
第１の実施例
本実施例の平坦化方法を第３図ａ〜第３図Ｃ及び第１図
を参照しながら説明する。First Embodiment The planarization method of this embodiment will be explained with reference to FIGS. 3A to 3C and FIG.
まず、第３図ａに示すように、基板１１上にＰＳＣ膜、
ＢＰＳＣ膜等の層間絶縁膜１２が形成される。この層間
絶縁膜１２の一部の下部には、回示するように、多結晶
シリコン層１３が形成される構造としても良い。そして
、層間絶縁膜１２上に所要の配線パターンにアルミ配線
層１４，１４ａが形成される。このアルミ配線層１４．
１４ａによる段差を緩和するために該アルミ配線層１４
゜１４ａ上には、薄い膜厚でシリコン酸化膜１５が全面
に形成される。さらにそのシリコン酸化膜１５上には、
全面にシリコン窒化膜１６が形成される。このシリコン
窒化膜１６の膜厚は、上記アルミ配線層１４．１４ａの
間を充填するに足る膜厚とされる。そして、このシリコ
ン窒化膜１６上には、全面にレジスト層１７が形成され
る。このレジスト層１７ば、有機材料を以て構成され、
平坦化を図るための平坦化膜として機能する。First, as shown in FIG. 3a, a PSC film is placed on the substrate 11,
An interlayer insulating film 12 such as a BPSC film is formed. A polycrystalline silicon layer 13 may be formed under a portion of this interlayer insulating film 12, as shown in FIG. Then, aluminum wiring layers 14 and 14a are formed on the interlayer insulating film 12 in a desired wiring pattern. This aluminum wiring layer 14.
The aluminum wiring layer 14 is
A thin silicon oxide film 15 is formed over the entire surface of the silicon oxide film 14a. Furthermore, on the silicon oxide film 15,
A silicon nitride film 16 is formed over the entire surface. The thickness of this silicon nitride film 16 is set to be sufficient to fill the spaces between the aluminum wiring layers 14 and 14a. A resist layer 17 is then formed on the entire surface of this silicon nitride film 16. This resist layer 17 is made of an organic material,
It functions as a planarization film for planarization.
次に、第３図すに示すように、エツチングを開始し、そ
の表面側から削って行く。このエツチングは、ＣＨＦ３
、Ｃ２Ｆ６．０２等のガスを用いて行われる。このエ
ツチングに際しては、本実施例の平坦化方法では、ＣＮ
スペクトルをモニターしながらエツチングを行う。第１
図中、点Ａはエツチングの開始点（ＲＦ開始）であり、
点ＢでＣＮスペクトルの強度が急に増加する。これは、
当初上記レジスト層１７のみがエツチングされて行くが
、第３図すに示すように、その下部のシリコン窒化膜１
６が表面に現れたところで、ＣＮガスが生成されてくる
ためである。Next, as shown in Figure 3, etching is started and the surface is scraped away. This etching is CHF3
, C2F6.02 or the like. During this etching, in the planarization method of this embodiment, CN
Perform etching while monitoring the spectrum. 1st
In the figure, point A is the etching start point (RF start),
At point B, the intensity of the CN spectrum increases suddenly. this is,
Initially, only the resist layer 17 is etched, but as shown in FIG.
This is because CN gas is generated when 6 appears on the surface.
さらにエツチングを続けることにより、表面で露出する
シリコン窒化膜１６の面積が増加する。By continuing the etching further, the area of the silicon nitride film 16 exposed at the surface increases.
そして、ある程度のエツチングを行ったところで、シリ
コン窒化膜１６の表面積が飽和することになり、第１図
中５点Ｃで示すようなスペクトル強度が得られることに
なる。After etching has been performed to a certain extent, the surface area of the silicon nitride film 16 becomes saturated, and a spectral intensity as shown at point 5 C in FIG. 1 is obtained.
このようなエツチングを更に続けることで、第１図に示
すように、シリコン窒化膜１６の面積が減って行き、Ｃ
Ｎスペクトルの強度が弱くなる。By continuing such etching, the area of the silicon nitride film 16 decreases as shown in FIG.
The intensity of the N spectrum becomes weaker.
第１図中の点りのように、十分に強度が弱くなった点で
は、シリコン窒化膜１６が削られてシリコン酸化膜１５
が露出してくることになる。そして、このように十分に
スペクトル強度が変化した点でエツチングの終点を判定
し、エツチングを終了する。At points where the strength is sufficiently weakened, like the dots in FIG. 1, the silicon nitride film 16 is scraped away and the silicon oxide film 15
will be exposed. Then, the etching end point is determined at the point where the spectral intensity has changed sufficiently as described above, and the etching is terminated.
また、例えば、第３図Ｃに示すように、層間絶縁膜１２
の下部に多結晶シリコン層１３が形成されている場合に
は、その多結晶シリコン層１３上のアルミ配線層１４ａ
の部分では他の領域とシリコン窒化膜１６の存在する高
さが異なっており、それだけ早くシリコン窒化膜１６が
露出すると共にシリコン酸化膜１５も露出する。従って
、−船釣にはスペクトル強度の変化が鈍いものになるが
、第１図に実線で示すように、ＣＮスペクトルの変化は
、Ｎ２スペクトルの変化に比べてはっきりとしている。Further, for example, as shown in FIG. 3C, the interlayer insulating film 12
If a polycrystalline silicon layer 13 is formed under the polycrystalline silicon layer 13, the aluminum wiring layer 14a on the polycrystalline silicon layer 13
The height of the silicon nitride film 16 in the region is different from that in other regions, and the silicon nitride film 16 is exposed earlier, and the silicon oxide film 15 is also exposed. Therefore, although the change in spectral intensity is slow during boat fishing, the change in the CN spectrum is more pronounced than the change in the N2 spectrum, as shown by the solid line in FIG.
このため、下地の段差がある場合でも、再現性良くエツ
チングの終点の検出を行うことが可能となる。Therefore, even if there is a level difference in the base, it is possible to detect the end point of etching with good reproducibility.
なお、多結晶シリコン層１３がない場合には、例えば第
３図中、破線Ｅで示す高さでエツチングを止めるが、こ
の場合においてもＣＮスペク１〜ルの検出により容易に
終点の検出を行うことが可能である。Note that if there is no polycrystalline silicon layer 13, etching is stopped at the height indicated by the broken line E in FIG. 3, for example, but even in this case, the end point can be easily detected by detecting the CN spectrum. Is possible.
第２の実施例
本実施例は、第１の実施例の変形例であり、アルミ配線
層上の眉間絶縁膜をプラズマシリコン窒化膜、シリコン
酸化膜、シリコン窒化膜を積層して構成し、ＣＮスペク
トルの強度によってエツチングの終点を検出する平坦化
方法である。Second Embodiment This embodiment is a modification of the first embodiment, in which the glabella insulating film on the aluminum wiring layer is constructed by laminating a plasma silicon nitride film, a silicon oxide film, and a silicon nitride film. This is a flattening method that detects the end point of etching based on the intensity of the spectrum.
まず、第４図ａに示すように、基板２１上に、絶縁膜２
２を形成し、その絶縁膜２２上にアルミ配線層２３．２
３を所要のパターンに形成する。First, as shown in FIG. 4a, an insulating film 2 is placed on a substrate 21.
2 is formed, and an aluminum wiring layer 23.2 is formed on the insulating film 22.
3 into a desired pattern.
次に、そのアルミ配線層２３．２３による段差を緩和す
るために、層間絶縁膜を形成する。この層間絶縁膜は、
下から順にシリコン窒化膜２４．シリコン酸化膜２５．
シリコン窒化膜２６からなる。Next, an interlayer insulating film is formed in order to alleviate the step difference caused by the aluminum wiring layers 23, 23. This interlayer insulating film is
From the bottom, silicon nitride film 24. Silicon oxide film 25.
It consists of a silicon nitride film 26.
上記シリコン窒化膜２４は、例えば膜厚１０００人程度
のプラズマシリコン窒化膜であり、アルミ配線層２３．
２３のヒロック防止の機能がある。The silicon nitride film 24 is, for example, a plasma silicon nitride film with a thickness of about 1,000 layers, and the aluminum wiring layer 23.
It has 23 hillock prevention functions.
上記シリコン酸化膜２５は、例えばＣＶＤ法により形成
され、その膜厚を１０００人程度人程きる。The silicon oxide film 25 is formed by, for example, a CVD method, and its thickness can be reduced by about 1000 people.
このシリコン酸化膜２５は、その上部に形成されるシリ
コン窒化膜２６の界面で、エツチングの終点検出用に用
いられる。また、シリコン窒化膜２６は、例えば膜厚６
０００人程度０プラズマシリコン窒化膜であり、上記シ
リコン酸化膜２５の全面を被うように形成される。This silicon oxide film 25 is used for detecting the end point of etching at the interface with a silicon nitride film 26 formed thereon. Further, the silicon nitride film 26 has a film thickness of, for example, 6
The silicon nitride film is a plasma silicon nitride film of about 0,000 yen, and is formed so as to cover the entire surface of the silicon oxide film 25.
そして、このような層間絶縁膜が形成された後、第４図
ａに示すように、全面に平坦化のための平坦化膜である
レジスト層２７が形成される。このレジスト層２７は、
少なくとも炭素を含む層であり、塗布されたレジスト層
２７の表面は平坦な面を有する。After such an interlayer insulating film is formed, a resist layer 27, which is a flattening film for flattening, is formed on the entire surface, as shown in FIG. 4a. This resist layer 27 is
The resist layer 27 is a layer containing at least carbon, and has a flat surface.
次に、ＲＩＥ法により、ＣＨＦ３．Ｃ２Ｆ６ 。Next, CHF3. C2F6.
０２等のガスを用いてレジスト層２７とシリコン窒化膜
２６の選択比約１のレートでエツチングを行う。このと
き本実施例の平坦化方法では、ＣＮスペクトルをモニタ
ーしながらエツチングを行う。Etching is performed using a gas such as 0.02 at a rate with a selectivity ratio of about 1 between the resist layer 27 and the silicon nitride film 26. At this time, in the planarization method of this embodiment, etching is performed while monitoring the CN spectrum.
すなわち、エツチング開始時では、第１図のＡ点のスペ
クトル強度が得られ、レジスト層２７が除去されてシリ
コン窒化膜２６が除去されてきたところで、第１図のＢ
点のスペクトル強度が得られる。さらにエツチングを続
けることにより、第１図の０点のスペクトル強度が得ら
れ、第４図すに示すように、シリコン酸化膜２５が露出
してきたところで、シリコン窒化膜２６の表面積が小さ
くなることがら（、Ｎスペクトル強度が弱くなり、第１
図の点りのような強度となる。ここで、エツチングを止
め、平坦化処理を終える。That is, at the start of etching, the spectral intensity at point A in FIG.
The spectral intensity of the point is obtained. By further continuing the etching, the spectral intensity at point 0 in FIG. 1 is obtained, and as shown in FIG. 4, the surface area of the silicon nitride film 26 becomes smaller when the silicon oxide film 25 is exposed. (, N spectral intensity becomes weaker and the first
The intensity will be like the dots in the figure. At this point, etching is stopped and the planarization process is completed.
以下、第４図Ｃに示すように、全面に眉間膜としての例
えばＰＳＧ膜２８を形成する。このＰＳＧ膜２８の膜厚
は、例えば６０００人程度０ものにすることかできる。Thereafter, as shown in FIG. 4C, a PSG film 28, for example, as a glabellar membrane is formed on the entire surface. The thickness of this PSG film 28 can be reduced to about 6,000, for example.
次に、第４図ｄに示すように、所定の領域に窓明（〕を
行い、上記アルミ配線層２３．２３の一部を露出させる
。そして、その露出した部分に、上層の配線層２９．２
９を所要のパターンに形成する。この場合、上記配線層
２９．２９は、平坦化されたＰＳＧ膜２膜上８上在され
るため、段差部における段切れ等は防止されることにな
る。Next, as shown in FIG. 4d, a window is made in a predetermined area to expose a part of the aluminum wiring layer 23, 23. Then, the upper wiring layer 29 .2
9 into a desired pattern. In this case, since the wiring layers 29 and 29 are placed on the planarized PSG film 2 8, breakage in the stepped portions and the like are prevented.
このように本実施例の平坦化方法では、シリコン酸化膜
２５とシリコン窒化膜２６の界面で、かつＣＮスペクト
ルを用いて終点を検出している。As described above, in the planarization method of this embodiment, the end point is detected at the interface between the silicon oxide film 25 and the silicon nitride film 26 using the CN spectrum.
このため、そのスペクトル強度には十分な変化が現れる
ことになり、確実にエツチングを止めることができる。Therefore, a sufficient change appears in the spectral intensity, and etching can be reliably stopped.
また、シリコン酸化膜２５の下部のシリコン窒化膜２４
は、アルミ配線層２３．２３のヒロック防止用としても
機能する。このため平坦化による信頼性向上とあいまっ
て、配線層自体の信頬性を高めることができる。In addition, the silicon nitride film 24 under the silicon oxide film 25
also functions to prevent hillocks on the aluminum wiring layers 23 and 23. Therefore, together with the improvement in reliability due to planarization, the reliability of the wiring layer itself can be improved.
なお、上述の実施例において、配線層をアルミ配線層１
４．２３としたが、これに限定されず、他の種々の導体
層としても良い。Note that in the above embodiment, the wiring layer is aluminum wiring layer 1.
4.23, but it is not limited to this, and various other conductor layers may be used.
本発明の平坦化方法は、そのエツチングの終点検出にＣ
Ｎスペクトルを用いることから、確実な終点検出を行う
ことができ、再現性の高い平坦化処理を行うことができ
る。また、特に半導体装置の多層化、微細化を図った場
合でも、ＣＮスペクトルでは十分なスペクトル強度が得
られ、このために確実な終点検出を行うことができる。The flattening method of the present invention uses C to detect the end point of etching.
Since the N spectrum is used, the end point can be detected reliably and the flattening process can be performed with high reproducibility. In addition, even when the semiconductor device is multi-layered and miniaturized, sufficient spectral intensity can be obtained in the CN spectrum, and therefore reliable end point detection can be performed.
第１図は本発明の平坦化方法に用いられるＣＮスペクト
ル等のスペクトル強度の時間変化を示す図、第２図は一
般的なＣＮスペクトル等のスペクトル強度分布を示す特
性図、第３図ａ〜第３図Ｃは本発明の平坦化方法の第１
の実施例にかかるそれぞれ工程断面図、第４図ａ〜第４
図ｄは本発明の平坦化方法の第２の実施例にかかるそれ
ぞれ工程断面図、第５図は従来の平坦化方法における技
術的な課題を説明するための断面図である。
１１．２１・・・基板
１４．２３・・・アルミ配線層
１５．２５・・・シリコン酸化膜
１６．２６・・・シリコン窒化膜
１７．２７・・・レジスト層
特許出願人 ソニー株式会社
代理人弁理士 小池 晃（化２名）
制 舊
（△イ） 票響
ミ 昌Fig. 1 is a diagram showing the temporal change in the spectral intensity of a CN spectrum used in the flattening method of the present invention, Fig. 2 is a characteristic diagram showing the spectral intensity distribution of a general CN spectrum, etc., and Fig. 3 a- FIG. 3C shows the first planarization method of the present invention.
FIG.
FIG. d is a cross-sectional view of a process according to a second embodiment of the planarization method of the present invention, and FIG. 5 is a cross-sectional view for explaining technical problems in the conventional planarization method. 11.21...Substrate 14.23...Aluminum wiring layer 15.25...Silicon oxide film 16.26...Silicon nitride film 17.27...Resist layer Patent applicant Sony Corporation agent Patent Attorney Akira Koike (2 people) System 舊 (△I) Voting Hibiki Masaru
Claims (1)
コン窒化膜上に炭素を含む平坦化膜を形成する工程を有
し、 エッチングの際の段差表面が露出する時点の検出をＣＮ
スペクトルにより行うことを特徴とする平坦化方法。[Claims] The method includes a step of forming a silicon nitride film on the step, and a step of forming a flattening film containing carbon on the silicon nitride film, and detects when the step surface is exposed during etching. CN
A flattening method characterized by using spectrum.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2071588A JPH01196127A (en) | 1988-01-30 | 1988-01-30 | Flattening method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2071588A JPH01196127A (en) | 1988-01-30 | 1988-01-30 | Flattening method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01196127A true JPH01196127A (en) | 1989-08-07 |
Family
ID=12034855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2071588A Pending JPH01196127A (en) | 1988-01-30 | 1988-01-30 | Flattening method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01196127A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212757A (en) * | 2011-03-31 | 2012-11-01 | Oki Data Corp | Semiconductor light emitting device and head mounted display device |
-
1988
- 1988-01-30 JP JP2071588A patent/JPH01196127A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212757A (en) * | 2011-03-31 | 2012-11-01 | Oki Data Corp | Semiconductor light emitting device and head mounted display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0494745B1 (en) | Method of etching and/or leveling the surface of a laminated semiconductor substrate | |
| US4980018A (en) | Plasma etching process for refractory metal vias | |
| US5035768A (en) | Novel etch back process for tungsten contact/via filling | |
| JPH0526337B2 (en) | ||
| US5139608A (en) | Method of planarizing a semiconductor device surface | |
| JPH01295423A (en) | Etching back detection | |
| US6995093B2 (en) | Polysilicon etching method | |
| US5167760A (en) | Etchback process for tungsten contact/via filling | |
| JPH01196127A (en) | Flattening method | |
| JPH10209128A (en) | Method for detecting flattening end point | |
| JPH0797578B2 (en) | Method for flattening surface of semiconductor device | |
| US20040058538A1 (en) | Dual damamscene process | |
| US6576553B2 (en) | Chemical mechanical planarization of conductive material | |
| US6429140B1 (en) | Method of etching of photoresist layer | |
| US6750140B2 (en) | Process for producing contact holes on a metallization structure | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JP3397505B2 (en) | Method for manufacturing semiconductor device | |
| US20030003712A1 (en) | Methods for fabricating a semiconductor device | |
| JPH10189590A (en) | Semiconductor device and manufacturing method thereof | |
| JPH07335757A (en) | Semiconductor device and its manufacture | |
| JPH07240466A (en) | Fabrication of semiconductor device | |
| JPH10150103A (en) | Manufacture of semiconductor device | |
| JPH04125925A (en) | Manufacture of semiconductor device | |
| JPH09116014A (en) | Method for manufacturing semiconductor device | |
| JPH0555220A (en) | Manufacture of semiconductor device |