JPH01194001A - Control transfer device for contents of memory at time of repair - Google Patents

Control transfer device for contents of memory at time of repair

Info

Publication number
JPH01194001A
JPH01194001A JP63017439A JP1743988A JPH01194001A JP H01194001 A JPH01194001 A JP H01194001A JP 63017439 A JP63017439 A JP 63017439A JP 1743988 A JP1743988 A JP 1743988A JP H01194001 A JPH01194001 A JP H01194001A
Authority
JP
Japan
Prior art keywords
memory
contents
repair
processor
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63017439A
Other languages
Japanese (ja)
Inventor
Yoshimasa Kagawa
香川 好正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP63017439A priority Critical patent/JPH01194001A/en
Publication of JPH01194001A publication Critical patent/JPH01194001A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve maintenance work by connecting a control transfer device, stopping the operation of a processor, storing all contents stored in a data storing RAM to a memory of the control transfer device through a released bus, and after repair, transferring the stored contents to a new storing RAM. CONSTITUTION:The title device is provided with a releasing means for stopping a processor 20 in a numerical control device 2 at the time of its repair and releasing a connected bus and a control means 1 provided with a processor 10 and a readable/writable data memory 13 to write the contents stored in a memory of the device 2 before repair and to read out the stored contents and transfer the read contents to a repaired memory 24. At the time of repairing the device 2, the processor 20 is stopped, the contents stored in the backed-up memory 24 are stored in a memory 13 of the control transfer device 1 through the released bus, and after repairing the device 2 the storage contents are transferred and restored to/by the memory of a replaced new printed circuit board. Consequently, the contents stored in the data storing RAM 24 can be restored by normally driving only a data bus, an address bus and an R/W control signal line.

Description

【発明の詳細な説明】 本発明は保守時において数値制御装置に格納されたメモ
リ内容を一時記憶させて保管しておく修理時のメモリ内
容の移管装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a memory content transfer device during repair that temporarily stores and stores memory content stored in a numerical control device during maintenance.

(従来の技術) 種々の工作情報のデータが記憶されるICメモリを備え
た数値制御装置の故障を復旧する場合には、故障修理用
のプリント基板を準備し、故障部分のプリント基板と交
換することにより数値制御装置の修理が行われる。
(Prior art) When restoring a failure in a numerical control device equipped with an IC memory that stores various work information data, a printed circuit board for failure repair is prepared and replaced with the failed printed circuit board. This allows the numerical control device to be repaired.

この際、故障したプリント基板内にバッテリバックアッ
プされたICメモリがある場合は、修理の事前にメモリ
内容を別の記憶媒体に一時記憶させて退避させ、新規の
プリント基板に交換後、該プリント基板に退避させたメ
モリ内容を穆して数値制御装置を復旧させている。
At this time, if there is a battery-backed IC memory in the failed printed circuit board, the memory contents should be temporarily stored in another storage medium and saved before repair, and after replacing the printed circuit board with a new one, The numerical control device is restored by clearing the memory contents that were evacuated.

このようなバッテリバックアップされたメモリ内容には
、システムパラメータ、工具補正データ、プログラマブ
ルコントローラ(pc)パラメータ、加ニブログラムな
どの重要な情報が多数台まれており、交換後のプリント
基板にこれらのデータをすべて完全に穆して復元させる
必要がある。
This battery-backed memory contains a large amount of important information such as system parameters, tool compensation data, programmable controller (PC) parameters, and cannibal programs, and these data can be transferred to the printed circuit board after replacement. Everything needs to be completely cleaned up and restored.

このため、数値制御装置の有するR5−2320インタ
フエイスなどのデータ入/出力手段により、例えば紙テ
ープ、フロッピィディスクなどの記憶媒体に一時記憶さ
せておき、交換後の新規のプリント基板にこれらデータ
を再[R5−2320インタフエイスを経由して転送し
、メモリ内容の復元を行っている。
For this reason, data input/output means such as the R5-2320 interface of the numerical control device is used to temporarily store the data in a storage medium such as a paper tape or floppy disk, and then rewrite this data on a new printed circuit board after replacement. [Transferring via R5-2320 interface and restoring memory contents.

(発明が解決しようとする課題) 上述の復元方法ではR3−232Cインタフ工イス機能
を用いるため、数値制御装置の大部分の機能が正常に動
作し得る状態にないとメモリ内容の復元が行えないとい
う問題が生じている。
(Problem to be Solved by the Invention) Since the above restoration method uses the R3-232C interface function, the memory contents cannot be restored unless most of the functions of the numerical control device are in a state where they can operate normally. This problem has arisen.

例えばプロセッサ、ROM%RAM、R3−232Cイ
ンタフエイス、キーボードインタフェイス、CRTイン
タフェイスなどが、数値制御装置の故障修理の際にすべ
て正常に動作しているという機会は非常に少なく、した
がって多くの場合は予め記録しであるデータを基として
手操作による入力となり、記録が古くてデータが新しく
修正されていない場合には専門家以外ではメモリの復元
ができないという欠点がある。
For example, there are very few chances that the processor, ROM% RAM, R3-232C interface, keyboard interface, CRT interface, etc. are all operating normally when a numerical control device is repaired, and therefore in many cases This method requires manual input based on pre-recorded data, and has the drawback that if the records are old and the data has not been updated, the memory cannot be restored by anyone other than an expert.

本発明はこのような問題に鑑みてなされたものであり、
その目的は数値制御装置の保守時に、格納されたメモリ
内容を別に設けた装置に移して退避させようとする保守
時のメモリ内容の移管装置を提供するにある。
The present invention was made in view of such problems,
The object of the present invention is to provide a memory content transfer device for transferring stored memory contents to a separate device for saving during maintenance of a numerical control device.

(課題を解決するための手段) 本発明によれば、バッテリバックアップされたメモリを
備えた数値制御装置の修理時に前記メモリの記憶内容を
一時移管させ、修理後の数値制御装置のメモリに前記記
憶内容を戻して復元せしめる修理時のメモリ内容の移管
装置において、修理時の数値制御装置のプロセッサを休
止させて接続されたバスを解放させる解放手段と、別に
プロセッサおよび読出/書込自在のメモリを備え前記解
放されたバスを介して修理前の数値制御装置のメモリの
記憶内容を書込むとともに該記憶内容を読出して修理後
のメモリに移管する制御手段とを備えた修理時のメモリ
内容の移管装置が提供される。
(Means for Solving the Problems) According to the present invention, when a numerical control device equipped with a battery-backed memory is repaired, the memory contents of the memory are temporarily transferred, and the storage contents are transferred to the memory of the numerical control device after the repair. A device for transferring memory contents at the time of repair that returns and restores the contents includes a release means for suspending the processor of the numerical control device at the time of repair and releasing the connected bus, and a separate processor and readable/writable memory. Transfer of memory contents during repair, comprising a control means for writing the memory contents of the memory of the numerical control device before repair via the released bus, and reading the memory contents and transferring them to the memory after repair. Equipment is provided.

(作用) 数値制御装置の修理時はプロセッサを休止させて解放さ
れたバスを利用して、バッテリバックアップされたメモ
リの記憶内容を移管装置のメモリに格納しておき、修理
後は交換された新規プリント基板のメモリに前記バスを
用いて記憶内容を転送して復元させる作用がある。
(Function) When repairing a numerical control device, the processor is stopped and the freed bus is used to store the memory contents of the battery-backed memory in the memory of the transfer device. It has the effect of transferring and restoring the stored contents to the memory of the printed circuit board using the bus.

(実施例) つぎに本発明の実施例について図面を用いて詳細に説明
する。
(Example) Next, an example of the present invention will be described in detail using the drawings.

図面は本発明の一実施例と数値制御装置とを接続させた
構成ブロック図であり、1は数値制御装置の修理時のメ
モリ内容の移管装置で、2は数値制御装置(NC)で被
修理用のものである。
The drawing is a block diagram of a configuration in which an embodiment of the present invention is connected to a numerical control device, in which 1 is a device for transferring memory contents when repairing the numerical control device, and 2 is a transfer device for transferring memory contents in the numerical control device (NC) to be repaired. It is for use.

まずNC2において、20はプロセッサ(CPU)、2
2はリードオンリメモリ(ROM)、23はワーク用の
ランダムアクゼスメモリ(RAM)、24はデータ記憶
用のRAMであり、バッテリ25はRAM24のメモリ
内容を保持するバックアップ用の電源である。
First, in the NC2, 20 is a processor (CPU), 2
2 is a read-only memory (ROM), 23 is a random access memory (RAM) for work, 24 is a RAM for data storage, and a battery 25 is a backup power source for retaining the memory contents of the RAM 24.

26はキーボード27のインタフェイスとなるキーボー
ドインタフェイス、28は表示装置29のインタフェイ
スとなるCRTインタフェイス、30はR5−232C
インタ7エイステI 10機器31のインタフェイスと
なるもの、サーボ制御装置32はサーボアンプ33を介
して工作機械を駆動するモータ34を制御するもので、
モータ34からはフィードバック回路(FB)がサーボ
制御装置32に接続されている。
26 is a keyboard interface serving as an interface for the keyboard 27, 28 is a CRT interface serving as an interface for the display device 29, and 30 is an R5-232C.
The servo control device 32, which serves as an interface for the Inter7 Eighth Ste I10 equipment 31, controls the motor 34 that drives the machine tool via the servo amplifier 33.
A feedback circuit (FB) is connected from the motor 34 to the servo control device 32.

36はバスであり、CPU20と上記の各種メモリや各
種のインタフェイスなどとを接続し、アドレス、データ
やリード/ライト(R/W)信号などを送受するもので
ある。37はパワーオンリセット21からの信号を移管
装置1に送る信号ラインであり、38はHALT信号を
CPU20に送る制御ラインで、+5Vl子の電圧が抵
抗Rを介してCPU20に加えられている。モして十電
圧が加わった”1”の状態ではCPU20は正常のプロ
セッサ作動を行い、バス36にて接続された上記のメモ
リやインタフェイスをアクセスするように作動するが、
制御ライン38が接地されて”0”の状態となるとCP
U20はプロセッサ作動を休止してバス36が解放とな
るよう構成されている。
A bus 36 connects the CPU 20 with the above-mentioned various memories and various interfaces, and transmits and receives addresses, data, read/write (R/W) signals, and the like. 37 is a signal line that sends a signal from the power-on reset 21 to the transfer device 1, 38 is a control line that sends a HALT signal to the CPU 20, and a voltage of +5 Vl is applied to the CPU 20 via a resistor R. In the "1" state where ten voltages are applied to the CPU 20, the CPU 20 performs normal processor operation and operates to access the above-mentioned memory and interface connected via the bus 36.
When the control line 38 is grounded and becomes "0", CP
U20 is configured to suspend processor operation and free bus 36.

つぎに移管装置1はNC2の故障修理時にコネクタ15
によりNC2のコネクタ35と接続して前記のRAM2
4に格納されたメモリ内容を一時退避させて移管してお
き、NC2の修理完了後はメモリ内容をNC2に戻して
復元させるものである。そして10はCPUでメモリ内
容の一時退避および復元を制御するプロセッサ、11は
ROMでCPUl0のプログラムを格納するメモリ、1
2はRAMでCPUl0のワーク用メモリ、13は一時
記憶用メモリでバッテリバックアップされたRAMある
いは電気的に消去の可能なPROMなどが用いられてい
る。14はインタフェイスであり、記憶内容の退避用釦
スィッチA、復元用釦スィッチBを有し、それぞれデー
タ記憶用のRAM24の記憶内容の退避作動や復元作動
時に操作するスイッチであり、Lはこれらの作動中を表
示するランプである。
Next, the transfer device 1 uses the connector 15 when repairing the failure of the NC2.
Connect to the connector 35 of NC2 to connect the RAM2
The memory contents stored in NC 4 are temporarily saved and transferred, and after the repair of NC 2 is completed, the memory contents are returned to NC 2 and restored. 10 is a CPU, which is a processor that controls temporary saving and restoration of memory contents; 11 is a ROM, which is a memory that stores the program of CPU10;
A RAM 2 is a work memory for the CPU 10, and a temporary memory 13 is a battery-backed RAM or an electrically erasable PROM. Reference numeral 14 denotes an interface, which has a button switch A for saving memory contents and a button switch B for restoring them, which are operated when saving and restoring the contents of the RAM 24 for data storage, and L indicates these. This is a lamp that indicates when the unit is in operation.

なお、CPUl0と各種の素子とはバス16によりそれ
ぞれ接続されている。
Note that the CPU 10 and various elements are connected to each other by a bus 16.

つぎにこのように構成された本実施例の作動を説明する
Next, the operation of this embodiment configured as described above will be explained.

通富は図示のNC2は移管装置1とはコネクタ35によ
り切離されており、この状態では制御ライン38には抵
抗Rを介して十電圧が加わるので“1″となり、NC2
に電源が投入されてパワーオンリセット21が解除され
ると、CPU20はバス36により接続された各種のメ
モリ、インクフェイスをアクセスして数値制御装置とし
て作動する。
According to Michitomi, the illustrated NC2 is separated from the transfer device 1 by the connector 35, and in this state, ten voltages are applied to the control line 38 via the resistor R, so it becomes "1", and the NC2
When the power is turned on and the power-on reset 21 is released, the CPU 20 accesses various memories and ink faces connected via the bus 36 and operates as a numerical control device.

NC2の制御部のプリント基板が故障して新規プリント
基板に交換の必要が生じた場合は、まず−旦電源を断に
して図示のようにコネクタ35にコネクタ15を介して
移管装置1を接続する。
If the printed circuit board of the control section of the NC 2 breaks down and needs to be replaced with a new printed circuit board, first turn off the power and connect the transfer device 1 to the connector 35 via the connector 15 as shown in the figure. .

ついでNC2に電源を供給すると、制御ライン38はコ
ネクタ15側で接地されているため”0”となり、パワ
ーオンリセット21の解除後もCPU20は休止となり
バス36が解放される。そしてバス36はコネクタ15
を介してバス16によりCPUl0に接続されてその制
御信号を送受することになる。
Next, when power is supplied to the NC 2, the control line 38 becomes "0" because it is grounded on the connector 15 side, and even after the power-on reset 21 is canceled, the CPU 20 is suspended and the bus 36 is released. and bus 36 is connector 15
The CPU 10 is connected to the CPU 10 via a bus 16 to transmit and receive control signals therefrom.

この状態にて移管装置1の退避用釦スィッチAが操作さ
れると、CPUl0はデータ記憶用のRAM24のバッ
テリバックアップされたメモリ内容を1アドレスずつ読
出し、−時記憶メモリ13に格納するとともに、ランプ
Lを点灯して退避動作中であることを表示する。そして
全領域のメモリ内容がRAM24から一時記憶メモリ1
3に移管されるとランプLが消灯となり、B管終了が示
される。
When the evacuation button A of the transfer device 1 is operated in this state, the CPU 10 reads out the battery-backed memory contents of the RAM 24 for data storage one address at a time, stores it in the - hour storage memory 13, and also Lights up L to indicate that the evacuation operation is in progress. Then, the memory contents of the entire area are stored from RAM 24 to temporary storage memory 1.
3, the lamp L goes out, indicating the end of the B tube.

移管が終了になると、保守作業者は一旦NC2の電源を
断にして、制御部のプリント基板を新規のプリント基板
と交換後、移管装置1を接続してNC2の電源を投入す
る。
When the transfer is completed, the maintenance worker temporarily turns off the power to the NC2, replaces the printed circuit board of the control unit with a new printed circuit board, connects the transfer device 1, and turns on the power to the NC2.

この場合も制御ライン38はコネクタ15側にて接地の
ため、CPU20は休止となりバス36に接続された各
種の素子はCPUl0の制御を受けることになる。そし
て、移管装置1の復元用釦スィッチBが操作されると、
CPU20は一時記憶メモリ13のメモリ内容を1アド
レスずつ読出して、新規のRAM24に格納するよう制
御指令を発するとともにランプLを点灯して復元動作中
であることを表示する。そしてメモリ内容がすべて一時
記憶メモリ13からRAM24に8されて復元されると
ランプLが消灯となる。
In this case as well, since the control line 38 is grounded on the connector 15 side, the CPU 20 is suspended and the various elements connected to the bus 36 are controlled by the CPU10. Then, when the restoration button switch B of the transfer device 1 is operated,
The CPU 20 issues a control command to read out the memory contents of the temporary memory 13 one address at a time and store it in a new RAM 24, and lights up the lamp L to indicate that the restoration operation is in progress. Then, when all the memory contents are transferred from the temporary storage memory 13 to the RAM 24 and restored, the lamp L is turned off.

つぎに保守作業者はNC2の電源を断にして、コネクタ
35とコネクタ15との接続を開放することにより、C
PU20への制御ライン38は抵抗Rを介して十電源が
加わり”1”となり、NC2の電源投入後はCPU20
は正常なプロセッサ作動を行うことになる。
Next, the maintenance worker turns off the power to NC2 and releases the connection between connector 35 and connector 15.
The control line 38 to the PU 20 is connected to the 10 power supply via the resistor R, and becomes "1", and after the NC 2 is powered on, the CPU 20
will result in normal processor operation.

以上、本発明を上述の一実施例によって説明したが、本
発明の主旨の範囲内で種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
Although the present invention has been described above using the above-mentioned embodiment, various modifications can be made within the scope of the present invention, and these are not excluded from the scope of the present invention.

(発明の効果) 本発明によれば、NCの修理時には移管装置を接続し、
NCのプロセッサの作動を停止させて解放されたバスを
使用して移管装置のメモリにNCのデータ記憶用RAM
の記憶内容をすべて格納させ、NCの修理後は格納した
記憶内容を新規の記憶用RAMに移して復元させるので
、従来のようなNCのR3−232Cインタフエイスを
使用することなくデータの転送が行えるため、データバ
ス、アドレスバス、R/W制御の信号線だけが正常に作
動すればNCのデータ記憶用RAMの記憶内容は十分に
復元できる効果がある。
(Effects of the Invention) According to the present invention, when repairing an NC, the transfer device is connected,
By stopping the operation of the NC's processor, the free bus is used to transfer data to the memory of the transfer device to the RAM for data storage of the NC.
All the memory contents of the NC are stored, and after the NC is repaired, the stored memory contents are transferred to a new storage RAM and restored, so data can be transferred without using the R3-232C interface of the NC like in the past. Therefore, if only the data bus, address bus, and R/W control signal lines operate normally, the contents of the data storage RAM of the NC can be fully restored.

したがってNCの大部分の構成素子が正常でないとメモ
リ内容が復元できないという従来のシステムに比較する
と、保守作業の大幅な改善効果が得られる。
Therefore, compared to the conventional system in which the memory contents cannot be restored unless most of the components of the NC are normal, a significant improvement in maintenance work can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例と数値制御装置とを接続させた
構成ブロック図である。 1・・・移管装置、2・・・数値制御装置、10・・・
プロセッサ、13・・・−時記憶用メモリ、20・・・
プロセッサ、24・・・データ記憶用のRAM、25・
・・バッテリ、36・・・バス、38・・・制御ライン
The drawing is a configuration block diagram in which an embodiment of the present invention and a numerical control device are connected. 1... Transfer device, 2... Numerical control device, 10...
Processor, 13... - Time storage memory, 20...
Processor, 24... RAM for data storage, 25.
...Battery, 36...Bus, 38...Control line.

Claims (4)

【特許請求の範囲】[Claims] (1)バッテリバックアップされたメモリを備えた数値
制御装置の修理時に前記メモリの記憶内容を一時移管さ
せ、修理後の数値制御装置のメモリに前記記憶内容を戻
して復元せしめる修理時のメモリ内容の移管装置におい
て、修理時の数値制御装置のプロセッサを休止させて接
続されたバスを解放させる解放手段と、別にプロセッサ
および読出/書込自在のメモリを備え前記解放されたバ
スを介して修理前の数値制御装置のメモリの記憶内容を
書込むとともに該記憶内容を読出して修理後のメモリに
移管する制御手段とを備えたことを特徴とする修理時の
メモリ内容の移管装置。
(1) When repairing a numerical control device equipped with battery-backed memory, the memory contents of the memory are temporarily transferred, and the memory contents are restored to the memory of the numerical control device after repair. The transfer device includes a release means for halting the processor of the numerical control device during repair and releasing the connected bus, and a separate processor and readable/writable memory. 1. A memory content transfer device during repair, comprising a control means for writing the memory content of a numerical control device, reading the memory content, and transferring the memory content to the memory after repair.
(2)前記解放手段は数値制御装置のプロセッサのホル
ト信号を接地して該プロセッサの作動を休止せしめる請
求項(1)記載の修理時のメモリ内容の移管装置。
(2) The device for transferring memory contents during repair according to claim 1, wherein the release means grounds a halt signal of a processor of the numerical control device to halt the operation of the processor.
(3)前記読出/書込自在のメモリはバッテリバックア
ップされたRAMを用いた請求項(1)記載の修理時の
メモリ内容の移管装置。
(3) The device for transferring memory contents at the time of repair according to claim (1), wherein the readable/writable memory uses a battery-backed RAM.
(4)前記読出/書込自在のメモリは電気的に消去自在
なPROMを用いた請求項(1)記載の修理時のメモリ
内容の移管装置。
(4) The device for transferring memory contents at the time of repair according to claim (1), wherein the readable/writable memory uses an electrically erasable PROM.
JP63017439A 1988-01-29 1988-01-29 Control transfer device for contents of memory at time of repair Pending JPH01194001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63017439A JPH01194001A (en) 1988-01-29 1988-01-29 Control transfer device for contents of memory at time of repair

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63017439A JPH01194001A (en) 1988-01-29 1988-01-29 Control transfer device for contents of memory at time of repair

Publications (1)

Publication Number Publication Date
JPH01194001A true JPH01194001A (en) 1989-08-04

Family

ID=11944057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63017439A Pending JPH01194001A (en) 1988-01-29 1988-01-29 Control transfer device for contents of memory at time of repair

Country Status (1)

Country Link
JP (1) JPH01194001A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985642B2 (en) * 2006-02-24 2012-07-25 富士通株式会社 Initial diagnosis program management apparatus, management method, and program
JP2018190116A (en) * 2017-05-01 2018-11-29 ファナック株式会社 System and connector

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775307A (en) * 1980-10-27 1982-05-11 Omron Tateisi Electronics Co Programmable logical controller
JPS5798003A (en) * 1980-12-11 1982-06-18 Mitsubishi Electric Corp Control device for 1 loop controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775307A (en) * 1980-10-27 1982-05-11 Omron Tateisi Electronics Co Programmable logical controller
JPS5798003A (en) * 1980-12-11 1982-06-18 Mitsubishi Electric Corp Control device for 1 loop controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985642B2 (en) * 2006-02-24 2012-07-25 富士通株式会社 Initial diagnosis program management apparatus, management method, and program
JP2018190116A (en) * 2017-05-01 2018-11-29 ファナック株式会社 System and connector

Similar Documents

Publication Publication Date Title
US5193176A (en) Computer work saving during power interruption
JPS605024B2 (en) Information processing method
JP3550210B2 (en) Software update method for industrial robots
JPH01194001A (en) Control transfer device for contents of memory at time of repair
JP3284772B2 (en) Water heater
JPH03288208A (en) Numerical controller
JPS63175949A (en) Electronic journal control system
CN110267775A (en) The control method of robot controller, robot system and robot
JPH05303509A (en) Stand-by machine control system
JPH05265873A (en) Auxiliary storage device for computer
JP2767668B2 (en) Electrical equipment
JPH0448476B2 (en)
JPS6128124B2 (en)
JPS5931267A (en) Controller for elevator
DE4135812A1 (en) Real=time clock and index register controller for portable computer - restarts following power interruption using stored information in back-up RAM for initialisation process
JP3124201B2 (en) I / O control unit
JPH0318963Y2 (en)
JP2003076564A (en) Control circuit having transfer function of control program and nonvolatile memory for transferring control program
JPH03164954A (en) Electronic disk subsystem
JP2000089915A (en) Disk array device
JPH1011365A (en) Protecting circuit for nonvolatile storage device
KR20000010811U (en) Data backup device of communication equipment
JPH04293139A (en) Data holding method
JPH06266509A (en) Hard disk maintenance method
JPH08335173A (en) Numerical controller and memory card