JPH0119286B2 - - Google Patents

Info

Publication number
JPH0119286B2
JPH0119286B2 JP56014307A JP1430781A JPH0119286B2 JP H0119286 B2 JPH0119286 B2 JP H0119286B2 JP 56014307 A JP56014307 A JP 56014307A JP 1430781 A JP1430781 A JP 1430781A JP H0119286 B2 JPH0119286 B2 JP H0119286B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
output
capacitor
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56014307A
Other languages
Japanese (ja)
Other versions
JPS57129008A (en
Inventor
Kunio Seki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56014307A priority Critical patent/JPS57129008A/en
Publication of JPS57129008A publication Critical patent/JPS57129008A/en
Publication of JPH0119286B2 publication Critical patent/JPH0119286B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明は、B級プツシユプル出力回路を含む
電力増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power amplifier including a class B push-pull output circuit.

B級プツシユプル出力回路を含む電力増幅器に
おける出力トランジスタの保護回路として、
ASO(安全動作領域)リミツタが周知である。
As a protection circuit for the output transistor in a power amplifier including a class B push-pull output circuit,
ASO (safe operating area) limiters are well known.

このASOリミツタは、出力トランジスタの動
作状態を検出して、出力トランジスタの入出力間
に設けられたリミツタトランジスタをオンさせる
ことにより出力トランジスタのASOを逸脱する
動作を制限するものである。しかし、このリミツ
タトランジスタは、出力トランジスタの入出力間
における不所望な高周波正帰還ループを構成する
ため、ASOリミツタ動作時に発振が生じるとい
う欠点がある。
This ASO limiter detects the operating state of the output transistor and turns on a limiter transistor provided between the input and output of the output transistor to limit the operation of the output transistor that deviates from the ASO. However, this limiter transistor forms an undesirable high-frequency positive feedback loop between the input and output of the output transistor, so it has the disadvantage that oscillation occurs when the ASO limiter operates.

そこで、第2図のブロツク図に示すような保護
回路が、本願発明者によつて考案された。
Therefore, a protection circuit as shown in the block diagram of FIG. 2 was devised by the inventor of the present invention.

電力増幅器Ampの出力トランジスタの動作軌
跡が予め設定されたASO検出レベルを超えると、
ASO検出回路は、コンデンサCを放電してシユ
ミツト回路SMを反転させる。この反転信号を受
けるバイアス制御回路B・Cは、電力増幅器
Ampのバイアス回路を不動作として、少なくと
も出力トランジスタをオフさせるものである。
When the operating trajectory of the output transistor of the power amplifier Amp exceeds the preset ASO detection level,
The ASO detection circuit discharges the capacitor C and inverts the Schmitt circuit SM. Bias control circuits B and C that receive this inverted signal are power amplifiers.
This disables the bias circuit of the amplifier and turns off at least the output transistor.

この出力トランジスタのオフにより、ASO検
出回路の上記検出信号がなくなるので、コンデン
サCと抵抗Rとの時定数で一定期間後、シユミツ
ト回路SMが再び反転して、バイアス制御回路
B・Cにより電力増幅器Ampの自動復起がなさ
れる。
By turning off this output transistor, the detection signal of the ASO detection circuit disappears, so after a certain period of time determined by the time constant of the capacitor C and the resistor R, the Schmitt circuit SM is inverted again, and the bias control circuits B and C control the power amplifier. Amp is automatically restarted.

上記コンデンサCと抵抗Rとの時定数回路によ
り、負荷短絡等の事故が継続している場合、電力
増幅器Ampは、間欠的な動作を繰り返す。
Due to the time constant circuit of the capacitor C and the resistor R, the power amplifier Amp repeats intermittent operation when an accident such as a load short circuit continues.

なお、上記時定数回路及びシユミツト回路がな
いと、電力増幅器Ampと保護回路とで閉ループ
が生じて発振することになる。
Note that without the time constant circuit and Schmitt circuit, a closed loop would occur between the power amplifier Amp and the protection circuit, resulting in oscillation.

この保護回路では、自動復起のためにコンデン
サが必要になるという欠点がある。
This protection circuit has the disadvantage that a capacitor is required for automatic recovery.

この発明の目的は、回路の簡素化を図つた電力
増幅器を提供することにある。
An object of the present invention is to provide a power amplifier with a simplified circuit.

この発明の基本的特徴によれば、保護回路にお
ける自動復起のためのコンデンサと、電力増幅器
のバイアス回路における電源リツプル除去用のコ
ンデンサとが併用される。
According to the basic feature of the invention, a capacitor for automatic recovery in the protection circuit and a capacitor for eliminating power supply ripples in the bias circuit of the power amplifier are used together.

以下、この発明を実施例とともに詳細に説明す
る。
Hereinafter, this invention will be explained in detail together with examples.

第1図は、この発明の一実施例を示す回路図で
ある。
FIG. 1 is a circuit diagram showing an embodiment of the present invention.

この実施例において、特に限定されないが、点
線で囲まれた部分ICに構成された回路素子は、
周知の半導体製造方法により1個のシリコンチツ
プに形成される。また、丸で囲まれた数字は、端
子番号を示している。
In this example, although not particularly limited, the circuit elements configured in the partial IC surrounded by dotted lines are:
It is formed into one silicon chip by a well-known semiconductor manufacturing method. Further, the numbers surrounded by circles indicate terminal numbers.

初段トランジスタ増幅回路は、次の回路により
構成される。
The first stage transistor amplifier circuit is composed of the following circuit.

入力信号VINが印加された1番端子にベースが
接続されたpnpトランジスタQ10と、このトラン
ジスタQ10のベース、エミツタ及びダイオード形
態のトランジスタ(ダイオードであつてもよい以
下同じ。)Q11のエミツタ、ベースを通した入力
電圧VINがベースに印加されたnpnトランジスタ
Q14とが初段トランジスタ増幅回路を構成する。
A pnp transistor Q 10 whose base is connected to the No. 1 terminal to which the input signal V IN is applied, the base of this transistor Q 10 , the emitter, and a diode-type transistor (which may be a diode and the same applies hereinafter) Q 11 . npn transistor with input voltage V IN applied to the base through the emitter and base
Q14 constitutes the first stage transistor amplifier circuit.

トランジスタQ10のエミツタには、トランジス
タQ11を介して定電流負荷を構成するpnpトラン
ジスタQ12が設けられる。トランジスタQ14のコ
レクタには、定電流負荷を構成するpnpトランジ
スタQ13が設けられる。
A pnp transistor Q12 , which constitutes a constant current load via a transistor Q11 , is provided at the emitter of the transistor Q10 . A pnp transistor Q13 , which constitutes a constant current load, is provided at the collector of the transistor Q14 .

トランジスタQ14のエミツタは、負帰還入力端
子を構成し、電圧利得設定のための抵抗R19を介
して、トランジスタQ15と抵抗R18で構成された
電流源回路に接続される。この抵抗R19の他端に
は、7番端子を介して交流的接地のためのコンデ
ンサC102が設けられる。
The emitter of transistor Q14 constitutes a negative feedback input terminal and is connected to a current source circuit composed of transistor Q15 and resistor R18 via resistor R19 for voltage gain setting. A capacitor C 102 for AC grounding is provided at the other end of this resistor R 19 via the No. 7 terminal.

初段増幅回路の電流増幅信号は、トランジスタ
Q14のコレクタから得られ、A級電圧増幅回路を
構成する増幅トランジスタQ16のベースに伝えら
れる。
The current amplification signal of the first stage amplifier circuit is a transistor
It is obtained from the collector of Q 14 and transmitted to the base of the amplification transistor Q 16 that constitutes the class A voltage amplification circuit.

A級電圧増幅回路は、トランジスタQ16を入力
側とするダーリントン形態のトランジスタQ16
Q17と、出力側トランジスタQ17のコレクタ側に
設けられた定電流負荷としてのトランジスタQ8
とに構成される。
The class A voltage amplification circuit consists of a Darlington type transistor Q 16 with the transistor Q 16 on the input side,
Q 17 and a transistor Q 8 as a constant current load provided on the collector side of the output transistor Q 17
It is composed of

トランジスタQ17とトランジスタQ8のコレクタ
間には、後述するB級プツシユプル出力回路のア
イドリングバイアス回路の一部を構成するダイオ
ード形態のトランジスタQ22が設けられる。
A diode-type transistor Q22 is provided between the collectors of the transistor Q17 and the transistor Q8 , which constitutes a part of an idling bias circuit of a class B push-pull output circuit to be described later.

入力側トランジスタQ16のコレクタは、このト
ランジスタQ22を介してトランジスタQ17のコレ
クタに接続される。
The collector of the input transistor Q 16 is connected to the collector of the transistor Q 17 via this transistor Q 22 .

また、トランジスタQ16のベースとトランジス
タQ17のコレクタ間には、位相補償用の直列接続
されたコンデンサC1,C2が設けられている。
Furthermore, capacitors C 1 and C 2 connected in series for phase compensation are provided between the base of the transistor Q 16 and the collector of the transistor Q 17 .

このコンデンサC1,C2の接続点とB級プツシ
ユプル出力回路の出力端子間には、B級プツシユ
プル出力回路の負帰還回路を構成する抵抗R21
設けられている。
A resistor R 21 forming a negative feedback circuit of the class B push-pull output circuit is provided between the connection point of the capacitors C 1 and C 2 and the output terminal of the class B push-pull output circuit.

トランジスタQ17のコレクタは、発振防止用抵
抗R23を介して、負の半波出力回路に伝えられ
る。
The collector of transistor Q 17 is transmitted to the negative half-wave output circuit via anti-oscillation resistor R 23 .

負の半波出力回路は、pnpトランジスタQ20
形成された反転信号で駆動される出力トランジス
タQ21で構成される。
The negative half-wave output circuit consists of an output transistor Q21 driven by an inverted signal formed by a pnp transistor Q20 .

一方、トランジスタQ22を介したトランジスタ
Q17の出力電圧は、同様の抵抗R24を介して、正
の半波出力回路に伝えられる。正の半波出力回路
は、ダーリントン形態のnpnトランジスタQ18
Q19で構成され、入力側トランジスタQ18で出力
トランジスタQ19が駆動される。
On the other hand, the transistor through transistor Q 22
The output voltage of Q 17 is passed through a similar resistor R 24 to the positive half-wave output circuit. The positive half-wave output circuit consists of an npn transistor Q18 in Darlington form,
The input transistor Q18 drives the output transistor Q19 .

上記両出力トランジスタQ19,Q21がカスケー
ド接続されて、B級プツシユプル動作が行なわれ
る。これらの出力回路のアイドリングバイアス回
路として、トランジスタQ20のエミツタと、出力
端子としてのトランジスタQ19,Q21の接続点と
の間に、次の回路が設けられる。
Both output transistors Q 19 and Q 21 are connected in cascade to perform a class B push-pull operation. As an idling bias circuit for these output circuits, the following circuit is provided between the emitter of transistor Q 20 and the connection point of transistors Q 19 and Q 21 as output terminals.

トランジスタQ20のエミツタは、抵抗R25を介
してトランジスタQ23のエミツタに接続される。
The emitter of transistor Q 20 is connected to the emitter of transistor Q 23 via a resistor R 25 .

トランジスタQ23ののコレクタはブートストラ
ツプ電源電圧VCC′が印加される。そして、ベー
スには、トランジスタQ26のベース、エミツタ間
電圧と、そのベース、コレクタ間に設けられたダ
イオード形態の直列トランジスタQ24,Q25とで
形成された定電圧回路を介した出力電圧が印加さ
れている。トランジスタQ26のベース、エミツタ
間には、トランジスタQ24,Q25に定電流バイア
ス電流を流すための抵抗R26が設けられる。
A bootstrap power supply voltage V CC ' is applied to the collector of transistor Q23 . The output voltage is applied to the base via a constant voltage circuit formed by the voltage between the base and emitter of the transistor Q 26 and the diode-type series transistors Q 24 and Q 25 provided between the base and the collector. is being applied. A resistor R26 is provided between the base and emitter of the transistor Q26 to allow a constant bias current to flow through the transistors Q24 and Q25 .

また、トランジスタQ23のベースには、バイア
ス電流を供給する定電流トランジスタQ9が設け
られる。
Furthermore, a constant current transistor Q9 that supplies a bias current is provided at the base of the transistor Q23 .

上記バイアス回路と、トランジスタQ18,Q19
Q20及びトランジスタQ22で直流閉ループが構成
され、出力トランジスタQ19,Q21のアイドリン
グ電流が設定される。
The above bias circuit and transistors Q 18 , Q 19 ,
Q 20 and transistor Q 22 constitute a DC closed loop, and the idling current of output transistors Q 19 and Q 21 is set.

一方、ツエナーダイオードZDと抵抗R4とによ
り定電圧が形成される。
On the other hand, a constant voltage is formed by the Zener diode ZD and the resistor R4 .

この定電圧は、エミツタフオロワトランジスタ
Q2を介して、後述する保護回路を構成するシユ
ミツト回路及びバイアス制御回路の電源電圧とし
て使用される。
This constant voltage is applied to the emitter follower transistor
Via Q2 , it is used as a power supply voltage for the Schmitt circuit and bias control circuit that constitute the protection circuit described later.

また、トランジスタQ2のエミツタに設けられ
た抵抗R5〜R7で分圧された定電圧が、初段増幅
回路の電源電圧として使用される。
Further, a constant voltage divided by resistors R 5 to R 7 provided at the emitter of transistor Q 2 is used as a power supply voltage for the first stage amplifier circuit.

すなわち、抵抗R5を介した電圧が、定電流負
荷を構成するトランジスタQ12,Q13のエミツタ
に印加される。また、抵抗R5,R6との間には、
ダイオード形態のトランジスタQ3が設けられト
ランジスタQ12,Q13とともに定電流回路を構成
する。
That is, a voltage via resistor R 5 is applied to the emitters of transistors Q 12 and Q 13 that constitute a constant current load. Also, between the resistors R 5 and R 6 ,
A diode-type transistor Q 3 is provided and forms a constant current circuit together with transistors Q 12 and Q 13 .

また、上記電力増幅器のバイアス回路として、
次の回路が設けられている。
In addition, as a bias circuit for the above power amplifier,
The following circuit is provided.

抵抗R9,R10及びトランジスタQ5のベース、エ
ミツタを介してコレクタ、ベースが接続されたト
ランジスタQ4と、エミツタ抵抗R11が直列に接続
されている。これにより、電源電圧VCCに比例し
た電流が形成される。この電流は、トランジスタ
Q4とともに電流ミラー回路を構成するトランジ
スタQ15に流れる。この電流を抵抗R20に流すこ
とにより、出力直流電圧を、中点電圧(VCC
2)に設定する。なお、この抵抗R20は、抵抗
R19とともに電圧利得設定のための帰還回路を構
成する。
A transistor Q4 whose collector and base are connected via resistors R9 and R10 and the base and emitter of a transistor Q5 , and an emitter resistor R11 are connected in series. This creates a current proportional to the power supply voltage V CC . This current is
The current flows to transistor Q15 , which together with Q4 forms a current mirror circuit. By passing this current through resistor R 20 , the output DC voltage is reduced to the midpoint voltage (V CC /
2). Note that this resistance R 20 is the resistance
Together with R19 , it forms a feedback circuit for voltage gain setting.

一方、トランジスタQ4のベースには、定電流
を形成する抵抗R13が設けられる。したがつて定
電流が流れる抵抗R13,R12で形成された定電圧
がベースに印加されたトランジスタQ6により上
記定電流トランジスタQ8,Q9とともに電流ミラ
ー回路を構成するトランジスタQ7を駆動する。
On the other hand, a resistor R13 is provided at the base of the transistor Q4 to form a constant current. Therefore, the constant voltage formed by the resistors R 13 and R 12 through which a constant current flows, is applied to the base of the transistor Q 6 to drive the transistor Q 7 which forms a current mirror circuit together with the constant current transistors Q 8 and Q 9 . do.

なお、これらのバイアス電流回路の電源リツプ
ル成分を除去するためのコンデンサC101が、抵抗
R9,R10の接続点に8番端子を介して接続されて
いる。
Note that the capacitor C 101 for removing the power supply ripple component of these bias current circuits is connected to a resistor.
It is connected to the connection point of R 9 and R 10 via the No. 8 terminal.

正の半波出力信号を形成する出力トランジスタ
Q19のコレクタには、コレクタ電流を電圧信号に
変換する抵抗R29が設けられる。また、トランジ
スタQ19のコレクタ、エミツタ間には、ダイオー
ド形態のトランジスタQ27と抵抗R30が設けられ、
トランジスタQ19のコレクタ、エミツタ間電圧が
トランジスタQ27のベース、エミツタ間電圧に置
き換えられる。
Output transistor forming a positive half-wave output signal
The collector of Q 19 is provided with a resistor R 29 that converts the collector current into a voltage signal. Furthermore, a diode-type transistor Q 27 and a resistor R 30 are provided between the collector and emitter of the transistor Q 19 .
The voltage between the collector and emitter of transistor Q19 is replaced by the voltage between the base and emitter of transistor Q27 .

そして、上記抵抗R29とトランジスタQ27で形
成された出力トランジスタQ19の動作状態を示す
電圧は、トランジスタQ28のベース、エミツタ間
に印加される。トランジスタQ28のコレクタに
は、バイアス電流を流す定電流回路を構成するト
ランジスタQ37、抵抗R38が設けられる。
A voltage indicating the operating state of the output transistor Q19 formed by the resistor R29 and the transistor Q27 is applied between the base and emitter of the transistor Q28 . The collector of the transistor Q 28 is provided with a transistor Q 37 and a resistor R 38 that constitute a constant current circuit through which a bias current flows.

トランジスタQ37のベースには、トランジスタ
Q36で形成された前記同様の定電圧が印加されて
いる。
At the base of transistor Q 37 there is a transistor
A constant voltage similar to that formed by Q 36 is applied.

差動トランジスタQ31,Q32及びレベルシフト
用の入力トランジスタQ30がシユミツト回路を構
成する。入力トランジスタQ30のベースには、上
記リツプル除去用のコンデンサC101で形成された
電圧が印加され、トランジスタQ30,Q31がオン
するようにレベル設定されている。
Differential transistors Q 31 and Q 32 and an input transistor Q 30 for level shifting constitute a Schmitt circuit. The voltage formed by the ripple removal capacitor C101 is applied to the base of the input transistor Q30 , and the level is set so that the transistors Q30 and Q31 are turned on.

シユミツト回路の反転出力が得られるトランジ
スタQ32のコレクタには、マルチコレクタ構成の
トランジスタQ33、及びトランジスタQ34で構成
されたバイアス制御回路としての電流ミラー回路
が設けられる。トランジスタQ34のエミツタには
抵抗R32が設けられ、微小電流が自動復起のため
にコンデンサC101の充電電流として用いられる。
A current mirror circuit as a bias control circuit is provided at the collector of the transistor Q 32 from which the inverted output of the Schmitt circuit is obtained, which is composed of a transistor Q 33 having a multi-collector configuration and a transistor Q 34 . A resistor R 32 is provided at the emitter of the transistor Q 34 , and a small current is used as a charging current for the capacitor C 101 for automatic restart.

また、トランジスタQ33の出力側コレクタから
の反転出力信号は、定電流トランジスタQ6をオ
フさせるトランジスタQ38及び出力トランジスタ
Q19をオフさせるトランジスタQ39のベースに伝
えられる。また、他の反転出力信号は、自動復起
時のポツプ音発生を防ぐために、トランジスタ
Q14のエミツタに接続され、コンデンサC102を充
電する。
In addition, the inverted output signal from the output side collector of transistor Q 33 is transmitted to transistor Q 38 which turns off constant current transistor Q 6 and output transistor
It is transmitted to the base of transistor Q39 which turns off Q19 . In addition, the other inverted output signal is connected to a transistor to prevent pop noises during automatic restart.
Connected to the emitter of Q 14 and charges capacitor C 102 .

なお、ツエナー定電圧がベースに印加され、エ
ミツタに抵抗R1,R2で分圧された電源電圧VCC
印加されたpnpトランジスタQ1は、サージ電圧検
出回路を構成する。そして、そのコレクタ電圧が
上記トランジスタQ38,Q39に印加される。さら
に、抵抗R7で形成された定電圧がベースに印加
されたトランジスタQ40は、サーマルシヤツトダ
ウン回路を構成する。
Note that the pnp transistor Q1 , to which the Zener constant voltage is applied to the base and the power supply voltage VCC divided by the resistors R1 and R2 is applied to the emitter, constitutes a surge voltage detection circuit. Then, the collector voltage is applied to the transistors Q 38 and Q 39 . Further, a transistor Q40 , to which a constant voltage formed by a resistor R7 is applied to its base, constitutes a thermal shutdown circuit.

この実施例回路のASO保護動作を次に説明す
る。
The ASO protection operation of this embodiment circuit will be explained next.

トランジスタQ28のバイアス定電流によるベー
ス、エミツタ間電圧を基準として、トランジスタ
Q19の出力電流及び/又はエミツタ、コレクタ電
圧がその許容範囲を逸脱すると、トランジスタ
Q29がオンしてコンデンサC101を放電させる。コ
ンデンサC101が後述する所定電圧以下に放電され
ていない状態においては、シユミツト回路中のト
ランジスタQ31はオン、トランジスタQ32オフの
状態にある。
Based on the voltage between the base and emitter due to the bias constant current of transistor Q28 ,
If the output current and/or emitter/collector voltage of Q19 exceeds its tolerance range, the transistor
Q 29 turns on and discharges capacitor C 101 . When the capacitor C 101 is not discharged below a predetermined voltage, which will be described later, the transistor Q 31 in the Schmitt circuit is on and the transistor Q 32 is off.

今、トランジスタQ33のエミツタにおける定電
圧をVZとすると、トランジスタQ31のエミツタ電
圧V1は下記1)式でほぼ表わすことができる。
Now, assuming that the constant voltage at the emitter of the transistor Q33 is VZ , the emitter voltage V1 of the transistor Q31 can be approximately expressed by the following equation 1).

V1≒VZ・R35/R35+R36 …1) 上記1)式において、トランジスタQ31のコレ
クタ・エミツタ間電圧及び抵抗R34から抵抗R35
へ流入される電流は、微少であるので無視して考
えている。
V 1 ≒ V Z・R 35 /R 35 +R 36 ...1) In the above equation 1), from the collector-emitter voltage of transistor Q 31 and resistor R 34 to resistor R 35
Since the current flowing into the circuit is minute, it is ignored.

また、コンデンサC101の電位をVCとすると、
トランジスタQ30のエミツタには、VC−VBEQ30
電圧が取り出される。尚、VBEQ30はトランジスタ
Q30のベース・エミツタしきい値電圧である。
Also, if the potential of capacitor C 101 is V C , then
A voltage of V C −V BEQ30 is taken out at the emitter of transistor Q30 . In addition, V BEQ30 is a transistor
This is the base-emitter threshold voltage of Q30 .

したがつて、抵抗R33と抵抗R34の直列抵抗に
流れる電流をI1とすると、電流I1は次式2)で表
わすことができる。
Therefore, if the current flowing through the series resistance of resistor R 33 and resistor R 34 is I 1 , current I 1 can be expressed by the following equation 2).

I1≒VC−V1−VBEQ30/R33+R34 …2) 今、トランジスタQ31がオフするための条件
は、下記3)式に示すように抵抗R34の両端に発
生する。電圧VR34、すなわちI1・R34がトランジ
スタQ31のベース・エミツタしきい値電圧VBEQ31
よりも小さい時である。
I 1 ≈V C −V 1 −V BEQ30 /R 33 +R 34 ...2) Now, the condition for turning off the transistor Q 31 occurs across the resistor R 34 as shown in equation 3) below. The voltage V R34 , that is, I 1 · R 34 is the base-emitter threshold voltage V BEQ31 of the transistor Q 31
When it is smaller than

VR34<VBEQ31 …3) 上記3)式を満足することのできるコンデンサ
C101電位は、上記1),2),3)式より、次式
4)で表わす時である。
V R34 <V BEQ31 …3) Capacitor that can satisfy the above formula 3)
The C 101 potential is expressed by the following equation 4) from equations 1), 2), and 3) above.

VC<V1+VBEQ31(1+R33/R34)+VBEQ30…4) コンデンサC101が上記4)式を満足するまで放
電されると、トランジスタQ31がオフする。これ
によりシユミツト回路が反転してトランジスタ
Q32がオンするため、トランジスタQ33がオンす
る。そして、トランジスタQ38をオンさせて定電
流トランジスタQ6をオフさせるため、定電流ト
ランジスタQ8,Q9がオフし、出力回路を構成す
るトランジスタQ18〜Q21がすべてオフする。特
に、出力トランジスタQ19は、トランジスタQ39
のオンにより、多少のリーク電流があつても確実
にオフさせられる。これによりASO保護動作が
行なわれる。
V C <V 1 +V BEQ31 (1+R 33 /R 34 )+V BEQ30 ...4) When the capacitor C 101 is discharged until it satisfies the above equation 4), the transistor Q 31 is turned off. This inverts the Schmitts circuit and turns it into a transistor.
Since Q 32 is turned on, transistor Q 33 is turned on. Then, in order to turn on transistor Q38 and turn off constant current transistor Q6 , constant current transistors Q8 and Q9 are turned off, and all transistors Q18 to Q21 forming the output circuit are turned off. In particular, output transistor Q 19 is replaced by transistor Q 39
By turning on the switch, the switch can be turned off reliably even if there is some leakage current. This performs ASO protection operation.

このASO保護動作により、トランジスタQ28
らのASO検出信号が得られなくなるため、トラ
ンジスタQ29はオフする。今、トランジスタQ34
はトランジスタQ32がオンしているので、オン状
態にあり、コンデンサC101に対して充電を行なう
ことができる。
Due to this ASO protection operation, an ASO detection signal cannot be obtained from transistor Q28 , so transistor Q29 is turned off. Now transistor Q 34
Since the transistor Q 32 is on, it is in the on state and the capacitor C 101 can be charged.

トランジスタQ32がオンしている時のトランジ
スタQ32のエミツタ電位をV1′とすると、V1′は下
記5)式で表わすことができる。
Assuming that the emitter potential of transistor Q 32 when transistor Q 32 is on is V 1 ', V 1 ' can be expressed by the following equation 5).

V1′≒(VZ−VBEQ33)・R35/R35+R37 …5) 上記5)式において、VBEQ33はトランジスタ
Q33のベース・エミツタしきい値電圧を示してい
る。尚、上記5)式において、トランジスタQ32
のコレクタ・エミツタ間電圧及び抵抗R34から抵
抗R35へ流入される電流は微少のため無視して考
えている。
V 1 ′≒(V Z −V BEQ33 )・R 35 /R 35 +R 37 …5) In the above equation 5), V BEQ33 is the transistor
It shows the base-emitter threshold voltage of Q33 . In addition, in the above equation 5), the transistor Q 32
The collector-emitter voltage and the current flowing from resistor R34 to resistor R35 are so small that they are ignored.

また、抵抗R34に流れる電流I1′は次式6)で表
わすことができる。
Further, the current I 1 ' flowing through the resistor R 34 can be expressed by the following equation 6).

I1′≒VC−V1′−VBEQ30/R33+R34 …6) 今、トランジスタQ31オンする条件は、下記
7)式に示すように抵抗R34の両端に発生する電
圧V′R34、すなわちI1′・R34がトランジスタQ31
ベース・エミツタしきい値電圧VBEQ31を越えた時
である。
I 1 ′≒V C −V 1 ′−V BEQ30 /R 33 +R 34 ...6) Now, the condition for turning on transistor Q 31 is the voltage V' generated across resistor R 34 as shown in equation 7) below. This is when R34 , that is, I 1 '·R 34 exceeds the base-emitter threshold voltage V BEQ31 of transistor Q 31 .

V′R34≧VBEQ31 …7) 上記7)式を満足することのできるコンデンサ
C101の電圧V′Cは、下記8)式で表わすことがで
きる。
V′ R34 ≧V BEQ31 …7) A capacitor that can satisfy the above formula 7)
The voltage V′ C of C 101 can be expressed by the following equation 8).

V′C≧V1′+VBEQ31(1+R33/R34)+VBEQ30 …8) コンデンサC101が上記8)式を満足するまで充
電されると、トランジスタQ31が再びオンし、ト
ランジスタQ32がオフとなり、自動復起がなされ
る。
V′ C ≧V 1 ′+V BEQ31 (1+R 33 /R 34 )+V BEQ30 …8) When capacitor C 101 is charged until it satisfies the above equation 8), transistor Q 31 is turned on again and transistor Q 32 is turned on. It turns off and automatically restarts.

尚、シユミツト回路中の抵抗R36は抵抗37より
も大きく設定されている。これはシユミツト回路
にヒステリンスを持たせるためである。
Note that the resistor R36 in the Schmitt circuit is set larger than the resistor 37 . This is to provide hysteresis to the Schmitt circuit.

この自動復起までの間、シユミツト回路の反転
出力信号であるところのトランジスタQ23のコレ
クタ電流により外付コンデンサC102が抵抗R19
介して充電され、自動復起後にポツプ音を生じる
ことがない。
Until this automatic restart, the collector current of the transistor Q 23 , which is the inverted output signal of the Schmitt circuit, charges the external capacitor C 102 via the resistor R 19 , which may cause a pop sound after the automatic restart. do not have.

この実施例では、ASO保護回路における自動
復起のためのコンデンサと電源リツプル除去用コ
ンデンサC101とが併用できるため、回路の簡素化
を図ることができる。特に、モノリシツクIC化
に際しては、外付端子及び外付コンデンサを削減
できるため、電力増幅器としてのコストの低減を
図ることができる。
In this embodiment, the capacitor for automatic recovery in the ASO protection circuit and the capacitor C101 for removing power supply ripples can be used together, so the circuit can be simplified. In particular, when fabricating a monolithic IC, the number of external terminals and external capacitors can be reduced, making it possible to reduce the cost of the power amplifier.

この発明は、前記実施例に限定されず、電力増
幅器を構成する具体的回路構成及びASO保護回
路を含む各種保護回路の具体的構成は、前記同様
の動作を行なうものであれば何んであつてもよ
い。
The present invention is not limited to the embodiments described above, and the specific circuit configuration of the power amplifier and the specific configuration of various protection circuits including the ASO protection circuit may be any type as long as they perform the same operations as described above. Good too.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の一実施例を示す回路図、
第2図は、この発明に先立つて考案されたASO
保護回路の一例を示すブロツク図である。
FIG. 1 is a circuit diagram showing an embodiment of the present invention;
Figure 2 shows the ASO system devised prior to this invention.
FIG. 2 is a block diagram showing an example of a protection circuit.

Claims (1)

【特許請求の範囲】 1 電源電圧端子Vccと出力端子Vputとの間に接
続された出力トランジスタQ19を有するB級プツ
シユプル出力回路と、時定数回路の一部を構成す
る電源リツプル除去コンデンサC101を有し、上記
出力トランジスタQ19へバイアスを供給するバイ
アス回路と、上記出力トランジスタQ19の動作状
態を検出する検出回路と、上記バイアス回路を制
御するバイアス制御回路とを少くとも具備する電
力増幅器であつて、さらに、上記バイアス制御回
路は、上記検出回路の出力に応答して、上記コン
デンサC101の電荷を放電する放電手段と、上記コ
ンデンサC101の電位が第1の電位以下であるか否
かを検知する第1の検知手段と、上記第1の検知
手段に応答し、上記コンデンサC101に電荷を充電
する充電手段と、上記コンデンサC101の電位が第
2の電位以上であるか否かを検知する第2の検知
手段とを有し、かつ、上記第1の検知手段によつ
て、上記トランジスタQ19へのバイアス供給を遮
断せしめるように上記バイアス回路を制御し、上
記第2の検知手段によつて上記トランジスタQ19
へのバイアス供給が復起されるように上記バイア
ス回路を制御するものであることを特徴とする電
力増幅器。 2 特許請求の範囲第1項記載の電力増幅器にお
いて、上記検出回路は上記出力トランジスタQ19
のコレクタ電流及びコレクタ・エミツタ間電圧と
を検出するASO検出回路であることを特徴とす
る電力増幅器。
[Claims] 1. A class B push-pull output circuit having an output transistor Q19 connected between the power supply voltage terminal Vcc and the output terminal Vput , and a power supply ripple elimination capacitor forming part of the time constant circuit. C 101 and includes at least a bias circuit that supplies a bias to the output transistor Q 19 , a detection circuit that detects the operating state of the output transistor Q 19 , and a bias control circuit that controls the bias circuit. The bias control circuit further includes discharging means for discharging the charge of the capacitor C 101 in response to the output of the detection circuit, and a discharging means for discharging the charge of the capacitor C 101 when the potential of the capacitor C 101 is equal to or lower than a first potential. a first detection means for detecting whether or not the capacitor C 101 is present; a charging means for charging the capacitor C 101 in response to the first detection means; a second detection means for detecting whether or not the transistor Q19 exists, and the first detection means controls the bias circuit so as to cut off the bias supply to the transistor Q19 ; The second sensing means detects the transistor Q19 .
A power amplifier, characterized in that the power amplifier controls the bias circuit so that bias supply to the power amplifier is restored. 2. In the power amplifier according to claim 1, the detection circuit includes the output transistor Q 19
A power amplifier characterized in that it is an ASO detection circuit that detects a collector current and a collector-emitter voltage.
JP56014307A 1981-02-04 1981-02-04 Power amplifier Granted JPS57129008A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56014307A JPS57129008A (en) 1981-02-04 1981-02-04 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56014307A JPS57129008A (en) 1981-02-04 1981-02-04 Power amplifier

Publications (2)

Publication Number Publication Date
JPS57129008A JPS57129008A (en) 1982-08-10
JPH0119286B2 true JPH0119286B2 (en) 1989-04-11

Family

ID=11857438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56014307A Granted JPS57129008A (en) 1981-02-04 1981-02-04 Power amplifier

Country Status (1)

Country Link
JP (1) JPS57129008A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835251U (en) * 1971-09-01 1973-04-27
JPS5644086Y2 (en) * 1971-10-27 1981-10-15

Also Published As

Publication number Publication date
JPS57129008A (en) 1982-08-10

Similar Documents

Publication Publication Date Title
US4831483A (en) Abnormality detection alarm circuit for output circuit
JP2609723B2 (en) Amplifier circuit
US4821000A (en) Audio output amplifier
US4463379A (en) Synchro separation circuit
EP0106953A1 (en) Amplifier
GB2027307A (en) Transistor power amplifier protection circuit
JPH0119286B2 (en)
JPS6325527B2 (en)
JP3675371B2 (en) Voltage regulator
JP3710616B2 (en) Transistor protection circuit and output power amplifier circuit
JP3791183B2 (en) Reset signal generation circuit
JP2946601B2 (en) Clamp circuit
JPS62214720A (en) Power supply reset circuit
JPS6352482B2 (en)
JPS6214730Y2 (en)
JPH0514767A (en) Clamp circuit
SU1084952A1 (en) Device for protecting power amplifier
JPH0513047Y2 (en)
SU1510069A1 (en) Push-pull power amplifier
KR900009628Y1 (en) Power circuit
JPH0513046Y2 (en)
JP3189281B2 (en) Shock noise prevention circuit
JPH0445300Y2 (en)
JPS6324322B2 (en)
JPH07248833A (en) Reference voltage source circuit with voltage rise detecting circuit