JPH01189242A - 入力断検出回路 - Google Patents
入力断検出回路Info
- Publication number
- JPH01189242A JPH01189242A JP63013125A JP1312588A JPH01189242A JP H01189242 A JPH01189242 A JP H01189242A JP 63013125 A JP63013125 A JP 63013125A JP 1312588 A JP1312588 A JP 1312588A JP H01189242 A JPH01189242 A JP H01189242A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- input
- circuit
- voltage
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 37
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000007613 environmental effect Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- UKUVVAMSXXBMRX-UHFFFAOYSA-N 2,4,5-trithia-1,3-diarsabicyclo[1.1.1]pentane Chemical compound S1[As]2S[As]1S2 UKUVVAMSXXBMRX-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
受信機等の装置への入力信号の断の有無を検出する人力
１ｔＪｒ 検出回路に関し。
１ｔＪｒ 検出回路に関し。
回路の構成素子の製造時における特性の絶対値バラツキ
、あるいは温度や電源電圧等の環境変動などによっても
入力断検出レベルが変動されろことなく常に安定した人
力断検出動作を行えるようにすることを目的とし。
、あるいは温度や電源電圧等の環境変動などによっても
入力断検出レベルが変動されろことなく常に安定した人
力断検出動作を行えるようにすることを目的とし。
入力信号が入力される利得可変形増幅器と、利得可変形
増幅器の出力信号レベルが一定となるように利得可変形
増幅器に自動利得調整用の制御信号を供給する制御回路
と、制御回路からの制御信号が人力されて利得可変形増
幅器の持つ制御信号レベル対利得値特性に従って制御信
号を利得値信号に変換する変換回路と、変換回路からの
利得値信号を所定の利得値と比較して入力断の有無を￥
１１定する判定回路とを具備してなる。
増幅器の出力信号レベルが一定となるように利得可変形
増幅器に自動利得調整用の制御信号を供給する制御回路
と、制御回路からの制御信号が人力されて利得可変形増
幅器の持つ制御信号レベル対利得値特性に従って制御信
号を利得値信号に変換する変換回路と、変換回路からの
利得値信号を所定の利得値と比較して入力断の有無を￥
１１定する判定回路とを具備してなる。
本発明は各種装置への入力信号の断の有無を検出する入
力断検出回路に関する。
力断検出回路に関する。
本発明に係る入力断検出回路は１例えばアナログ通信シ
ステムあるいはディジタル通信システムの受信機あるい
は中継器などに用いることができる。この種の人力断検
出装置は、製造時における構成素子の特性バラツキによ
る個々の回路間での特性の相違、あるいは温度変動や電
源電圧変動等の環境変動による特性の変化などによって
入力断の検出レベルが変化されることなく安定した検出
動作を行えることが要求されている。
ステムあるいはディジタル通信システムの受信機あるい
は中継器などに用いることができる。この種の人力断検
出装置は、製造時における構成素子の特性バラツキによ
る個々の回路間での特性の相違、あるいは温度変動や電
源電圧変動等の環境変動による特性の変化などによって
入力断の検出レベルが変化されることなく安定した検出
動作を行えることが要求されている。
受信機等の入力側には通常、自動利得調整（ＡＧＣ）回
路が備えられており、このＡＧＣ回路では入力信号のレ
ベル変動を補正して常に一定レベルの出力信号が得られ
るよう入力信号を増幅する自動利得調整が行われている
。かかるＡＧＣ回路において人力信号の断を検出しよう
とする場合。
路が備えられており、このＡＧＣ回路では入力信号のレ
ベル変動を補正して常に一定レベルの出力信号が得られ
るよう入力信号を増幅する自動利得調整が行われている
。かかるＡＧＣ回路において人力信号の断を検出しよう
とする場合。
ＡＧＣ回路の出力信号は一定レベルに増幅された後の出
力信号であるため、それらの信号の絶対値を監視して入
力断を検出することは一般に困難である。このため通常
はＡＧＣ回路中のＡＧＣ制御電圧を監視し、このへ〇Ｃ
制御電圧が所定のしきい値を越えたことにより入力断検
出を行っている。
力信号であるため、それらの信号の絶対値を監視して入
力断を検出することは一般に困難である。このため通常
はＡＧＣ回路中のＡＧＣ制御電圧を監視し、このへ〇Ｃ
制御電圧が所定のしきい値を越えたことにより入力断検
出を行っている。
この種の入力断検出を行う入力Ｉｆｉ検出回路の従来例
が第６図に示される。この従来例回路はディジタル通信
システムの受信機に用いられているものであって３人力
信号としてはディジタル信号が入力されている。図中、
■は入力信号Ｖｉを制御電圧Ｖｃに応じた可変利得へで
増幅して出力信号Ｖｏとして出力するＡＧＣ増幅器、２
は出力信号Ｖｏのピーク値を検出してそのピーク値が−
・定となるようにＡＧＣ増幅器１に制御電圧Ｖｃ、を供
給するΔＧＣ制御回路である。ＡＧＣ制御回路２は出力
信号Ｖｏのピーク値に比例した制御電圧ＶＣを出力する
。４はＡＧＣ制御回路２からの制御電圧Ｖｃを所定のし
きい値電圧ｖｔｈと比較して、 ；１．Ｉｔ御電圧Ｖｃ
がしきい値電圧ｖｔｈを越えたら入力断と判定する入力
断゛ｐ１足回路である。
が第６図に示される。この従来例回路はディジタル通信
システムの受信機に用いられているものであって３人力
信号としてはディジタル信号が入力されている。図中、
■は入力信号Ｖｉを制御電圧Ｖｃに応じた可変利得へで
増幅して出力信号Ｖｏとして出力するＡＧＣ増幅器、２
は出力信号Ｖｏのピーク値を検出してそのピーク値が−
・定となるようにＡＧＣ増幅器１に制御電圧Ｖｃ、を供
給するΔＧＣ制御回路である。ＡＧＣ制御回路２は出力
信号Ｖｏのピーク値に比例した制御電圧ＶＣを出力する
。４はＡＧＣ制御回路２からの制御電圧Ｖｃを所定のし
きい値電圧ｖｔｈと比較して、 ；１．Ｉｔ御電圧Ｖｃ
がしきい値電圧ｖｔｈを越えたら入力断と判定する入力
断゛ｐ１足回路である。
この従来例回路の動作を第５図を参照しつつ以下に説明
する。第５図はＡＧＣ増幅器１におけるＡＧＣ制御電圧
Ｖｃに対する増幅器利得への特性を示す特性図であり、
横座標はＡｃｃ割御電圧Ｖｃ、縦座標は増幅器利得Ａを
表す。
する。第５図はＡＧＣ増幅器１におけるＡＧＣ制御電圧
Ｖｃに対する増幅器利得への特性を示す特性図であり、
横座標はＡｃｃ割御電圧Ｖｃ、縦座標は増幅器利得Ａを
表す。
いまＡＧＣ増幅器ｌは、ＡＧＣ制御電圧Ｖｃが増大する
に従い利得Ａが抑制される曲線ｆｉｌの特性を有してい
るものとする。ＡＧＣ増幅器１に要求される可変利得Ａ
の正常時の使用範囲はＡ ＋１１〜Ａ（２）の範囲であ
るとし、この上限値Ａ（２）を上回る点に入力断検出の
ためのしきい値利得Ａｔｈを設定する。従ってＡＧＣ制
御回路２の制御電圧Ｖｃの通常時の使用範囲はＶ （１
１ｌ−Ｖ （２１１であり、入力断検出しきい値利得Ａ
ｔｈに対応する制御電圧Ｖｃはｖｔｈ、である。この場
合、入力断判定回路４のしきい値電圧はｖｔｈ、に設定
される。
に従い利得Ａが抑制される曲線ｆｉｌの特性を有してい
るものとする。ＡＧＣ増幅器１に要求される可変利得Ａ
の正常時の使用範囲はＡ ＋１１〜Ａ（２）の範囲であ
るとし、この上限値Ａ（２）を上回る点に入力断検出の
ためのしきい値利得Ａｔｈを設定する。従ってＡＧＣ制
御回路２の制御電圧Ｖｃの通常時の使用範囲はＶ （１
１ｌ−Ｖ （２１１であり、入力断検出しきい値利得Ａ
ｔｈに対応する制御電圧Ｖｃはｖｔｈ、である。この場
合、入力断判定回路４のしきい値電圧はｖｔｈ、に設定
される。
いま入力信号Ｖｉが断となり、このためＡＧＣ増幅器１
の利得が増大して使用利得上限値Ａ（２）を越えてしき
い値利得Ａｔｈに至ったものとする。この場合、ＡＧＣ
制御回路２からの制御電圧Ｖｃも使用範囲Ｖ ｆｌ）
、〜Ｖ ｆ２） Ｉを越えてしきい値電圧■ｔｈ、に至
っている。すると、制御電圧Ｖｃをしきい値電圧ｖｔｈ
、と比較して監視している入力断判定回路４がこれを検
出して入力断と判定し、アラーム信号Ｓａ１ｍを出力し
、それにより入力断が検出される。
の利得が増大して使用利得上限値Ａ（２）を越えてしき
い値利得Ａｔｈに至ったものとする。この場合、ＡＧＣ
制御回路２からの制御電圧Ｖｃも使用範囲Ｖ ｆｌ）
、〜Ｖ ｆ２） Ｉを越えてしきい値電圧■ｔｈ、に至
っている。すると、制御電圧Ｖｃをしきい値電圧ｖｔｈ
、と比較して監視している入力断判定回路４がこれを検
出して入力断と判定し、アラーム信号Ｓａ１ｍを出力し
、それにより入力断が検出される。
上述の従来例回路では、入力断検出のしきい値利得Ａｔ
ｈと実使用利得範囲Ａ （１１〜Ａ（２）が近い場合。
ｈと実使用利得範囲Ａ （１１〜Ａ（２）が近い場合。
入力断検出レベルの設定がシビアになり９回路を集積回
路などで構成する場合の製造時の素子特性の絶対値バラ
ツキによる回路個々間での特性の相違、あるいは温度や
電源電圧等の環境変動による特性変化などによって入力
断検出レベルが変動してしまい、最悪の場合には検出誤
動作を起こしてしまう可能性がある。
路などで構成する場合の製造時の素子特性の絶対値バラ
ツキによる回路個々間での特性の相違、あるいは温度や
電源電圧等の環境変動による特性変化などによって入力
断検出レベルが変動してしまい、最悪の場合には検出誤
動作を起こしてしまう可能性がある。
すなわち１例えば回路を集積化するときに問題となる構
成素子の特性のバラツキ、あるいは温度変動や電源電圧
変動等の環境変動に起因して、へ〇Ｃ増幅器ｌのＡＧＣ
制御電圧−利得特性が第５図に示される曲線（１１から
曲線（２）になったものとする。すると、実使用利得範
囲Ａ（１）〜Ａ（２）に対応するＡＧＣ制御回路２の制
御電圧Ｖｃの変動範囲はＶ （１１２〜Ｖ Ｃ２１２に
変化し、その上限値Ｖ （２１２は曲線＋１１の場合の
入力断しきい値ｖｔｈ、によりも大きくなる。また入力
断検出しきい値利得Ａｔｈに対応する制御電圧Ｖｃは曲
線（２）ではＶｔｈ２に増加する。
成素子の特性のバラツキ、あるいは温度変動や電源電圧
変動等の環境変動に起因して、へ〇Ｃ増幅器ｌのＡＧＣ
制御電圧−利得特性が第５図に示される曲線（１１から
曲線（２）になったものとする。すると、実使用利得範
囲Ａ（１）〜Ａ（２）に対応するＡＧＣ制御回路２の制
御電圧Ｖｃの変動範囲はＶ （１１２〜Ｖ Ｃ２１２に
変化し、その上限値Ｖ （２１２は曲線＋１１の場合の
入力断しきい値ｖｔｈ、によりも大きくなる。また入力
断検出しきい値利得Ａｔｈに対応する制御電圧Ｖｃは曲
線（２）ではＶｔｈ２に増加する。
この結果１曲線（２）の特性においては、ＡＧＣ増幅器
１の利得Ａを正常時の使用利得範囲Ａ Ｔｌ）〜Ａ（２
）の範囲で変化させるためには、ＡＧＣ制御回路２の制
御電圧ＶｃをＶ （１） ２〜Ｖ Ｃ２１２の範囲で変
化させる必要がある。一方、入力断判定回路４の設定し
きい値はｖｔｈ、のまま一定であるから、 ＡＧＣ制御
回路２０制御電圧Ｖｃが電圧値ｖｔｈ１を越えて上限値
Ｖ （２１２近くに振れた場合は入力断判定回路４はこ
れを入力断と判定してアラーム信号５ａＩｌｌを出力し
、したが、）で検出誤動作となる。
１の利得Ａを正常時の使用利得範囲Ａ Ｔｌ）〜Ａ（２
）の範囲で変化させるためには、ＡＧＣ制御回路２の制
御電圧ＶｃをＶ （１） ２〜Ｖ Ｃ２１２の範囲で変
化させる必要がある。一方、入力断判定回路４の設定し
きい値はｖｔｈ、のまま一定であるから、 ＡＧＣ制御
回路２０制御電圧Ｖｃが電圧値ｖｔｈ１を越えて上限値
Ｖ （２１２近くに振れた場合は入力断判定回路４はこ
れを入力断と判定してアラーム信号５ａＩｌｌを出力し
、したが、）で検出誤動作となる。
したがって本発明の目的は８回路の構成素子の製造時に
おける特性の絶対値バラツキ、あるいは温度や電源電圧
等の環境変動などによっても入力断検出レベルが変動さ
れることなく常に安定した入力断検出動作を行える入力
断検出回路を提供することにある。
おける特性の絶対値バラツキ、あるいは温度や電源電圧
等の環境変動などによっても入力断検出レベルが変動さ
れることなく常に安定した入力断検出動作を行える入力
断検出回路を提供することにある。
第１図は本発明に係る入力断検出装置の原理を説明する
ための図である。
ための図である。
本発明に係る入力断検出回路は、入力信号Ｓｉが入力さ
れる利得可変形増幅器６と、利得可変形増幅器６の出力
信号ＳＯレベルが一定となるように利得可変形増幅器６
に自動利得調整用の制御信号Ｓｃを供給する制御回路７
と、制御回路７からの制御信号Ｓｃが入力され、利得可
変形増幅器６の持つ制御信号レベル対利得値特性に従っ
て制御信号Ｓｃを利得値信号Ｓｇに変換する変換回路８
と、変換回路８からの利得値信号Ｓｇを所定の利得値と
比較して入力断の有無を判定する判定回路９とを具備し
てなる。
れる利得可変形増幅器６と、利得可変形増幅器６の出力
信号ＳＯレベルが一定となるように利得可変形増幅器６
に自動利得調整用の制御信号Ｓｃを供給する制御回路７
と、制御回路７からの制御信号Ｓｃが入力され、利得可
変形増幅器６の持つ制御信号レベル対利得値特性に従っ
て制御信号Ｓｃを利得値信号Ｓｇに変換する変換回路８
と、変換回路８からの利得値信号Ｓｇを所定の利得値と
比較して入力断の有無を判定する判定回路９とを具備し
てなる。
本発明回路では、入力断検出は、制御回路７からの制御
信号Ｓｃをしきい値と比較するのではなく変換手段８の
利得値信号Ｓｇを所定のしきい値と比較することにより
行われるので、可変利得形増幅器６のＡＧＣ制御電圧対
利得特性が変化しても、常に可変利得形増幅器６の利得
が所定のしきい値利得に達した時にのみ判定回路９で入
力断と判定されることになり、この結果、安定した入力
断検出が行えるようになる。
信号Ｓｃをしきい値と比較するのではなく変換手段８の
利得値信号Ｓｇを所定のしきい値と比較することにより
行われるので、可変利得形増幅器６のＡＧＣ制御電圧対
利得特性が変化しても、常に可変利得形増幅器６の利得
が所定のしきい値利得に達した時にのみ判定回路９で入
力断と判定されることになり、この結果、安定した入力
断検出が行えるようになる。
以下１図面を参照して本発明の詳細な説明する。第２図
は本発明に係る一実施例としての人力断検出回路を示す
ブロック図であり、この実施例装置は前述同様にディジ
タル通信システムの受信機の入力部に用いられていて５
回路全体が半導体集積回路で構成される。入力信号とし
てはディジタル信号が入力される。図中、第６図と同じ
参照番号のブロックは同じ機能を持つプロ・ツクである
。
は本発明に係る一実施例としての人力断検出回路を示す
ブロック図であり、この実施例装置は前述同様にディジ
タル通信システムの受信機の入力部に用いられていて５
回路全体が半導体集積回路で構成される。入力信号とし
てはディジタル信号が入力される。図中、第６図と同じ
参照番号のブロックは同じ機能を持つプロ・ツクである
。
すなわちＡＧＣ増幅器１は人力信号Ｖｉを制御電圧Ｖｃ
に応じた可変利得Ａで増幅して出力信号ＶＯとして出力
し、ＡＧＣ制御回路２はＡＧＣ増幅器１の出力信号Ｖｏ
のピーク値を検出してそのピーク値が一定となるように
ＡＧＣ増幅増幅器側御入力端子に制御電圧Ｖｃを供給す
る。このＡＧＣ制御回路２は逆方向ＡＧＣ（フィードバ
ックＡＧＣ）を行っている。
に応じた可変利得Ａで増幅して出力信号ＶＯとして出力
し、ＡＧＣ制御回路２はＡＧＣ増幅器１の出力信号Ｖｏ
のピーク値を検出してそのピーク値が一定となるように
ＡＧＣ増幅増幅器側御入力端子に制御電圧Ｖｃを供給す
る。このＡＧＣ制御回路２は逆方向ＡＧＣ（フィードバ
ックＡＧＣ）を行っている。
ＡＧＣ制御回路２の制御電圧Ｖｃは疑似ＡＧＣ増幅器３
の制御入力端子にも人力される。この疑似ＡＧＣ増幅器
３はＡＧＣ増幅増幅器側じ回路形式の増幅器で構成され
ており、ＡＧＣ増幅器１とほぼ同じＡＧＣ制御電圧対増
幅器利得特性を有するように集積回路製造工程において
同一チップ上に生成されるものである。したがってその
構成素子の各種特性はＡＧＣ増幅器１のそれとほぼ等し
くなっている。疑似ＡＧＣ増幅器３の入力端子には一定
の設定電圧Ｖａが印加される。このような構成により疑
似ＡＧＣ増幅器３は、ＡＧＣ制御回路２からの制御電圧
Ｖｃを１．第５図のＡＧＣ制御電圧対増幅器利得特性曲
線に従って増幅器利得Ａに逆変換してこの利得Ａに対応
する利得電圧Ｖｇとして出力するようになっている。
の制御入力端子にも人力される。この疑似ＡＧＣ増幅器
３はＡＧＣ増幅増幅器側じ回路形式の増幅器で構成され
ており、ＡＧＣ増幅器１とほぼ同じＡＧＣ制御電圧対増
幅器利得特性を有するように集積回路製造工程において
同一チップ上に生成されるものである。したがってその
構成素子の各種特性はＡＧＣ増幅器１のそれとほぼ等し
くなっている。疑似ＡＧＣ増幅器３の入力端子には一定
の設定電圧Ｖａが印加される。このような構成により疑
似ＡＧＣ増幅器３は、ＡＧＣ制御回路２からの制御電圧
Ｖｃを１．第５図のＡＧＣ制御電圧対増幅器利得特性曲
線に従って増幅器利得Ａに逆変換してこの利得Ａに対応
する利得電圧Ｖｇとして出力するようになっている。
疑似ＡＧＣ増幅器３からの利得電圧Ｖｇは入力断判定回
路５に入力され、ここで一定利得で増幅されて利得値電
圧Ｖｇａとされた後に、入力断しきい値利得Ａｔｈに対
応する所定のしきい値電圧Ｖｇｌと比較され、利得値電
圧Ｖｇａがしきい値ｖｇｔを越えたら入力断と判定され
てアラーム信号Ｓａ１ｍが出力されるようになっている
。
路５に入力され、ここで一定利得で増幅されて利得値電
圧Ｖｇａとされた後に、入力断しきい値利得Ａｔｈに対
応する所定のしきい値電圧Ｖｇｌと比較され、利得値電
圧Ｖｇａがしきい値ｖｇｔを越えたら入力断と判定され
てアラーム信号Ｓａ１ｍが出力されるようになっている
。
上述のＡＧＣ増幅増幅器上細な回路構成が第３図に、ま
た疑似ＡＧＣ増幅器３および入力断判定回路５の詳細な
回路構成が第４図に示される。ＡＧＣ増幅増幅器上ラン
ジスタ１１〜１６．抵抗１７と１８゜定電流源１９から
構成されており、トランジスタ１１と！２．１３と１４
．１５と１６はそれぞれ差動回路を構成する。入力段差
動回路としてのトランジスタ】５と１６は、それらのベ
ース間に入力信号Ｖｉが印加され、それらのエミッタが
共通接続されて定電流源１９を介して接地され、それら
のコレクタがトランジスタ１１と１２のエミッタ共通接
続点とトランジスタ１３と１４のエミッタ共通接続点に
それぞれ接続される。トランジスタ１１と１４のコレク
タはそれぞれ抵抗１７と１８を介して電源Ｖｃｃに接続
され、これらのコレクタ間から出力信号ＶＯが取り出さ
れる。
た疑似ＡＧＣ増幅器３および入力断判定回路５の詳細な
回路構成が第４図に示される。ＡＧＣ増幅増幅器上ラン
ジスタ１１〜１６．抵抗１７と１８゜定電流源１９から
構成されており、トランジスタ１１と！２．１３と１４
．１５と１６はそれぞれ差動回路を構成する。入力段差
動回路としてのトランジスタ】５と１６は、それらのベ
ース間に入力信号Ｖｉが印加され、それらのエミッタが
共通接続されて定電流源１９を介して接地され、それら
のコレクタがトランジスタ１１と１２のエミッタ共通接
続点とトランジスタ１３と１４のエミッタ共通接続点に
それぞれ接続される。トランジスタ１１と１４のコレク
タはそれぞれ抵抗１７と１８を介して電源Ｖｃｃに接続
され、これらのコレクタ間から出力信号ＶＯが取り出さ
れる。
またトランジスタ１２と１３のコレクタは共通接続され
て電源Ｖｃｃに接続される。
て電源Ｖｃｃに接続される。
このＡＧＣ増幅器１の利得はトランジスタ１１と１４の
ベースおよびトランジスタ１２と１３のベース間に印加
されるニジ制御電圧Ｖｃによって可変制御される。この
場合、トランジスタ１１と１４のベース電圧をＶｃｌ、
）ランジスタ１２と１３のベース電圧をＶｃ２とす
ると、ＶＣ２＜ＶＣＩになるとトランジスタ１１と１４
に流れる電流が大きくなって利得が増大するものである
。
ベースおよびトランジスタ１２と１３のベース間に印加
されるニジ制御電圧Ｖｃによって可変制御される。この
場合、トランジスタ１１と１４のベース電圧をＶｃｌ、
）ランジスタ１２と１３のベース電圧をＶｃ２とす
ると、ＶＣ２＜ＶＣＩになるとトランジスタ１１と１４
に流れる電流が大きくなって利得が増大するものである
。
疑似ＡＧＣ増幅器３はＡＧＣ増幅器１と同様な回路形式
であってトランジスタ３１〜３６．抵抗３７と３８、定
電流源３９とから構成されている。相違点として入力段
差動回路のトランジスタ３５と３６の各ベースは共通接
続されて一定電圧Ｖａが印加されている。またトランジ
スタ３１と３４の各コレクタが共通接続された後に抵抗
３８を介して電源電圧Ｖｃｃに接続され、一方、トラン
ジスタ３２と３３の各コレクタも共通接続された後に抵
抗３７を介して電源電圧Ｖｃｃに接続され、これらの両
コレクタ共通接続点間から出力電圧としての利得電圧Ｖ
ｇが取り出されるようになっており、これによってより
大きな出力電圧を取り出せるようにしている。そしてこ
のような回路構成によれば、ＡＧＣ制御回路２からの制
御電圧Ｖｃを、第５図のＡＧＣ増幅器１のへ〇〇制御電
圧対利得特性曲線に従って利得へに変換してこの利得Ａ
に対応した利得電圧Ｖｇとして出力できるものである。
であってトランジスタ３１〜３６．抵抗３７と３８、定
電流源３９とから構成されている。相違点として入力段
差動回路のトランジスタ３５と３６の各ベースは共通接
続されて一定電圧Ｖａが印加されている。またトランジ
スタ３１と３４の各コレクタが共通接続された後に抵抗
３８を介して電源電圧Ｖｃｃに接続され、一方、トラン
ジスタ３２と３３の各コレクタも共通接続された後に抵
抗３７を介して電源電圧Ｖｃｃに接続され、これらの両
コレクタ共通接続点間から出力電圧としての利得電圧Ｖ
ｇが取り出されるようになっており、これによってより
大きな出力電圧を取り出せるようにしている。そしてこ
のような回路構成によれば、ＡＧＣ制御回路２からの制
御電圧Ｖｃを、第５図のＡＧＣ増幅器１のへ〇〇制御電
圧対利得特性曲線に従って利得へに変換してこの利得Ａ
に対応した利得電圧Ｖｇとして出力できるものである。
入力断判定回路４は疑似ＡＧＣ増幅器３からの利得電圧
Ｖｇを必要な大きさまで増幅する増幅鼎５１とこの増幅
後の利得電圧Ｖｇａを所定のしきい値Ｖｇｔと比較して
利得値電圧Ｖｇａがしきい値Ｖｇｔを越えた場合に入力
断と判定してアラーム信号ＳａｌＩｍを出力する比較器
５２とを含み構成される。
Ｖｇを必要な大きさまで増幅する増幅鼎５１とこの増幅
後の利得電圧Ｖｇａを所定のしきい値Ｖｇｔと比較して
利得値電圧Ｖｇａがしきい値Ｖｇｔを越えた場合に入力
断と判定してアラーム信号ＳａｌＩｍを出力する比較器
５２とを含み構成される。
以下にこの実施例回路の動作を説明する。
まずＡＧＣ増幅器１が第５図の曲線（１１の特性を有し
ている場合には、入力断となると、ＡＧＣ制御回路２の
制御電圧Ｖｃが増加方向に変化してしきい値ｖｔｈ＋に
達する。すると疑似ＡＧＣ増幅器３はこの制御電圧Ｖｔ
ｈｌを利得Ａｔｈに対応する利得電圧に変換して入力断
判定回路５に送出する。
ている場合には、入力断となると、ＡＧＣ制御回路２の
制御電圧Ｖｃが増加方向に変化してしきい値ｖｔｈ＋に
達する。すると疑似ＡＧＣ増幅器３はこの制御電圧Ｖｔ
ｈｌを利得Ａｔｈに対応する利得電圧に変換して入力断
判定回路５に送出する。
入力断判定回路５はこの利得電圧を一定増幅後。
しきい値Ｖｇｈと比較して入力断と判定し、アラーム信
号Ｓａｌ彌を出力する。
号Ｓａｌ彌を出力する。
次にＡＧＣ増幅Ｓ１が第５図の曲線（２）の特性を有し
ている場合には、ＡＧＣ制御回路２の制御電圧Ｖｃが前
述のＶｔｈｌのとき、疑似ＡＧＣ増幅器３の出力は利得
値Ａ（３）に対応する電圧値であって。
ている場合には、ＡＧＣ制御回路２の制御電圧Ｖｃが前
述のＶｔｈｌのとき、疑似ＡＧＣ増幅器３の出力は利得
値Ａ（３）に対応する電圧値であって。
これは利得値Ａｔｈを越えないから入力断判定回路４は
入力断の判定を行わず、ＡＧＣ制御回路２の制御電圧Ｖ
ｃがＶ ｔｈ２を越えたとき初めて疑似ＡＧＣ増幅器３
の出力が利得Ａｔｈに対応の電圧を越え１ それにより
入力断判定回路５が入力断判定を行ってアラーム信号Ｓ
ａ１ｍを出力する。
入力断の判定を行わず、ＡＧＣ制御回路２の制御電圧Ｖ
ｃがＶ ｔｈ２を越えたとき初めて疑似ＡＧＣ増幅器３
の出力が利得Ａｔｈに対応の電圧を越え１ それにより
入力断判定回路５が入力断判定を行ってアラーム信号Ｓ
ａ１ｍを出力する。
このように実施例回路ではＡＧＣ制御電圧対利得特性の
変動にかかわらずＡＧＣ増幅器１の利得がＡＬｈを越え
た場合のみ入力断を検出することになり、安定した入力
断検出を行える。
変動にかかわらずＡＧＣ増幅器１の利得がＡＬｈを越え
た場合のみ入力断を検出することになり、安定した入力
断検出を行える。
本発明の実施にあたっては種々の変形形態が可能である
。例えば上述の実施例ではＡＧＣ制御回路は逆方向ＡＧ
Ｃを行うものであったが、勿論これに限らず順方向ＡＧ
Ｃ（フォワードＡＧＣ）を行うものであってもよいし、
ＡＧＣ増幅器の出力レベル検出方式としてはピーク値検
出方式のほかバイロフト信号を用いたレベル検出方式等
であってもよい。またＡＧＣ増幅器と疑似ＡＧＣ増幅器
の構成は実施例にものに限られるものではなく。
。例えば上述の実施例ではＡＧＣ制御回路は逆方向ＡＧ
Ｃを行うものであったが、勿論これに限らず順方向ＡＧ
Ｃ（フォワードＡＧＣ）を行うものであってもよいし、
ＡＧＣ増幅器の出力レベル検出方式としてはピーク値検
出方式のほかバイロフト信号を用いたレベル検出方式等
であってもよい。またＡＧＣ増幅器と疑似ＡＧＣ増幅器
の構成は実施例にものに限られるものではなく。
種々の回路構成が可能であり、疑似ＡＧＣ増幅器として
はＡＧＣ増幅器と同一のＡＧＣ制御電圧対利得特性を持
ちＡＧＣｉｔＬ１１御電圧を利得対応電圧に変換できる
回路であればよい。
はＡＧＣ増幅器と同一のＡＧＣ制御電圧対利得特性を持
ちＡＧＣｉｔＬ１１御電圧を利得対応電圧に変換できる
回路であればよい。
本発明によれば、入力断検出回路の構成素子の製造時に
おける特性の絶対値バラツキ、あるいは温度や電源電圧
等の環境変動などによっても入力断検出レベルが変動さ
れることなく常に安定した人力断検出動作を行える。特
に本人力断検出回路を歩積回路化する上で製造時バラツ
キによる各パラメータの変動に対する耐力が向上される
。
おける特性の絶対値バラツキ、あるいは温度や電源電圧
等の環境変動などによっても入力断検出レベルが変動さ
れることなく常に安定した人力断検出動作を行える。特
に本人力断検出回路を歩積回路化する上で製造時バラツ
キによる各パラメータの変動に対する耐力が向上される
。
第１図は本発明に係る入力断検出回路の原理図１第２図
は本発明の一実施例としての入力断検出回路のブロック
図。 第３図は第２図におけるＡＧＣ増幅器の詳細な回路図。 第４図は第２図における疑似ＡＧＣ増幅器および入力断
判定回路の詳細な回路図。 第５図は第２図および第６図におけるＡＧＣ増幅器のＡ
ＧＣ制御電圧対増幅器利得特性図、および。 第６図は従来例の入力断検出回路を示すブロック図であ
る。 図において。 １−Ａ Ｇ Ｃ増幅器 ２−ＡＧＣ制御回路 ３−疑似ＡＧＣ増幅器 ４．５−−一人力断判定回路 ６−可変利得増幅器 ７−制御回路 ８−変換回路 ９−判定回路 第１図 ；￥岬の楔苑臣１ 第２図 ／１ Ｌ、 、 −、１ ｊｇ イア％ Ａ Ｇ Ｃｊ 曽唱”ａ；−ＩＪ ｒＪ
へワｅＴ−１’Ｊ＊Ｔ’ＪＷｙ（７）＊Ｄ：、 汐υ第
４図
は本発明の一実施例としての入力断検出回路のブロック
図。 第３図は第２図におけるＡＧＣ増幅器の詳細な回路図。 第４図は第２図における疑似ＡＧＣ増幅器および入力断
判定回路の詳細な回路図。 第５図は第２図および第６図におけるＡＧＣ増幅器のＡ
ＧＣ制御電圧対増幅器利得特性図、および。 第６図は従来例の入力断検出回路を示すブロック図であ
る。 図において。 １−Ａ Ｇ Ｃ増幅器 ２−ＡＧＣ制御回路 ３−疑似ＡＧＣ増幅器 ４．５−−一人力断判定回路 ６−可変利得増幅器 ７−制御回路 ８−変換回路 ９−判定回路 第１図 ；￥岬の楔苑臣１ 第２図 ／１ Ｌ、 、 −、１ ｊｇ イア％ Ａ Ｇ Ｃｊ 曽唱”ａ；−ＩＪ ｒＪ
へワｅＴ−１’Ｊ＊Ｔ’ＪＷｙ（７）＊Ｄ：、 汐υ第
４図
Claims (1)
- 【特許請求の範囲】 入力信号（Ｓｉ）が入力される利得可変形増幅器（６）
と、 該利得可変形増幅器（６）の出力信号（Ｓｏ）レベルが
一定となるように該利得可変形増幅器（５１）に自動利
得調整用の制御信号（Ｓｃ）を供給する制御回路（７）
と、 該制御回路（７）からの制御信号（Ｓｃ）が入力され、
該利得可変形増幅器（６）の持つ制御信号レベル対利得
値特性に従って該制御信号（Ｓｃ）を利得値信号（Ｓｇ
）に変換する変換回路（８）と、該変換回路（８）から
の利得値信号（Ｓｇ）を所定の利得値と比較して入力断
の有無を判定する判定回路（９）とを具備してなる入力
断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013125A JPH0761045B2 (ja) | 1988-01-22 | 1988-01-22 | 入力断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013125A JPH0761045B2 (ja) | 1988-01-22 | 1988-01-22 | 入力断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189242A true JPH01189242A (ja) | 1989-07-28 |
| JPH0761045B2 JPH0761045B2 (ja) | 1995-06-28 |
Family
ID=11824439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013125A Expired - Fee Related JPH0761045B2 (ja) | 1988-01-22 | 1988-01-22 | 入力断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0761045B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265385A (ja) * | 1995-03-28 | 1996-10-11 | Fukushima Nippon Denki Kk | 二重変調信号復調回路 |
-
1988
- 1988-01-22 JP JP63013125A patent/JPH0761045B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265385A (ja) * | 1995-03-28 | 1996-10-11 | Fukushima Nippon Denki Kk | 二重変調信号復調回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0761045B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486710B1 (en) | Differential voltage magnitude comparator | |
| US5563893A (en) | Integrated level detector | |
| US20090226188A1 (en) | Burst-mode automatic gain control circuit | |
| US4247949A (en) | Signal strength detecting circuit | |
| JP3551642B2 (ja) | 増幅回路 | |
| US6445246B1 (en) | Signal compensator circuit and demodulator circuit | |
| JPH01189242A (ja) | 入力断検出回路 | |
| JPH056444A (ja) | 絶対値検出用信号処理回路装置 | |
| US9093961B2 (en) | Operational amplifier | |
| US20050088240A1 (en) | Method and circuit for overload recovery of an amplifier | |
| GB2046041A (en) | Signal overload prevention circuit | |
| US6429741B2 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
| US3030504A (en) | Automatic gain control circuit | |
| EP1455446B1 (en) | Sensor signal output circuit | |
| CN111130477A (zh) | 电平触发型的自动调节增益放大电路 | |
| US7683591B2 (en) | Semiconductor device with voltage variation detector | |
| CN115033048B (zh) | 具有共模锁定功能的检测电路、系统及方法 | |
| US5995564A (en) | Apparatus for detecting when a dynamic signal is stable | |
| JPS5851609A (ja) | 自動利得制御回路 | |
| JPH04296127A (ja) | 光受信回路 | |
| KR920004814Y1 (ko) | Rf자동이득제어회로 | |
| JP2000216651A (ja) | 自動利得制御装置 | |
| JPH03234127A (ja) | 送信機の保護回路 | |
| JPH03136416A (ja) | 時定数切替型自動等化回路 | |
| JPH05153102A (ja) | クロツク断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |