JPH01180056A - Input and output controlling system - Google Patents

Input and output controlling system

Info

Publication number
JPH01180056A
JPH01180056A JP341588A JP341588A JPH01180056A JP H01180056 A JPH01180056 A JP H01180056A JP 341588 A JP341588 A JP 341588A JP 341588 A JP341588 A JP 341588A JP H01180056 A JPH01180056 A JP H01180056A
Authority
JP
Japan
Prior art keywords
channel
input
channel device
information
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP341588A
Other languages
Japanese (ja)
Inventor
Fumihiko Nagai
長井 文彦
Mitsuo Morohashi
諸橋 光男
Yoshifumi Ojiro
雄城 嘉史
Hideaki Ando
秀明 安藤
Hitoshi Kosokabe
香曾我部 仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP341588A priority Critical patent/JPH01180056A/en
Publication of JPH01180056A publication Critical patent/JPH01180056A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten the access time of a channel device by executing the control of the channel device based on the information of a channel information holding means. CONSTITUTION:The information to show whether a channel device 111 is just used or not are supplied to a channel information holding means 121 by a channel information setting means 131 and held. A channel control means 141 controls the device 111 based on the information to be held in the means 121. As a result, the time to be needed for the exclusive control of the channel device 111 can be shortened.

Description

【発明の詳細な説明】 (概 要) チャネル装置及びチャネル処理装置によってデータの入
出力を行なうようにした入出力制御方式チャネル装置の
排他制御に要する時間を短縮することを目的とし、 入出力装置との間のデータの入出力を制御するチャネル
装置と、チャネル装置が使用中であるか否かの情報を保
持するチャネル情報保持手段と、チャネル装置の使用状
況に応じてチャネル情報保持手段に保持する情報の設定
を行なうチャネル情報設定手段と、チャネル情報保持手
段に保持された情報に基づいて、チャネル装置の制御を
行なうチャネル制御手段とを備えるように構成する。
[Detailed Description of the Invention] (Summary) An input/output control method in which data is input/output using a channel device and a channel processing device.The purpose of this invention is to shorten the time required for exclusive control of a channel device. a channel device that controls data input/output to and from the channel device; a channel information holding unit that holds information as to whether the channel device is in use; and a channel information holding unit that holds information on whether or not the channel device is in use; channel information setting means for setting information to be used; and channel control means for controlling the channel device based on the information held in the channel information holding means.

〔産業上の利用分野〕[Industrial application field]

本発明は、入出力制御方式に関し、特に、チャネル装置
及びチャネル処理装置によってデータの入出力を行なう
ようにした入出力制御方式に関するものである。
The present invention relates to an input/output control system, and particularly to an input/output control system in which data is input/output using a channel device and a channel processing device.

〔従来の技術〕[Conventional technology]

コンピュータシステムにおいて、中央処理装置(CPU
)及び主記憶装置(MSU)と入出力装置間で効率良く
データの入出力を行なうためにチャネル装置が汎用され
ている。
In a computer system, the central processing unit (CPU
), a channel device is widely used to efficiently input and output data between a main storage unit (MSU) and an input/output device.

第4図に、一般的なコンピュータシステムの全体構成を
示す。図に示したコンピュータシステムは、全体の制御
及びデータ処理を行なうCPU431と、CPU431
が直接処理を行なうデータやプログラムを格納するMS
U433と、CPU431あるいはMSU433と入出
力装置との間のデータの入出力処理を行なう4つのチャ
ネル装置411,413,415,417と、チャネル
装置の制御を行なうチャネル処理装置441とを備えて
いる。チャネル装置411には、入出力装置421及び
入出力装置423が接続されている(他のチャネル装置
に接続された入出力装置は省略する)。
FIG. 4 shows the overall configuration of a general computer system. The computer system shown in the figure includes a CPU 431 that performs overall control and data processing;
MS that stores data and programs that are directly processed by
The CPU 433 includes four channel devices 411, 413, 415, and 417 that perform data input/output processing between the CPU 431 or MSU 433 and an input/output device, and a channel processing device 441 that controls the channel devices. An input/output device 421 and an input/output device 423 are connected to the channel device 411 (input/output devices connected to other channel devices are omitted).

CPU431及びMSU433はチャネル処理装置44
1と接続されており、入出力装置とのデータのやりとり
は、チャネル処理装置441及び各チャネル装置を介し
て行なう。
The CPU 431 and MSU 433 are the channel processing device 44
1, and data exchange with the input/output device is performed via the channel processing device 441 and each channel device.

第5図は、第4図に示したチャネル処理装置441及び
チャネル装置411の詳細な構成を示す。
FIG. 5 shows detailed configurations of the channel processing device 441 and channel device 411 shown in FIG. 4.

従来の入出力制御方式に関する説明を行なうため、チャ
ネル処理装置441とチャネル装置411との間の制御
信号の授受に着目する。例えば、CPU431から入出
力装置421をアクセスするために、チャネル処理装置
441からチャネル装置411に指示を送る場合を考え
る。
In order to explain the conventional input/output control method, attention will be paid to the transmission and reception of control signals between the channel processing device 441 and the channel device 411. For example, consider a case where an instruction is sent from the channel processing device 441 to the channel device 411 in order to access the input/output device 421 from the CPU 431.

図において、チャネル処理装置441は、チャネル処理
装置441の全体の制御を行なうマイクロプロセッサユ
ニット(MPU)541を備えており、このMPU54
1はマイクロプログラム543を実行して処理を行なう
。同様に、チャネル装置411は、チャネル装置411
の全体の制御を行なうMPU511を備えており、MP
U511はマイクロプログラム513を実行して処理を
行なう。
In the figure, the channel processing device 441 includes a microprocessor unit (MPU) 541 that controls the entire channel processing device 441.
1 executes the microprogram 543 to perform processing. Similarly, the channel device 411
It is equipped with an MPU511 that performs overall control of the MP
U511 executes the microprogram 513 to perform processing.

チャネル処理装置441がチャネル装置411に指示を
送る場合、先ずMPU541は、出力ポート545から
チャネル装置411の入力ボート515に要求信号”1
゛′を送る。MPU511は、入力ポート515の状態
を監視しており、チャネル処理装置441から送られて
くる要求信号“1°゛を受は取る。このとき、チャネル
装置411が使用可能な状態であれば(入出力装置42
1等をアクセス中でないとき)、MPU511は、出力
ポート517からチャネル処理装置441の入カポ−)
547に使用可能信号“1゛を送り返す。
When the channel processing device 441 sends an instruction to the channel device 411, the MPU 541 first sends a request signal “1” from the output port 545 to the input port 515 of the channel device 411.
Send ゛′. The MPU 511 monitors the state of the input port 515 and accepts the request signal "1°" sent from the channel processing device 441. At this time, if the channel device 411 is in a usable state (input Output device 42
1 etc.), the MPU 511 connects the input port of the channel processing device 441 from the output port 517).
The enable signal "1" is sent back to 547.

MPU541は、入力ポート547を介してチャネル装
置411からの使用可能信号を受は取ると、以後チャネ
ル装置411に対するアクセスを開始する。
When the MPU 541 receives the enable signal from the channel device 411 via the input port 547, it starts accessing the channel device 411 from then on.

第6図は、上述したMPU541に着目したときのチャ
ネル装置411に対する排他制御の動作手順を示す。
FIG. 6 shows an operation procedure for exclusive control of the channel device 411 when focusing on the MPU 541 described above.

先ず、MPU541は、要求信号を送出する(ステップ
611)。次に、チャネル装置411がその要求に対応
するのに充分な時間経過(ステップ612)の後、使用
可能信号を受は取ったか否かの判定を行なう(ステップ
613)。
First, the MPU 541 sends out a request signal (step 611). Then, after sufficient time has elapsed for channel device 411 to service the request (step 612), a determination is made as to whether an enable signal has been received (step 613).

使用可能信号を受は取ったときは肯定判断して、チャネ
ル装置411を起動しくステップ614)、チャネル装
置411の使用が終わると処理を終了する。
When the usable signal is received, an affirmative judgment is made and the channel device 411 is activated (step 614), and when the use of the channel device 411 is finished, the process is terminated.

使用可能信号を受は取っていないとき(チャネル装置4
11が使用中であるため使用可能信号が送り返されてこ
ないとき)は、MPU541はステップ613で否定判
断し、チャネル装置411の起動を保留して(ステップ
615)、処理を終了する。尚、ステップ612で充分
な時間経過を待つ間、チャネル装置441は他の処理を
行なうこともできる。
When no available signal is received (channel device 4
11 is in use and the usable signal is not sent back), the MPU 541 makes a negative determination in step 613, suspends activation of the channel device 411 (step 615), and ends the process. Note that while waiting for a sufficient amount of time to elapse in step 612, the channel device 441 can also perform other processing.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、上述した従来方式にあっては、チャネル処理
装置441がチャネル装置411に対する排他制御を行
なう場合、MPU541から送出する要求信号に対応す
る使用可能信号が送り返されてきたときに始めてチャネ
ル装ff411へのアクセスが可能になるため、チャネ
ル装置の排他制御に時間がかかるという問題点があった
By the way, in the conventional method described above, when the channel processing device 441 performs exclusive control over the channel device 411, the channel processing device 441 does not control the channel device ff411 until the usable signal corresponding to the request signal sent from the MPU 541 is sent back. Therefore, there was a problem in that exclusive control of the channel device took time.

特に、チャネル装置411のMPU541は、通常動作
に並行して、チャネル処理装置441からの要求信号の
検出、使用可能信号の返送を行なっており、しかもこれ
らはプログラム処理のため時間がかかり、かつ一定しな
いことになる。
In particular, the MPU 541 of the channel device 411 detects a request signal from the channel processing device 441 and returns a usable signal in parallel with the normal operation, and these processes are time-consuming and constant due to program processing. I will not do it.

本発明は、このような点にかんがみて創作されたもので
あり、チャネル装置の排他制御に要する時間を短縮する
ようにした入出力制御方式を提供することを目的として
いる。
The present invention was created in view of these points, and an object of the present invention is to provide an input/output control method that reduces the time required for exclusive control of channel devices.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は、本発明の入出力制御方式の原理ブロック図で
ある。
FIG. 1 is a principle block diagram of the input/output control method of the present invention.

図において、チャネル装置111は、入出力装置との間
のデータの入出力を制御する。
In the figure, a channel device 111 controls data input/output to/from input/output devices.

チャネル情報保持手段121は、チャネル装置111が
使用中であるか否かの情報を保持する。
Channel information holding means 121 holds information as to whether or not channel device 111 is in use.

チャネル情報設定手段131は、チャネル装置111の
使用状況に応じてチャネル情報保持手段121に保持す
る情報の設定を行なう。
The channel information setting means 131 sets the information held in the channel information holding means 121 according to the usage status of the channel device 111.

チャネル制御手段141は、チャネル情報保持手段12
1に保持された情報に基づいて、チャネル装置111の
制御を行なう。
Channel control means 141 includes channel information holding means 12
The channel device 111 is controlled based on the information held in the channel device 111.

従って、全体として、チャネル情報保持手段121の情
報に基づいてチャネル装置111の制御を行なうように
構成されている。
Therefore, the overall structure is such that the channel device 111 is controlled based on the information in the channel information holding means 121.

〔作 用〕[For production]

チャネル情報設定手段131は、チャネル装置111が
使用中であるか否かの情報をチャネル情報保持手段12
1に供給し、チャネル情報保持手段121はその情報を
保持する。チャネル制御手段141は、チャネル情報保
持手段121に保持した情報に基づいてチャネル装置1
11を制御する。
The channel information setting means 131 sends information as to whether the channel device 111 is in use to the channel information holding means 12.
1, and the channel information holding means 121 holds the information. The channel control means 141 controls the channel device 1 based on the information held in the channel information holding means 121.
11.

本発明にあっては、チャネル装置111が使用中である
か否かの情報をチャネル情報保持手段121に保持して
おき、このチャネル情報保持手段121の情報に基づい
てチャネル制御手段141によるチャネル装置111の
制御を行なうことにより、チャネル装置111の排他制
御に要する時間を短縮することができる。
In the present invention, information on whether or not the channel device 111 is in use is held in the channel information holding means 121, and based on the information in the channel information holding means 121, the channel control means 141 controls the channel device. By controlling the channel device 111, the time required for exclusive control of the channel device 111 can be shortened.

〔実施例〕〔Example〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第2図は、本発明の入出力制御方式を適用した一実施例
の構成を示す。
FIG. 2 shows the configuration of an embodiment to which the input/output control method of the present invention is applied.

1.1と 1′′との・心 ・ ここで、本発明の実施例と第1図との対応関係を示して
おく。
1.1 and 1'' - Here, the correspondence between the embodiment of the present invention and FIG. 1 will be shown.

チャネル装置111は、チャネル装置210に相当する
Channel device 111 corresponds to channel device 210.

チャネル情報保持手段121は、ラッチ221に相当す
る。
Channel information holding means 121 corresponds to latch 221.

チャネル情報設定手段131は、MPU211マイクロ
プログラム213に相当する。
The channel information setting means 131 corresponds to the MPU 211 microprogram 213.

チャネル制御手段141は、MPU241.マイクロプ
ログラム243に相当する。
The channel control means 141 includes MPU241. This corresponds to the microprogram 243.

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
Examples of the present invention will be described below assuming that the correspondence relationship as described above exists.

■−夫施五q問基 第2図において、CPU251と入出力装置261、あ
るいはMPU241と入出力装置261との間のデータ
の入出力は、チャネル処理装置240及びチャネル装置
210を介して行なわれる。
■-Fusi 5q Question Base In FIG. 2, data input and output between the CPU 251 and the input/output device 261, or between the MPU 241 and the input/output device 261, is performed via the channel processing device 240 and the channel device 210. .

チャネル処理装置240は、チャネル処理装置240全
体の制御を行なうMPU241と、チャネル処理装置2
40からチャネル装置210へのアクセス要求とチャネ
ル装置210の使用状況に関する情報とを格納するため
のラッチ221とを備えている。MPU241は、マイ
クロプログラム243を実行することにより動作を行な
う。
The channel processing device 240 includes an MPU 241 that controls the entire channel processing device 240, and a channel processing device 2.
40 to the channel device 210 and a latch 221 for storing information regarding the usage status of the channel device 210. The MPU 241 operates by executing a microprogram 243.

また、チャネル装置210はMPU211を備えており
、MPU211はマイクロプログラム213を実行する
ことにより動作を行なう。
Further, the channel device 210 includes an MPU 211, and the MPU 211 operates by executing a microprogram 213.

チャネル処理装置240のMPU241は、マイクロプ
ログラム243.ラッチ221及び外部のCPU251
.MPU211.チャネル装置210内のMPU211
と接続されている。また、チャネル装置210のMPU
211は、マイクロプログラム213及びチャネル処理
装置240内のラッチ221と接続されている。
The MPU 241 of the channel processing device 240 executes a microprogram 243. Latch 221 and external CPU 251
.. MPU211. MPU 211 in the channel device 210
is connected to. In addition, the MPU of the channel device 210
211 is connected to the microprogram 213 and the latch 221 in the channel processing device 240.

皿−JuI慢填亦作 次に、上述した本発明実施例の入出力制御方式の動作を
説明する。
Next, the operation of the input/output control system according to the embodiment of the present invention described above will be explained.

第3図は実施例の排他制御の手順を示す。(イ)はチャ
ネル装置210の動作を、(ロ)はチャネル処理装置2
40のMPU241の動作を示している。
FIG. 3 shows the exclusive control procedure of the embodiment. (a) shows the operation of the channel device 210, and (b) shows the operation of the channel processing device 2.
40 MPU 241 is shown.

ラッチ221において、チャネル処理装置240からチ
ャネル装置210へのアクセス要求があるときに予約ビ
ット225を“1″“とし、チャネル装置210が使用
中であるときに使用中ビット223を1′”とするもの
とする。
In the latch 221, the reserved bit 225 is set to "1" when there is an access request from the channel processing device 240 to the channel device 210, and the in-use bit 223 is set to 1' when the channel device 210 is in use. shall be taken as a thing.

例えば、チャネル処理装置240がチャネル装置210
の排他制御を行なう例として、CPU251からチャネ
ル処理装置240に入出力早期解放命令が出された場合
を考えることができる。チャネル処理装置240は、チ
ャネルアドレスワード(CAW)やチャネルアドレスを
受は取り、対応するチャネル装置210が使用可能であ
れば、CPU251にコンデイションコードCC=Oを
返してCPU251を解放し、チャネル装置210を起
動する。チャネル装置210が使用中であれば、CPU
251の命令実行を一時的に抑止し、チャネル装置21
0からの処理依頼あるいはチャネル装置210の使用状
態の解除を契機に、再度チャネル装置210へのアクセ
スを行なう。
For example, channel processing device 240 may
As an example of exclusive control, consider a case where the CPU 251 issues an input/output early release command to the channel processing device 240. The channel processing device 240 receives and receives a channel address word (CAW) and a channel address, and if the corresponding channel device 210 is available, returns a condition code CC=O to the CPU 251, releases the CPU 251, and uses the channel device 210. Start 210. If the channel device 210 is in use, the CPU
251 instruction execution is temporarily suppressed, and the channel device 21
The channel device 210 is accessed again in response to a processing request from 0 or cancellation of the usage state of the channel device 210.

以下、第2図、第3図を参照しながら、場合を分けてチ
ャネル装ff210.チャネル処理袋=240における
詳細動作を説明する。
Hereinafter, with reference to FIGS. 2 and 3, the channel equipment ff210. The detailed operation in channel processing bag=240 will be explained.

1 チャネル装置の 最初に、チャネル装置210の動作を説明する。1 channel device First, the operation of channel device 210 will be explained.

チャネル装置210のMPU211は、通常処理(例え
ば入出力装置261へのアクセス)に先立って、先ず、
チャネル処理装置240内のラッチ221の予約ビット
225が“1″であるが否かの判定を行なう(ステップ
311)。予約ビット225が“1”であるときは肯定
判断し、通常処理を保留して(ステップ315)、処理
を終了する。以後、チャネル処理装置240は、ラッチ
221の使用中ビット223が“O“°であること(チ
ャネル装置210のMPU211が“1′”に変更しな
い限りは“O゛)を参照してチャネル装置210に対す
るアクセスを行なうことができる。
Prior to normal processing (for example, accessing the input/output device 261), the MPU 211 of the channel device 210 first
It is determined whether the reserved bit 225 of the latch 221 in the channel processing device 240 is "1" (step 311). When the reservation bit 225 is "1", an affirmative judgment is made, the normal processing is suspended (step 315), and the processing is ended. Thereafter, the channel processing device 240 refers to the fact that the in-use bit 223 of the latch 221 is “O”° (unless the MPU 211 of the channel device 210 changes it to “1′”, it is “O゛”) and processes the channel device 210. can be accessed.

ラッチ221の予約ビット225が“0”であるとき(
チャネル処理装置240のチャネル装置210へのアク
セス要求がないとき)はステップ311で否定判断して
、次にMPU211は、ラッチ221の使用中ビット2
23を“1°゛に変更する(ステップ312)。以後M
PU211は所望の処理を行ない(ステップ3工3)、
終了するとラッチ221の使用中ビット223を°“0
゛に変更して(ステップ314)、処理を終了する。
When the reserved bit 225 of the latch 221 is “0” (
When there is no access request to the channel device 210 from the channel processing device 240), a negative determination is made in step 311, and then the MPU 211 sets the in-use bit 2 of the latch 221.
23 to “1°” (step 312). From now on, M
The PU211 performs the desired processing (Step 3),
When finished, the in-use bit 223 of the latch 221 is set to °“0.
(step 314), and the process ends.

j  チャネル几 者のφ 次に、チャネル処理装置240の動作を説明する。Channel holder φ Next, the operation of the channel processing device 240 will be explained.

チャネル処理装置240のMPU241からチャネル装
置210をアクセスする場合、先ずMPU241は、ラ
ッチ221の予約ビット225を′“1゛′にする(ス
テップ351)。次にMPU241は、ラッチ221の
使用中ビット223が“1 ”であるか否かの判定を行
なう(ステップ352)。使用中ビット223が“1゛
でないとき(チャネル装置210が未使用のとき)は否
定判断して、次にMPU241はチャネル装置210を
起動(使用)シ(ステップ353)、所望の処理が終了
するとラッチ221のラッチ221を“0”に変更して
(ステップ354)、排他制御処理を終了する。
When accessing the channel device 210 from the MPU 241 of the channel processing device 240, the MPU 241 first sets the reserved bit 225 of the latch 221 to ``1'' (step 351). Next, the MPU 241 sets the in-use bit 223 of the latch 221 to is "1" (step 352). If the in-use bit 223 is not "1" (when the channel device 210 is unused), a negative determination is made, and then the MPU 241 selects the channel device. 210 is activated (used) (step 353), and when the desired processing is completed, the latch 221 of the latch 221 is changed to "0" (step 354), and the exclusive control processing is ended.

また、ステップ352の判定(使用中ビット223は“
1“か)で肯定判定したときは、MPU241はチャネ
ル装置210の起動を保留して(ステップ355 )、
排他制御処理を終了する。
Also, the determination in step 352 (the in-use bit 223 is “
1"), the MPU 241 suspends activation of the channel device 210 (step 355),
Exclusive control processing ends.

Uのまとめ このように、チャネル装置210は、使用中であること
を示すビットデータをチャネル処理装置240内のラッ
チ221に格納する。このとき、チャネル処理装置24
0からチャネル装置210へのアクセス要求があるとき
は、そのアクセス要求を優先させる。
Summary of U Thus, the channel device 210 stores bit data indicating that it is in use in the latch 221 in the channel processing device 240. At this time, the channel processing device 24
When there is an access request from 0 to the channel device 210, that access request is given priority.

チャネル処理装置240のMPU241は、ラッチ22
1を調べることにより、チャネル装置210が使用中で
あるか否かを判定し、未使用のときにチャネル装置21
0のアクセスを行なう。
The MPU 241 of the channel processing device 240 uses the latch 22
1, it is determined whether or not the channel device 210 is in use, and when the channel device 210 is not in use, the channel device 21
Access 0.

従って、チャネル処理装置240のMPU241は、ラ
ッチ221を調べることによりチャネル装置210の使
用状況を知ることができ、チャネル装置210の排他制
御に要する時間を短縮することができる。
Therefore, the MPU 241 of the channel processing device 240 can know the usage status of the channel device 210 by checking the latch 221, and can shorten the time required for exclusive control of the channel device 210.

また、通常は上位袋ヱの方が高速処理を行なうことがで
きるため、MPU241によるラッチ221の検索時間
は、チャネル装置210のMPU211における処理時
間(従来方式における使用可能信号送出までの時間)に
比べて短く、かつ−定している。
In addition, since higher-ranking devices can usually perform faster processing, the time required to search the latch 221 by the MPU 241 is longer than the processing time in the MPU 211 of the channel device 210 (the time until the usable signal is sent in the conventional system). It is short and fixed.

U  の ・ ノ ヒ なお、上述した本発明の実施例にあっては、チャネル処
理装置240とチャネル装置210との関係を考えたが
、チャネル処理装置240と他のチャネル装置について
も本発明は適用することができる。
Note that in the embodiment of the present invention described above, the relationship between the channel processing device 240 and the channel device 210 was considered, but the present invention is also applicable to the channel processing device 240 and other channel devices. can do.

また、実施例では、MPU241からチャネル装置21
0をアクセスする場合を考えたが、反対にチャネル装置
210からチャネル処理装置240をアクセスする場合
は、チャネル装置210からのアクセス要求を表すビッ
トデータをチャネル処理装置240内のラッチ221に
格納するようにすれば同様に考えることができる。
In addition, in the embodiment, from the MPU 241 to the channel device 21
0 was considered, but on the other hand, when the channel processing device 240 is accessed from the channel device 210, the bit data representing the access request from the channel device 210 is stored in the latch 221 in the channel processing device 240. You can think of it in the same way.

更に、「■、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
Furthermore, in "■, Correspondence between Examples and FIG. 1",
Although the correspondence between the present invention and the embodiments has been described, those skilled in the art will easily assume that the present invention is not limited to this and that there are various modifications.

〔発明の効果〕〔Effect of the invention〕

上述したように、本発明によれば、チャネル装置が使用
中であるか否かの情報をチャネル情報保持手段に保持し
ておき、このチャネル情報保持手段の情報に基づいてチ
ャネル制御手段によるチャネル装置の制御を行なうこと
により、チャネル装置のアクセス時間を短縮すること力
)できるので、実用的には極めて有用である。
As described above, according to the present invention, information on whether or not a channel device is in use is held in the channel information holding means, and the channel control means controls the channel device based on the information in the channel information holding means. This control is extremely useful in practice, since it is possible to shorten the access time of the channel device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の入出力制御方式の原理ブロック図、 第2図は本発明の入出力制御方式を適用した一実施例の
構成図、 第3図は実施例の動作説明図、 第4図はコンピュータシステムの全体構成図、第5図は
従来例の構成図、 第6図は従来例の動作説明図である。 図において、 111はチャネル装置、 121はチャネル情報保持手段、 131はチャネル情報設定手段、 141はチャネル制御手段、 210.411,413,415,417はチャネル装
置、 211.241,511,541はMPU。 213.243,513,543はマイクロプログラム
、 221はラッチ、 223は使用中ビット、 225は予約ビット、 240.441はチャネル処理装置、 251.431はCP U。 253,433はMSU。 261.421,423は入出力装置、515.547
は入力ボート、 517.545は出力ボートである。
Fig. 1 is a principle block diagram of the input/output control method of the present invention, Fig. 2 is a configuration diagram of an embodiment to which the input/output control method of the present invention is applied, Fig. 3 is an explanatory diagram of the operation of the embodiment, and Fig. 4 FIG. 5 is an overall configuration diagram of a computer system, FIG. 5 is a configuration diagram of a conventional example, and FIG. 6 is an explanatory diagram of the operation of the conventional example. In the figure, 111 is a channel device, 121 is a channel information holding means, 131 is a channel information setting means, 141 is a channel control means, 210.411, 413, 415, 417 is a channel device, 211.241, 511, 541 is an MPU . 213.243, 513, 543 are microprograms, 221 is a latch, 223 is a used bit, 225 is a reserved bit, 240.441 is a channel processing unit, and 251.431 is a CPU. 253,433 is MSU. 261.421,423 are input/output devices, 515.547
is the input boat, and 517.545 is the output boat.

Claims (1)

【特許請求の範囲】 入出力装置との間のデータの入出力を制御するチャネル
装置(111)と、 前記チャネル装置(111)が使用中であるか否かの情
報を保持するチャネル情報保持手段(121)と、 前記チャネル装置(111)の使用状況に応じて前記チ
ャネル情報保持手段(121)に保持する情報の設定を
行なうチャネル情報設定手段(131)と、 前記チャネル情報保持手段(121)に保持された情報
に基づいて、前記チャネル装置(111)の制御を行な
うチャネル制御手段(141)と、を備えるように構成
したことを特徴とする入出力制御方式。
[Claims] A channel device (111) that controls input/output of data to/from an input/output device, and channel information holding means that holds information as to whether or not the channel device (111) is in use. (121); channel information setting means (131) for setting information to be held in the channel information holding means (121) according to the usage status of the channel device (111); and the channel information holding means (121). An input/output control system characterized in that it is configured to include a channel control means (141) that controls the channel device (111) based on information held in the channel device (111).
JP341588A 1988-01-11 1988-01-11 Input and output controlling system Pending JPH01180056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP341588A JPH01180056A (en) 1988-01-11 1988-01-11 Input and output controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP341588A JPH01180056A (en) 1988-01-11 1988-01-11 Input and output controlling system

Publications (1)

Publication Number Publication Date
JPH01180056A true JPH01180056A (en) 1989-07-18

Family

ID=11556752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP341588A Pending JPH01180056A (en) 1988-01-11 1988-01-11 Input and output controlling system

Country Status (1)

Country Link
JP (1) JPH01180056A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127228A (en) * 1982-01-25 1983-07-29 Hitachi Ltd Channel device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127228A (en) * 1982-01-25 1983-07-29 Hitachi Ltd Channel device

Similar Documents

Publication Publication Date Title
US5168566A (en) Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks
JPH08115290A (en) Data transfer device
JPH0798663A (en) Asynchronous i/o control system
JP2877095B2 (en) Multiprocessor system
JPH01180056A (en) Input and output controlling system
JPS6027421B2 (en) Multi-system monitoring and control method
JPH04156615A (en) System rising system
JPS58182737A (en) Information processor
JPS5920030A (en) Controlling system of input and output instruction
JP2000010899A (en) Input/output processing system and its peripheral device control method, and recording medium where its control program is recorded
JPH0535643A (en) Fully duplex channel input/output control system
JPH0463421B2 (en)
JPS6143369A (en) Multi-processor system
JPH0418639A (en) Program activating system
JPH05173936A (en) Data transfer processing device
JPH05173926A (en) Peripheral device connection system
JPH02293953A (en) Specific system information obtaining method
JPH0365735A (en) Vicarious execution system for diagnosis processing
JPS6279536A (en) Test conducting system for information processor
JPH01125653A (en) Information processing system
JPH0690698B2 (en) Channel device control method
JPH04175927A (en) Patching system for program
JPH07248979A (en) Test control method/circuit for data processor
JPS6146545A (en) Input and output instruction control system
JPS5846420A (en) Initial program loading control system