JPH01177020A - Active matrix display device - Google Patents

Active matrix display device

Info

Publication number
JPH01177020A
JPH01177020A JP62335830A JP33583087A JPH01177020A JP H01177020 A JPH01177020 A JP H01177020A JP 62335830 A JP62335830 A JP 62335830A JP 33583087 A JP33583087 A JP 33583087A JP H01177020 A JPH01177020 A JP H01177020A
Authority
JP
Japan
Prior art keywords
film
bus wiring
gate bus
light shielding
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62335830A
Other languages
Japanese (ja)
Inventor
Makoto Miyanochi
宮後 誠
弘 森本
氏政 仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP62335830A priority Critical patent/JPH01177020A/en
Publication of JPH01177020A publication Critical patent/JPH01177020A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To lower the resistance of a gate bus wiring and to improve an image grade by bringing a light shielding film into contact with the gate bus wiring of a transistor, thereby making double wirings. CONSTITUTION:The light shielding film 8 which shields the projection of incident light to allow transmission of a liquid crystal to a semiconductor thin film 5 is formed in said film; in addition, the light shielding film 8 is brought into contact with the gate bus wiring 7. Since the light shielding film 8 shields the irradiation of the incident light to the semiconductor thin film 5 and, therefore, the decrease of the off resistance of the thin-film transistor (TFT) which has the thin film 5 as a part of the constitution is prevented. Since the gate bus wiring 7 is double-wired, the resistance of the gate bus wiring is lowered. The large-sized active matrix display device having the high image grade is thereby obtd.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はアクティブマトリックス表示装置に関し、特
に薄膜トランジスタをスイッチ素子として用いた透過型
液晶表示装置に関するのである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an active matrix display device, and particularly to a transmissive liquid crystal display device using thin film transistors as switching elements.

[従来の技術] 近年、液晶表示装置のスイ・ソチ素子に用いられる薄膜
トランジスタ(以下TPTと称する)の薄膜材料として
アモルファスシリコン(以下a −Siと称する)は、
その動作上の特性が注目されてきている。
[Prior Art] In recent years, amorphous silicon (hereinafter referred to as a-Si) has been used as a thin film material for thin film transistors (hereinafter referred to as TPT) used in Swiss-Sochi elements of liquid crystal display devices.
Its operational characteristics have been attracting attention.

第5図はこの薄膜トランジスタを使用した従来のアクテ
ィブマトリックス表示装置の概略断面図であり、第6図
はその一部を拡大した拡大断面図であり、第7図はその
透明電極まわりを示した概略平面図である。
FIG. 5 is a schematic cross-sectional view of a conventional active matrix display device using this thin film transistor, FIG. 6 is an enlarged cross-sectional view of a part thereof, and FIG. 7 is a schematic cross-sectional view showing the area around the transparent electrode. FIG.

第5図〜第7図を参照して、以下従来の構成について説
明する。
The conventional configuration will be described below with reference to FIGS. 5 to 7.

バックライト39の照射を受ける側において、偏光板2
2がその片面に形成された透明絶縁性基板としてのガラ
ス基板9が準備され、その反対面には絶縁膜18が形成
され、その上にパターニングされたゲート電極3がゲー
トバス配線7と一体となって形成される。ゲート電極3
およびゲートバス配線7を覆うように絶縁膜18上全面
にゲート絶縁膜20が形成され、その上に透明電極1と
透明電極1に接続されたスイッチング素子とじてのTP
Tが形成される。TPTは透明電極1に接続されるドレ
イン電極2と、ソース電極4とドレイン電極4とを接続
してゲート電極3上方に形成される薄膜状のa−St層
5と、ゲート電極3と、ゲート絶縁膜20とからなる。
On the side receiving the backlight 39, the polarizing plate 2
A glass substrate 9 is prepared as a transparent insulating substrate with 2 formed on one side thereof, an insulating film 18 is formed on the opposite side, and a gate electrode 3 patterned thereon is integrally formed with the gate bus wiring 7. It is formed. Gate electrode 3
A gate insulating film 20 is formed on the entire surface of the insulating film 18 so as to cover the gate bus wiring 7, and a transparent electrode 1 and a TP as a switching element connected to the transparent electrode 1 are formed thereon.
A T is formed. TPT includes a drain electrode 2 connected to a transparent electrode 1, a thin a-St layer 5 formed above the gate electrode 3 by connecting the source electrode 4 and the drain electrode 4, the gate electrode 3, and the gate electrode 3. It consists of an insulating film 20.

ソース電極4には一体となって接続するソースバス配線
6が形成され、外部と導通をとる。透明電極1およびT
PTを覆うように保護膜40がゲート絶縁膜20上に形
成され、さらにその上全面に液晶の結晶方位を揃えるた
めの液晶配向膜42が形成される。
A source bus wiring 6 is formed integrally connected to the source electrode 4 to establish electrical conduction with the outside. Transparent electrodes 1 and T
A protective film 40 is formed on the gate insulating film 20 so as to cover the PT, and a liquid crystal alignment film 42 for aligning the crystal orientation of the liquid crystal is further formed on the entire surface thereof.

一方、バックライト39の照射を受ける面の反対側には
、やはりその片面に偏光板38が形成されたガラス基板
36が準備され、その反対面にはカラーフィルタ34が
透明電極1に対応した位置に対応した数量で形成される
。カラーフィルタ34を覆うように透明電極32がガラ
ス基板36上に形成され、さらにその上全面に保護膜2
8が形成される。
On the other hand, on the opposite side to the surface irradiated by the backlight 39, a glass substrate 36 having a polarizing plate 38 formed on one side is also prepared, and on the opposite side, a color filter 34 is placed at a position corresponding to the transparent electrode 1. It is formed in a quantity corresponding to . A transparent electrode 32 is formed on a glass substrate 36 so as to cover the color filter 34, and a protective film 2 is further formed on the entire surface thereof.
8 is formed.

このように構成されたガラス基板9とガラス基板36と
が対向するように配置され、その間の空間に液晶26が
フレーム30に囲まれて封入されてアクティブマトリッ
クス表示装置をなしている。
The glass substrate 9 and the glass substrate 36 configured in this manner are arranged to face each other, and the liquid crystal 26 is enclosed in the space between them, surrounded by the frame 30, thereby forming an active matrix display device.

以上のように構成されたアクティブマトリックス表示装
置の表示動作について簡単に説明する。
The display operation of the active matrix display device configured as described above will be briefly described.

液晶26に電圧が印加されていない状態においては、液
晶26の結晶分子の方向は液晶配向膜24によって所定
方向に配向されているので、液晶26に入射した光は液
晶通過中に所定方向に偏光されて外部に透過する。とこ
ろが、ゲートバス配線7を介してゲート電極3に所定電
圧が印加されると、ゲー)[極3上方のa−3t層5の
導電形式が反転しソース電極4とドレイン電極2とが導
通状態となる。ソース電極2はソースバス配線6を介し
て常時所定電圧が印加されているので、このTPTのO
Nによって透明電極1に電圧が印加されることになる。
When no voltage is applied to the liquid crystal 26, the crystal molecules of the liquid crystal 26 are oriented in a predetermined direction by the liquid crystal alignment film 24, so that the light incident on the liquid crystal 26 is polarized in a predetermined direction while passing through the liquid crystal. transmitted to the outside. However, when a predetermined voltage is applied to the gate electrode 3 via the gate bus wiring 7, the conductivity type of the a-3t layer 5 above the electrode 3 is reversed, and the source electrode 4 and the drain electrode 2 are in a conductive state. becomes. Since a predetermined voltage is always applied to the source electrode 2 via the source bus wiring 6, the O of this TPT
A voltage is applied to the transparent electrode 1 due to N.

したがって液晶26を介して対向する透明電極1と透明
電極32の間に電界が生じるので、この電界によって液
晶26の液晶分子の配向が変化させられ、バックライト
39によって入射した光は偏光板38の偏光方向と異な
ってしまい外部に透過しなくなる。この表示動作をバッ
クライト39側の反対側、すなわち表示側から見るとそ
のTPTがONのときその絵素部分は暗状態となり、T
PTがOFFのときその絵素部分は明状態となりカラー
フィルタ34の着色に応じた着色表示がされることにな
る。このような原理で画面全体にマトリックス状に配置
された極めて多くの絵素を個々に動作させることによっ
て所望の像あるいは情報を表示できるのである。
Therefore, an electric field is generated between the transparent electrode 1 and the transparent electrode 32 that face each other via the liquid crystal 26, so that the orientation of the liquid crystal molecules of the liquid crystal 26 is changed by this electric field, and the light incident on the backlight 39 is directed to the polarizing plate 38. The direction of polarization differs, and the light is not transmitted to the outside. Looking at this display operation from the side opposite to the backlight 39 side, that is, from the display side, when the TPT is ON, the picture element portion is in a dark state;
When PT is OFF, the picture element portion is in a bright state and is displayed in a color corresponding to the coloring of the color filter 34. Based on this principle, a desired image or information can be displayed by individually operating a large number of picture elements arranged in a matrix across the screen.

[発明が解決しようとする問題点] 上記のような従来のアクティブマトリックス表示装置で
は、入射光をTPTの薄膜半導体層が受光するので、こ
の受光によってTPTの動作特性に変化が生じ、結果と
して表示装置の画像品位を低下させてしまうという問題
点があった。
[Problems to be Solved by the Invention] In the conventional active matrix display device as described above, since the thin film semiconductor layer of the TPT receives incident light, this light reception causes a change in the operating characteristics of the TPT, resulting in a change in the display. There is a problem in that the image quality of the device is degraded.

第8図はこのTFTの電流−電圧特性を示した図である
FIG. 8 is a diagram showing the current-voltage characteristics of this TFT.

図において、横軸にTPTのゲート電圧(VG )をと
り、縦軸にソース/ドレイン電流(1)をとっている。
In the figure, the horizontal axis represents the gate voltage (VG) of the TPT, and the vertical axis represents the source/drain current (1).

VG>0のときはバックライトの照射の有無にかかわら
ず電流−電圧特性は同一であるが、VGく0のときは、
バックライトの照射がない場合(図中aで示す実線)と
照射がある場合(図中すで示す破線)の電流値が相違す
る。バックライトの照射時には電流値の減少が少なくな
り、すなわちTPTとしてのOFF抵抗が減少すること
になる。このOFF抵抗の減少は、光が薄膜半導体層に
入射した場合薄膜半導体層に電子が発生する現象をもっ
て証明することができる。このことはTPTをOFFさ
せてその絵素を明状態にしようとしたとき、液晶26に
印加されていた電界が完全に解除されないことを意味し
、絵素が完全な明状態にならず画像のコントラストに影
響を及ぼすのである。
When VG > 0, the current-voltage characteristics are the same regardless of whether or not the backlight is illuminated, but when VG is 0,
The current values are different when the backlight is not irradiated (solid line indicated by a in the figure) and when it is irradiated (broken line indicated in the figure). During backlight irradiation, the current value decreases less, that is, the OFF resistance of the TPT decreases. This reduction in OFF resistance can be demonstrated by the phenomenon that electrons are generated in the thin film semiconductor layer when light is incident on the thin film semiconductor layer. This means that when an attempt is made to turn off the TPT to bring the pixel into a bright state, the electric field applied to the liquid crystal 26 is not completely released, and the pixel does not become completely bright, resulting in the image being distorted. It affects the contrast.

ところで、光の入射によるTPTのOFF抵抗の減少は
、バックライトの照射によるものだけでなく、表示側か
らの外部光によっても起こり得る。
Incidentally, the decrease in the OFF resistance of the TPT due to the incidence of light can occur not only due to backlight irradiation but also due to external light from the display side.

しかし第5図のようなカラーフィルタ付の表示装置にお
いては、カラーフィルタの周囲を囲うような金属膜等よ
りなるブラックストライプを形成することによって、外
部光のTPTへの影響を無視できる程度とすることが可
能である。一方、バックライトによる照射は偏光板22
によってその照射量が40%程度減衰するものの、依然
としてTPTのOFF抵抗の減少に及ぼす影響は無視し
得ないものである。
However, in a display device with a color filter as shown in Fig. 5, the influence of external light on the TPT can be made negligible by forming a black stripe made of a metal film or the like surrounding the color filter. Is possible. On the other hand, the backlight irradiation is performed by the polarizing plate 22.
Although the irradiation amount is attenuated by about 40%, the effect on the reduction of the OFF resistance of TPT is still not negligible.

この発明はかかる問題点を解消するためなされたもので
、バックライトによるTPTのOFF抵抗の減少が少な
く、かつ光遮蔽膜をゲートバス配線とコンタクトさせ、
2重配線としてゲートバス配線の低抵抗化をはかること
により、画像品位の高い大型アクティブマトリックス表
示装置を提供することを目的とする。
This invention has been made to solve such problems, and has a structure in which the OFF resistance of the TPT is less reduced by the backlight, and the light shielding film is brought into contact with the gate bus wiring.
It is an object of the present invention to provide a large active matrix display device with high image quality by reducing the resistance of gate bus wiring as double wiring.

[問題点を解決するための手段] この発明に係るアクティブマトリックス表示装置は、液
晶を透過させる入射光の半導体薄膜への照射を遮蔽する
光遮蔽膜をその内部に形成し、かつ光遮蔽膜をゲートバ
ス配線とコンタクトさせるものである。
[Means for Solving the Problems] An active matrix display device according to the present invention has a light shielding film formed therein to shield the semiconductor thin film from being irradiated with incident light that passes through the liquid crystal, and the light shielding film is This is to make contact with the gate bus wiring.

[作用] この発明においては、光遮蔽膜が半導体薄膜への入射光
の照射を遮蔽するので半導体薄膜を構成の一部とするT
PTのOFF抵抗の減少を防止する。また、ゲートバス
配線が2重配線となるのでゲートバス配線の低抵抗化が
可能となる。
[Function] In this invention, since the light shielding film blocks the irradiation of incident light to the semiconductor thin film, the T.
Prevents decrease in PT OFF resistance. Furthermore, since the gate bus wiring is double wiring, it is possible to reduce the resistance of the gate bus wiring.

[実施例コ 第1図はこの発明の一実施例を示す平面図であって、T
PTまわりの各構成要素の配置関係を示しており、第2
図は第1図の■−■断面図であり、第3図は第1図の■
−■断面図である。
[Example 1] FIG. 1 is a plan view showing an example of the present invention, and T
It shows the arrangement relationship of each component around the PT, and the second
The figure is a sectional view taken along the line ■-■ in Figure 1, and Figure 3 is the
−■ It is a sectional view.

第1図〜第3図を参照して以下構成について説明する。The configuration will be described below with reference to FIGS. 1 to 3.

透明絶縁性基板としてのガラス基板9上にエツチングス
トッパ用の絶縁膜16が形成され、さらにその上に所定
位置で所定形状にバターニングされた、たとえばA(l
、Tf、Mo等の光遮蔽膜8が形成される。この光遮蔽
膜8を覆うように絶縁膜16上に同様のエツチングスト
ッパ用となる絶縁膜18を形成し、さらにその上であっ
て光遮蔽膜8の上方位置に所定形状にパターニングされ
たゲート電極3が形成される。
An insulating film 16 for an etching stopper is formed on a glass substrate 9 as a transparent insulating substrate, and furthermore, a film 16 is patterned in a predetermined shape at a predetermined position on the insulating film 16, for example, A(l).
, Tf, Mo, or the like is formed. An insulating film 18 serving as a similar etching stopper is formed on the insulating film 16 so as to cover the light shielding film 8, and a gate electrode is further patterned in a predetermined shape above the light shielding film 8. 3 is formed.

ゲート電極3を覆うようにゲート絶縁膜20が絶縁膜1
8上に形成され、さらにその上であってゲート電極3の
上方位置に半導体薄膜としてa−8i層5が所定形状に
形成される。また、a−8i層5から所定距Millf
れた位置で同じくゲート絶縁膜20上に絵素となる透明
電極1が形成される。
The gate insulating film 20 covers the insulating film 1 so as to cover the gate electrode 3.
Further, an a-8i layer 5 is formed as a semiconductor thin film in a predetermined shape above the gate electrode 3 . Also, a predetermined distance Millf from the a-8i layer 5
Similarly, a transparent electrode 1 serving as a picture element is formed on the gate insulating film 20 at the same position.

a−3i層5の一方側と透明電極1とはn” a −3
i層12を介してドレイン電極2によって接続され、a
−Si層5の反対側にはn”a−8i層14を介してソ
ース電極4が形成される。ソース電極4には一体となっ
て接続するソースバス配線6が形成され、またゲート電
極3には一体となって接続するゲートバス配線7が形成
されそれぞれ外部と導通をとる。この実施例においては
a−3i層5下方に光遮蔽膜8を設けるだけではなく、
ゲートバス配線7下方にも光遮蔽膜8を設けている。ゲ
ートバス配線7下方の光遮蔽膜8は、その上の絶縁膜1
8の所定位置に形成された開口よりなるコンタクト9,
10を介してゲートバス配線7と導通される。
One side of the a-3i layer 5 and the transparent electrode 1 are n" a-3
connected by the drain electrode 2 through the i layer 12, and a
- A source electrode 4 is formed on the opposite side of the Si layer 5 via an n''a-8i layer 14. A source bus wiring 6 is formed integrally connected to the source electrode 4, and a gate electrode 3 is formed on the opposite side of the Si layer 5. A gate bus wiring 7 is integrally connected to each of the gate bus lines 7 and is electrically connected to the outside.In this embodiment, not only a light shielding film 8 is provided below the a-3i layer 5, but also
A light shielding film 8 is also provided below the gate bus wiring 7. The light shielding film 8 below the gate bus wiring 7 is connected to the insulating film 1 above it.
A contact 9 consisting of an opening formed at a predetermined position of 8,
It is electrically connected to the gate bus wiring 7 via 10.

以上のように構成されたアクティブマトリックス表示装
置の表示動作については、従来と同様であるのでここで
の説明は省略するが、バックライト照射時におけるTP
Tの動作特性について光遮蔽膜8が顕著なる効果をもた
らす。第4図はこの効果を表わすTPTの電流−電圧特
性を示した図である。
The display operation of the active matrix display device configured as described above is the same as the conventional one, so a description thereof will be omitted here.
The light shielding film 8 has a significant effect on the operating characteristics of T. FIG. 4 is a diagram showing the current-voltage characteristics of TPT, which shows this effect.

図において横軸にTPTのゲート電圧(VG )をとり
、縦軸にソース/ドレイン電流(1)をとっている。図
中TPTのOFF (Vc <0)におけるaで示す実
線はバックライトの照射がない場合、bで示す破線はバ
ックライト照射時の従来例の場合、Cで示す一点鎖線は
バックライト照射時のこの発明の実施例の場合をそれぞ
れ示している。
In the figure, the horizontal axis represents the gate voltage (VG) of the TPT, and the vertical axis represents the source/drain current (1). In the figure, the solid line indicated by a when TPT is OFF (Vc < 0) indicates the case when there is no backlight irradiation, the broken line indicated by b indicates the case of the conventional example when the backlight is irradiated, and the dashed line indicated by C indicates the case when the backlight is irradiated. The cases of the embodiments of this invention are shown respectively.

この結果から光遮蔽膜の設置によってバックライト照射
時にあってもTPT特性はほとんど変化せず、その0N
10FF比も10″以上と極めて大きな値を保持できる
ことが判明し画像品位を低下させないことが確認された
These results show that by installing a light shielding film, the TPT characteristics hardly change even during backlight irradiation, and the 0N
It was found that the 10FF ratio could be maintained at an extremely large value of 10'' or more, and it was confirmed that the image quality was not degraded.

ゲートバス配線7下に形成された光遮蔽膜81よもとも
とゲート電極3とゲートバス配線7との接続部に段差を
生じさせないために形成されたものであるが、第3図に
示すようにコンタクト9.10を介してゲートバス配線
7と導通させることによって、コンタクト9〜コンタク
ト10間のゲート配線抵抗の低減にも寄与し得る効果を
もたらすことになり、表示画面の大形化に伴なうゲート
バス配線7の配線長の増加に対して有用である。
The light shielding film 81 formed under the gate bus wiring 7 was originally formed to prevent a step from forming at the connection between the gate electrode 3 and the gate bus wiring 7, but as shown in FIG. By making conduction with the gate bus wiring 7 through the contact 9.10, it brings about an effect that can also contribute to reducing the gate wiring resistance between the contacts 9 and 10, and as the display screen becomes larger. This is useful for increasing the wiring length of the gate bus wiring 7.

なお、上記実施例では、半導体薄膜としてa −Si層
を適用しているが、光の照射によってTPTの電流特性
が変化するようなものであれば、他の半導体薄膜であっ
ても同様に適用でき同様の効果を奏することは言うまで
もない。
In the above example, an a-Si layer is used as the semiconductor thin film, but other semiconductor thin films may be similarly applied as long as the current characteristics of the TPT change due to light irradiation. Needless to say, the same effect can be achieved.

さらに、上記実施例では、マトリックス形の電極形状と
しているが、セグメント形の電極形状の液晶表示装置で
あっても同様に適用できることは言うまでもない。
Further, in the above embodiments, the electrodes have a matrix-type electrode shape, but it goes without saying that the present invention can be similarly applied to a liquid crystal display device having a segment-type electrode shape.

[発明の効果] この発明は以上説明したとおりTPTの半導体薄膜への
入射光による照射を遮蔽するための光遮蔽膜を形成した
ので、入射光の照射時においてもTPTの動作特性に変
化を与えず、かつ光遮蔽膜をゲートバス配線とコンタク
トさせて2重配線としたのでゲートバス配線の低抵抗化
がはかられた画像品位の高いアクティブマトリックス表
示装置となる効果がある。
[Effects of the Invention] As explained above, this invention forms a light shielding film for shielding the semiconductor thin film of the TPT from being irradiated with incident light, so that the operating characteristics of the TPT are changed even when the incident light is irradiated. First, since the light shielding film is brought into contact with the gate bus wiring to form a double wiring, it is possible to obtain an active matrix display device with low resistance of the gate bus wiring and high image quality.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す平面図、第2図は第
1図の■−■断面図、第3図は第1図の■−■断面図、
第4図はこの発明の一実施例による効果を表わすTPT
の電流−電圧特性を示した図、第5図は従来のアクティ
ブマトリックス表示装置の概略断面図、第6図は第5図
の一部を拡大した拡大断面図、第7図は第6図の透明電
極まわりを示した概略平面図、第8図は従来のTPTの
電流−電圧特性を示した図である。 図において、1は透明電極、2はドレイン電極、3はゲ
ート電極、4はソース電極、5はa−8i層、8は光遮
蔽膜、20はゲート絶縁膜、26は液晶である。 なお、各図中、同一符号は同一または相当部分を示す。 第11.27 67−スt:、人動乙6幕 名2(2) 14、n”a−5t、4 妬3の 又 9  fり入幕体 第4図 −20−IQ    O1020 VG(V) 第5図 茶6(2)
FIG. 1 is a plan view showing an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line ■-■ in FIG. 1, and FIG. 3 is a cross-sectional view taken along the line ■-■ in FIG.
FIG. 4 is a TPT showing the effect of one embodiment of this invention.
FIG. 5 is a schematic cross-sectional view of a conventional active matrix display device, FIG. 6 is an enlarged cross-sectional view of a part of FIG. 5, and FIG. 7 is a diagram showing the current-voltage characteristics of FIG. FIG. 8 is a schematic plan view showing the area around the transparent electrode, and is a diagram showing the current-voltage characteristics of a conventional TPT. In the figure, 1 is a transparent electrode, 2 is a drain electrode, 3 is a gate electrode, 4 is a source electrode, 5 is an a-8i layer, 8 is a light shielding film, 20 is a gate insulating film, and 26 is a liquid crystal. In each figure, the same reference numerals indicate the same or corresponding parts. No. 11.27 67-st:, Jindo Otsu 6 Act name 2 (2) 14, n”a-5t, 4 Envy 3 no Mata 9 Figure 5 Tea 6 (2)

Claims (1)

【特許請求の範囲】  薄膜トランジスタをスイッチ素子として液晶に駆動電
圧を印加し、入射光を変調することにより表示を実行す
るアクティブマトリックス表示装置において、 前記薄膜トランジスタの半導体薄膜を前記入射光から遮
蔽する光遮蔽膜が介在され、かつ前記光遮蔽膜を前記ト
ランジスタのゲートバス配線とコンタクトさせ2重配線
としたことを特徴とする、アクティブマトリックス表示
装置。
[Scope of Claims] In an active matrix display device that performs display by applying a driving voltage to a liquid crystal using a thin film transistor as a switching element and modulating incident light, there is provided a light shielding device that shields a semiconductor thin film of the thin film transistor from the incident light. 1. An active matrix display device characterized in that a film is interposed therebetween, and the light shielding film is in contact with a gate bus wiring of the transistor to form a double wiring.
JP62335830A 1987-12-28 1987-12-28 Active matrix display device Pending JPH01177020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62335830A JPH01177020A (en) 1987-12-28 1987-12-28 Active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62335830A JPH01177020A (en) 1987-12-28 1987-12-28 Active matrix display device

Publications (1)

Publication Number Publication Date
JPH01177020A true JPH01177020A (en) 1989-07-13

Family

ID=18292881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62335830A Pending JPH01177020A (en) 1987-12-28 1987-12-28 Active matrix display device

Country Status (1)

Country Link
JP (1) JPH01177020A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426313A (en) * 1993-04-22 1995-06-20 Nec Corporation Thin film transistor array having optical shield layer
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display
EP1180716A2 (en) * 2000-08-10 2002-02-20 Sony Corporation Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
KR100574577B1 (en) * 1996-05-08 2006-04-28 샤프 가부시키가이샤 Liquid crystal electro-optical display device
US7123323B2 (en) 2000-04-11 2006-10-17 Nec Corporation Liquid crystal display device with conductive light shielding film and contact holes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100415A (en) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp Matrix type liquid crystal display device
JPS62143469A (en) * 1985-12-18 1987-06-26 Hitachi Ltd Thin-film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100415A (en) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp Matrix type liquid crystal display device
JPS62143469A (en) * 1985-12-18 1987-06-26 Hitachi Ltd Thin-film transistor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426313A (en) * 1993-04-22 1995-06-20 Nec Corporation Thin film transistor array having optical shield layer
KR100574577B1 (en) * 1996-05-08 2006-04-28 샤프 가부시키가이샤 Liquid crystal electro-optical display device
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display
US7123323B2 (en) 2000-04-11 2006-10-17 Nec Corporation Liquid crystal display device with conductive light shielding film and contact holes
EP1180716A2 (en) * 2000-08-10 2002-02-20 Sony Corporation Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
EP1180716A3 (en) * 2000-08-10 2003-10-01 Sony Corporation Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof

Similar Documents

Publication Publication Date Title
KR100271037B1 (en) Structure and fabrication method of lcd
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
JP2758864B2 (en) Liquid crystal display
US7453540B2 (en) Liquid crystal display device with particular electrodes
TWI248539B (en) Liquid crystal display device
KR100270127B1 (en) Lcd apparatus
KR100493869B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
JP4307582B2 (en) Liquid crystal display
JPH09203908A (en) Thin-film transistor for liquid crystal display device and liquid crystal display device
KR100474003B1 (en) Liquid crystal display device
US20030122990A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR20000048876A (en) Display screen with active matrix
CN113467145A (en) Array substrate, manufacturing method and display panel
KR20010027285A (en) Liguid Crystal display and methode of manufacturing the same
EP0271313A2 (en) Liquid crystal display device
JP2004118039A (en) Electro-optic apparatus and electronic appliance
KR100472356B1 (en) LCD and its manufacturing method
JPH01177020A (en) Active matrix display device
JP3298613B2 (en) Liquid crystal display
JPH11149085A (en) Liquid crystal display device
CN113589612B (en) Array substrate, manufacturing method and display panel
JPS6392923A (en) Liquid crystal display device
KR100250797B1 (en) Liquid crystal display element
JPH09269482A (en) Active matrix liquid crystal display device
JPS60120322A (en) Image display device