JPH01175385A - Image processor - Google Patents

Image processor

Info

Publication number
JPH01175385A
JPH01175385A JP62333122A JP33312287A JPH01175385A JP H01175385 A JPH01175385 A JP H01175385A JP 62333122 A JP62333122 A JP 62333122A JP 33312287 A JP33312287 A JP 33312287A JP H01175385 A JPH01175385 A JP H01175385A
Authority
JP
Japan
Prior art keywords
field
circuit
image
signal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62333122A
Other languages
Japanese (ja)
Other versions
JP2661087B2 (en
Inventor
Tadashi Ichigen
一言 斉志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62333122A priority Critical patent/JP2661087B2/en
Publication of JPH01175385A publication Critical patent/JPH01175385A/en
Application granted granted Critical
Publication of JP2661087B2 publication Critical patent/JP2661087B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the same image as that obtained by using a frame memory by using a field memory as an image memory, forming the line of a next field from the mean value of an adjacent line stored in the image memory when correlation is hard and enabling the image signal of one frame to be obtained. CONSTITUTION:By an interpolation circuit 26, the video signal of one frame is generated from the video signal of one field. That means, the video signal of the next field is obtained from the mean value of the video signal of the adjacent line when the correlation is hard. The two fields of the video signal in an identical field are successively read from the field memory 23 and the video signal of the next field is formed by mean value interpolation in the circuit 26. Thus, the same image as that obtained by using the frame memory can be obtained without using the frame memory.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ビデオディスクやVTRの変速再生時の画
像処理に用いて好適な画像処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing device suitable for use in image processing during variable speed playback of video discs and VTRs.

〔発明の概要〕[Summary of the invention]

この発明は、ビデオディスクやVTRの変速再生時の画
像処理に用いて好適な画像処理装置において、変速再生
時に用いる画像メモリとしてフィールドメモリを用い、
相関が強いときには画像メモリに蓄えられている隣接ラ
インの平均値から次フィールドのラインを形成してlフ
レーム分の画像信号を得られるようにし、フレームメモ
リを用いたときと同様の画質を得られるようにしたもの
である。
The present invention provides an image processing device suitable for image processing during variable speed playback of a video disc or VTR, which uses a field memory as an image memory used during variable speed playback.
When the correlation is strong, the next field's line is formed from the average value of the adjacent lines stored in the image memory so that one frame worth of image signal can be obtained, and the same image quality as when using frame memory can be obtained. This is how it was done.

〔従来の技術〕[Conventional technology]

画像メモリが搭載されたビデオディスクプレーヤやVT
Rが多くなりつつある。ビデオディスクプレーヤに画像
メモリを搭載すると、CLV (線速度一定)でビデオ
信号が記録されたビデオディスフを再生する場合でも、
静止画再生や変速再生を行うことが可能になる。また、
VTRに画像メモリを搭載すると、静止画再生や変速再
生時の画質向上をはかることができる。
Video disc player or VT equipped with image memory
R is becoming more common. When a video disc player is equipped with an image memory, even when playing a video disc in which video signals are recorded at CLV (constant linear velocity),
It becomes possible to perform still image playback and variable speed playback. Also,
If a VTR is equipped with an image memory, it is possible to improve the image quality during still image playback and variable speed playback.

このように画像メモリを備えた従来のビデオディスクプ
レーヤやVTRは、その殆どが1フィールド分の画像信
号を蓄えるフィールドメモリを搭載している。なぜなら
、フィールドメモリは、1フレーム分の画像信号を蓄え
るフレームメモリに比べて、その記憶容量が少なく、コ
ストダウンがはかれるとともに小型化がはかれるからで
ある。
Most conventional video disk players and VTRs equipped with image memory are equipped with a field memory that stores one field's worth of image signals. This is because a field memory has a smaller storage capacity than a frame memory that stores one frame's worth of image signals, allowing for cost reduction and miniaturization.

また、スチル再生を行う場合、■フレーム分の画(& 
(K 号ヲフレームメモリに蓄えてフレームスチル再生
を行うと、動きの速い画面では、画面が静止しないこと
がある。フィールドスチルの場合には、画面の揺れが生
じることはない。
Also, when performing still playback, ■ frame images (&
(If No. K is stored in the frame memory and played back as a frame still, the screen may not freeze if the screen is moving quickly. In the case of field stills, the screen will not shake.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このように、従来のビデオディスクプレーヤやVTRで
は、画像メモリとしてフィールドメモリが用いられてい
る。このため、画像メモリに蓄えられているビデオ信号
で再生できるのは、1フイールド毎の画面である。
In this way, conventional video disk players and VTRs use field memory as image memory. Therefore, only one screen of each field can be reproduced using the video signal stored in the image memory.

ところが、lフィールドの画面は、1フレームの画面に
比べて、走査線の数が半分になるため、画像が粗くなる
。鮮明な画像を得るためには、フレーム毎の画像信号を
再生できることが望ましい。
However, an L-field screen has half the number of scanning lines compared to a one-frame screen, so the image becomes rough. In order to obtain clear images, it is desirable to be able to reproduce image signals for each frame.

しかしながら、フレーム毎の画像を再生させるためには
フレームメモリが必要になる。フレームメモリは、実述
したように、フィールドメモリに比べて高価である。
However, in order to reproduce images for each frame, a frame memory is required. As mentioned above, frame memory is more expensive than field memory.

したがってこの発明の目的は、フレームメモリを用いず
に、フレームメモリを用いた場合と同等の画像を得るこ
とができる画像処理装置を提供することにある。
Therefore, an object of the present invention is to provide an image processing device that can obtain an image equivalent to that obtained using a frame memory without using a frame memory.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、1フィールド分の画像信号を蓄える画像メ
モリ23と、画像メモリ23に蓄えられる1フィールド
分の画像信号を用いて、次フィールドの画像信号を形成
する補間回路26と、各ラインの相関を検出する相関検
出回路39とを備え、補間回路26は、相関が強いとき
には画像メモリ23に蓄えられている隣接ラインの平均
値から次フィールドのラインを形成し、画像メモリ23
に蓄えられている1フィールド分の画像信号と補間回路
26形成される次フィールドの画像信号とから1フレー
ム分の画像信号を得るようにした画像処理装置である。
The present invention includes an image memory 23 that stores one field's worth of image signals, an interpolation circuit 26 that forms the next field's image signal using the one field's worth of image signals stored in the image memory 23, and a correlation between each line. When the correlation is strong, the interpolation circuit 26 forms the line of the next field from the average value of the adjacent lines stored in the image memory 23.
This image processing device obtains one frame's worth of image signals from one field's worth of image signals stored in the interpolation circuit 26 and the next field's image signals formed by the interpolation circuit 26.

〔作用〕[Effect]

フィールドメモリ23にはlフィールド分のビデオ信号
が蓄えられる。補間回路26により、このフィールドメ
モリ23に蓄えられている1フィールド分のビデオ信号
から1フレーム分のビデオ信号が生成される。
The field memory 23 stores l fields worth of video signals. The interpolation circuit 26 generates one frame's worth of video signals from the one field's worth of video signals stored in the field memory 23.

すなわち、次フィールドのビデオ信号は、相関が強けれ
ば、隣接ラインのビデオ信号の平均値から得られる。フ
ィールドメモリ23からは、同一フィールドのビデオ信
号が2フイールド連続的に読み出される。補間回路26
で次フィールドのビデオ信号が平均値補間により形成さ
れる。
That is, if the correlation is strong, the video signal of the next field can be obtained from the average value of the video signals of adjacent lines. Two fields of video signals of the same field are successively read out from the field memory 23. Interpolation circuit 26
The video signal of the next field is formed by mean value interpolation.

〔実施例〕〔Example〕

以下、この発明の一実施例について図面を参照して説明
する。
An embodiment of the present invention will be described below with reference to the drawings.

第2図はこの発明がビデオディスクプレーヤに適用され
た一実施例を示すものである。第2図において1はビデ
オディスクである。ビデオディスク1には、ビデオ信号
がFM変調されて記録されている。ビデオディスクlは
、スピンドルモータ2により回転される。
FIG. 2 shows an embodiment in which the present invention is applied to a video disc player. In FIG. 2, 1 is a video disc. A video signal is FM modulated and recorded on the video disc 1. A video disc l is rotated by a spindle motor 2.

ビデオディスク1に記録されているビデオ信号は、光学
ピンクアップ3により再生される。光学ピックアップ3
には、フォーカスサーボ、トラッキングサーボ、スレッ
ドサーボ、スキューサーボなどの光学系のサーボを行う
サーボ回路4が設けられる。光学ピックアップ3は、ス
ライダモータ5によりビデオディスク1の半径方向に送
られる。
A video signal recorded on the video disc 1 is reproduced by an optical pink-up 3. optical pickup 3
is provided with a servo circuit 4 that performs servo of the optical system such as focus servo, tracking servo, thread servo, and skew servo. The optical pickup 3 is sent in the radial direction of the video disc 1 by a slider motor 5.

スライダモータ5の駆動信号はモータドライハー6を介
して供給される。
A drive signal for the slider motor 5 is supplied via a motor dryer 6.

光学ピックアップ3により再生された信号は、RFアン
プ7を介して周波数補正され、映像復調回路8に供給さ
れる。映像復調回路8でビデオ信号がFM復調される。
The signal reproduced by the optical pickup 3 undergoes frequency correction via the RF amplifier 7 and is supplied to the video demodulation circuit 8 . A video demodulation circuit 8 performs FM demodulation on the video signal.

また、この映像信号復調回路8でドロップアウト補正が
なされる。映像復調回路8から出力されるビデオ信号が
TBC回路9に供給されるとともに、同期分離回路10
に供給される。
Further, dropout correction is performed in this video signal demodulation circuit 8. The video signal output from the video demodulation circuit 8 is supplied to the TBC circuit 9, and the synchronization separation circuit 10
is supplied to

同期分離回路10で再生ビデオ信号中の水平同期信号が
分離される。この水平同期信号が位相比較回路11に供
給される。位相比較回路11には、基準信号発生回路1
2から基準信号が供給される。
A synchronization separation circuit 10 separates the horizontal synchronization signal in the reproduced video signal. This horizontal synchronization signal is supplied to the phase comparator circuit 11. The phase comparison circuit 11 includes a reference signal generation circuit 1.
A reference signal is supplied from 2.

位相比較回路11で同期分離回路10から出力される再
生ビデオ信号の位相と、基準信号発生回路12から出力
される基準信号の位相とが比較される。この位相誤差信
号が位相比較回路11からモータドライバ13に供給さ
れ、モータドライバ13の出力によりスピンドルモータ
2の回転が制御される。これにより、ビデオディスク1
の再生信号中のジッター成分が除去される。
The phase comparison circuit 11 compares the phase of the reproduced video signal output from the sync separation circuit 10 and the phase of the reference signal output from the reference signal generation circuit 12. This phase error signal is supplied from the phase comparison circuit 11 to the motor driver 13, and the rotation of the spindle motor 2 is controlled by the output of the motor driver 13. This allows video disc 1
The jitter component in the reproduced signal is removed.

TBC回路9は、再生ビデオ信号中に含まれている時間
軸変動成分を除去するものである。TBC回路9は、C
CDを用いたアナログ遅延回路から構成され、VC01
8(電圧制御発振器)からの駆動信号により駆動される
。TBC回路9の出力がバースト整形回路14に供給さ
れるとともに、同期分離回路15に供給される。バース
ト整形回路14の出力及び同期分離回路15の出力がバ
ースト抜き取り回路16に供給される。バーストaき取
り回路16で、バースト信号が抜き取られる。
The TBC circuit 9 removes time axis fluctuation components contained in the reproduced video signal. The TBC circuit 9 is C
Consists of an analog delay circuit using CD, VC01
It is driven by a drive signal from 8 (voltage controlled oscillator). The output of the TBC circuit 9 is supplied to a burst shaping circuit 14 and also to a synchronous separation circuit 15. The output of the burst shaping circuit 14 and the output of the sync separation circuit 15 are supplied to a burst extraction circuit 16. A burst a sampling circuit 16 extracts the burst signal.

このバースト信号が位相比較回路17に供給される。位
相比較回路17でバースト抜き取り回路16から出力さ
れるバースト信号の位相と、基準信号発生回路12から
の基準信号の位相とが比較される。この位相誤差信号が
VCO18に供給される。VC018から出力される駆
動信号がこの位相誤差信号により制御される。これによ
り、再生ビデオ信号の時間軸変動成分が補正される。
This burst signal is supplied to the phase comparator circuit 17. The phase comparison circuit 17 compares the phase of the burst signal output from the burst extraction circuit 16 with the phase of the reference signal from the reference signal generation circuit 12. This phase error signal is supplied to the VCO 18. The drive signal output from VC018 is controlled by this phase error signal. This corrects the time axis fluctuation component of the reproduced video signal.

TBC回路9で時間軸変動成分が除去されたビデオ信号
は、ノイズキャンセラー19に供給される。ノイズキャ
ンセラー19の出力がスイッチ回路20の端子21Aに
供給されるとともに、A/Dバータ22に供給され、デ
ィジタル化される。
The video signal from which time-axis fluctuation components have been removed by the TBC circuit 9 is supplied to a noise canceller 19. The output of the noise canceller 19 is supplied to a terminal 21A of a switch circuit 20, and is also supplied to an A/D converter 22, where it is digitized.

A/Dコンバータ22の出力がフィールドメモリ23に
供給される。
The output of the A/D converter 22 is supplied to the field memory 23.

フィールドメモリ23は、例えばCLVディスクで静止
画再生や変速再生するのに用いられる。
The field memory 23 is used, for example, to play back still images or play back at variable speeds on a CLV disc.

フィールドメモリ23には、1フィールド分のビデオ信
号が蓄えられる。フィールドメモリ23の出力がD/A
コンバータ25を介して補間回路26に供給される。補
間回路26により、このフィールドメモリ23に蓄えら
れているビデオ信号から1フレーム分のビデオ信号が生
成される。補間回路26の出力がスイッチ回路20の端
子21Bに供給される。スイッチ回路20の端子2IC
からの出力が出力端子27から取り出される。
The field memory 23 stores one field worth of video signals. The output of field memory 23 is D/A
The signal is supplied to an interpolation circuit 26 via a converter 25. The interpolation circuit 26 generates one frame worth of video signals from the video signals stored in the field memory 23. The output of the interpolation circuit 26 is supplied to the terminal 21B of the switch circuit 20. Terminal 2IC of switch circuit 20
The output from is taken out from the output terminal 27.

補間回路26の動作について詳述する。フィールドメモ
リ23に第3図に示すように例えば奇数フィールドのラ
イン’ ”、7!OZ+  ’ 03−  ・・・のビ
デオ信号D 1o、+、  D (lot、  D I
!oz、・・・が蓄えられているとする。ライン相関が
強いとすれば、第4図に示すように、奇数フィールドの
ライン!。3とその隣接ライン#1lk41の間にある
偶数フィールドのラインl@には、ラインl。kとl。
The operation of the interpolation circuit 26 will be described in detail. As shown in FIG. 3, the field memory 23 stores video signals D1o, +, D (lot, D I
! Suppose that oz,... are stored. If the line correlation is strong, as shown in Figure 4, the lines of odd fields! . 3 and its adjacent line #1lk41, the line l@ of the even field is line l. k and l.

k+1のビデオ信号の平均値’A ・(D x、、 +
 D Nov−+) カラ得うhル。
Average value of k+1 video signals 'A ・(D x,, +
D Nov-+) I can't get it.

フィールドメモリ23からは、同一フィールドのビデオ
信号が2フィールド分連続的に読み出される。但し、連
続的に読み出されるフィールドが例えば奇数フィールド
の画面なら、次に読み出されるフィールドが偶数フィー
ルドとなるように、等化パルスが付は替えられるととも
に、クロマ信号の位相が反転される。これらの制御は、
コントローラ24によりなされる。
Two fields of video signals of the same field are continuously read out from the field memory 23. However, if the field to be continuously read out is, for example, an odd field screen, the equalization pulse is replaced and the phase of the chroma signal is inverted so that the next field to be read out is an even field. These controls are
This is done by the controller 24.

フィールドメモリ23から読み出されたビデオ信号は、
D/Aコンバータ25によりアナログ信号に戻された後
、第1図に示す補間回路26のY/C分離回路30に供
給される。Y/C分離回路30でこのビデオ信号が輝度
信号Yとクロマ信号Cに分離される。
The video signal read out from the field memory 23 is
After being returned to an analog signal by the D/A converter 25, it is supplied to the Y/C separation circuit 30 of the interpolation circuit 26 shown in FIG. A Y/C separation circuit 30 separates this video signal into a luminance signal Y and a chroma signal C.

分離された輝度信号Yがスイッチ回路31の端子32A
に供給される。これとともに、この輝度信号’#+<L
H遅延回路33を介して加算回路34に供給される。加
算回路34には、Y/C回路30からの輝度信号Yが供
給される。Y/C分離回路30から例えば奇数フィール
ドのライン1 ok+1のビデオが出力されるとき、I
H遅延回路33からは、奇数フィールドのその前ライン
、l1okのビデオ信号が出力される。加算回路34で
例えば奇数フィールドの隣接ラインl。kと!。11+
1のビデオ信号が加算される。加算回路34の出力が2
回路35に供給される。2回路35からは、隣接ライン
のビデオ信号の平均値のビデオ信号が出力される。この
2回路35の出力がスイッチ回路31の端子32Bに供
給される。
The separated luminance signal Y is sent to the terminal 32A of the switch circuit 31.
is supplied to Along with this, this luminance signal '#+<L
The signal is supplied to the adder circuit 34 via the H delay circuit 33. The adder circuit 34 is supplied with the luminance signal Y from the Y/C circuit 30. For example, when the video of odd field line 1 OK+1 is output from the Y/C separation circuit 30, I
The H delay circuit 33 outputs the video signal of the previous line of the odd field, l1ok. For example, the adder circuit 34 selects the adjacent line l of an odd field. With k! . 11+
1 video signal is added. The output of the adder circuit 34 is 2
The signal is supplied to the circuit 35. The second circuit 35 outputs a video signal having an average value of the video signals of adjacent lines. The outputs of these two circuits 35 are supplied to the terminal 32B of the switch circuit 31.

スイッチ回路31の端子31Gからの出力が加算回路3
6に供給される。また、Y/C分離回路31で分離され
たクロマ信号Cが加算回路36に供給される。
The output from the terminal 31G of the switch circuit 31 is added to the adder circuit 3.
6. Further, the chroma signal C separated by the Y/C separation circuit 31 is supplied to the addition circuit 36.

スイッチ回路31は、スイッチ制御回路37から出力さ
れるスイッチ制御信号により制御される。
The switch circuit 31 is controlled by a switch control signal output from a switch control circuit 37.

垂直同期分離回路38で垂直同期信号が分離され、この
垂直同期信号がスイッチ制御回路37に供給される。ま
た、Y/C分離回路31からの輝度信号とIH遅延回路
33を介された輝度信号が相関検出回路39に供給され
る。
A vertical synchronization separation circuit 38 separates the vertical synchronization signal, and this vertical synchronization signal is supplied to the switch control circuit 37 . Further, the luminance signal from the Y/C separation circuit 31 and the luminance signal passed through the IH delay circuit 33 are supplied to the correlation detection circuit 39.

フィールドメモリ23からは、同一フィールドのビデオ
信号が2フィールド分連続的に読み出され、この2フィ
ールド分のビデオ信号から1フレーム分のビデオ信号が
生成される。フィールドメモリ23に例えば奇数フィー
ルドのビデオ信号が蓄えられているとすると、奇数フィ
ールドのビデオ信号を補間回路26から出力すべきとき
には、スイッチ回路31の端子32Aと端子32Cが接
続される。したがって、この場合には、Y/C分離回路
30で分離された輝度信号Yとクロマ信号Cが加算回路
36で再び合成されて、出力される。
Two fields of video signals of the same field are continuously read out from the field memory 23, and one frame of video signals is generated from these two fields of video signals. If, for example, odd field video signals are stored in the field memory 23, when the odd field video signals are to be output from the interpolation circuit 26, the terminals 32A and 32C of the switch circuit 31 are connected. Therefore, in this case, the luminance signal Y and chroma signal C separated by the Y/C separation circuit 30 are combined again by the addition circuit 36 and output.

偶数フィールドのビデオ信号を補間回路26から出力す
べきときには、相関検出回路39の出力に応じてスイッ
チ回路31が制御される。相関検出回路39で所定値以
上のライン相関が検出されたときには、スイッチ回路3
1の端子32Bと端子32Cが接続される。相関検出回
路39で所定値以上のライン相関が検出されないときに
は、スイッチ回路31の端子32Aと端子32Cが接続
される。
When an even field video signal is to be output from the interpolation circuit 26, the switch circuit 31 is controlled according to the output of the correlation detection circuit 39. When the correlation detection circuit 39 detects a line correlation of a predetermined value or more, the switch circuit 3
1 terminal 32B and terminal 32C are connected. When the correlation detection circuit 39 does not detect a line correlation of a predetermined value or more, the terminals 32A and 32C of the switch circuit 31 are connected.

すなわち、前述したように、フィールドメモリ23に例
えば奇数フィールドのラインβ。I+  j”62+1
03、・・・のビデオ信号が蓄えられているとすると、
ライン相関が強ければ、奇数フィールドのラインβ。1
とβ。+1++の間にある偶数フィールドのライン1 
osは、ラインl。kとライン10.、のビデオ信号の
平均値A・ (D ji! ok+ D 12゜3.1
)から得られる。
That is, as described above, for example, the line β of an odd field is stored in the field memory 23. I+j”62+1
Assuming that video signals of 03,... are stored,
If the line correlation is strong, the line β of the odd field. 1
and β. Line 1 of even field between +1++
os is line l. k and line 10. , the average value of the video signal A・(D ji! ok+ D 12°3.1
) can be obtained from

ライン相関が強くないときには、このように次フィール
ドのラインを隣接ラインの平均値から形成するようにす
ると、画面がぼやけることがある。
When the line correlation is not strong, the screen may become blurred if the next field's line is formed from the average value of the adjacent lines in this way.

スイッチ回路31の端子32’Bと端子32Gが接続さ
れると、2回路35から出力される隣接ラインの平均値
が加算回路36に供給される。したがって、ライン相関
が強いときには、隣接ラインの平均値により偶数フィー
ルドのラインが形成され、この偶数フィールドのビデオ
信号が加算回路36から出力される。
When the terminal 32'B and the terminal 32G of the switch circuit 31 are connected, the average value of the adjacent lines output from the two circuits 35 is supplied to the adding circuit 36. Therefore, when the line correlation is strong, an even field line is formed by the average value of adjacent lines, and this even field video signal is output from the adder circuit 36.

スイッチ回路31の端子32Aと端子32Cが接続され
ると、前フィールドのビデオ信号が加算回路36に供給
される。したがって、ライン相関が弱いときには、前フ
ィールドのビデオ信号がホールドされて加算回路36か
ら出力される。
When the terminals 32A and 32C of the switch circuit 31 are connected, the video signal of the previous field is supplied to the adder circuit 36. Therefore, when the line correlation is weak, the video signal of the previous field is held and output from the adder circuit 36.

このようにして、フィールドメモリ23に蓄え゛られて
いたlフィール1分のビデオ信号を2回連続的に読み出
すことにより、補間回路26で1フィールド分のビデオ
信号が生成される。このlフレーム分のビデオ信号が加
算回路36から出力され、第2図におけるスイッチ回路
20の端子21Bに供給される。
In this way, the interpolation circuit 26 generates a video signal for one field by reading out the video signal for one field stored in the field memory 23 twice in succession. This l-frame video signal is output from the adder circuit 36 and supplied to the terminal 21B of the switch circuit 20 in FIG.

なお、上述の一実施例では、ビデオ信号をY/C分離し
て、次フィールドの輝度信号Yを補間により形成し、1
フレーム分のビデオ信号を得るようにしているが、コン
ポジットビデオ信号をそのまま処理するようにしても良
い。また、コンポーネントビデオ信号を用いてこれらの
処理を行うようにしても良い。
In the above embodiment, the video signal is separated into Y/C, and the luminance signal Y of the next field is formed by interpolation.
Although video signals for frames are obtained, composite video signals may also be processed as they are. Alternatively, these processes may be performed using component video signals.

更に、上述の一実施例では、フィールドメモリ23から
読み出されたビデオ信号をアナログ信号に戻した後に1
フレーム分のビデオ信号を得る処理をしているが、これ
らの処理をディジタル信号のまま行うようにしても良い
Furthermore, in the above-described embodiment, after the video signal read out from the field memory 23 is converted back into an analog signal,
Although processing is performed to obtain video signals for frames, it is also possible to perform these processings on digital signals as they are.

また、この発明は、ビデオディスクプレーヤに限らず、
VTR等他のビデオ機器に適用できる。
Furthermore, this invention is not limited to video disc players.
It can be applied to other video equipment such as VTR.

〔発明の効果〕〔Effect of the invention〕

この発明に依れば、フィールドメモリに蓄えられている
1フィールド分の画像信号から1フレーム分の画像信号
が得られる。このため、フィールドメモリを用いて、フ
レームメモリを用いたときと同等の画像が再生できる。
According to this invention, an image signal for one frame can be obtained from an image signal for one field stored in a field memory. Therefore, using the field memory, it is possible to reproduce an image equivalent to that when using the frame memory.

このように、フィールドメモリを用いてフィールドメモ
リを用いたときと同等の画像が再生できるので、コスト
ダウンがはかれるとともに、機器の小型化がはかれる。
In this way, it is possible to reproduce an image equivalent to that when using a field memory using a field memory, thereby reducing costs and downsizing the device.

また、このようにフィールドメモリを用いて、■フレー
ム分の画像信号を得るようにすると、動きの速い画面を
フレームスチル再生したときでも、画面の揺れが生じな
い。
Furthermore, by using the field memory in this way to obtain the image signal for the (1) frame, even when a fast-moving screen is played back as a frame still, screen shaking will not occur.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例のブロック図、第2図はこ
の発明が適用されたビデオディスクプレーヤの一例のブ
ロック図、第3図及び第4図はこの発明の一実施例の説
明に用いる概略図である。 図面における主要な符号の説明 23:フィールドメモリ、 26:補間回路、33:I
H遅延回路、 39:相関検出回路。 代理人   弁理士 杉 浦 正 知
FIG. 1 is a block diagram of an embodiment of this invention, FIG. 2 is a block diagram of an example of a video disc player to which this invention is applied, and FIGS. 3 and 4 are explanations of an embodiment of this invention. FIG. Explanation of main symbols in the drawings 23: Field memory, 26: Interpolation circuit, 33: I
H delay circuit, 39: correlation detection circuit. Agent Patent Attorney Masatoshi Sugiura

Claims (1)

【特許請求の範囲】 1フィールド分の画像信号を蓄える画像メモリと、 上記画像メモリに蓄えられる1フィールド分の画像信号
を用いて、次フィールドの画像信号を形成する補間回路
と、 各ラインの相関を検出する相関検出回路とを備え、 上記補間回路は、上記相関が強いときには上記画像メモ
リに蓄えられている隣接ラインの平均値から次フィール
ドの画像信号を形成し、 上記画像メモリに蓄えられている1フィールド分の画像
信号と上記補間回路で形成される次フィールドの画像信
号とから1フレーム分の画像信号を得るようにした画像
処理装置。
[Scope of Claims] An image memory that stores one field's worth of image signals; an interpolation circuit that forms the next field's image signal using the one field's worth of image signals stored in the image memory; and a correlation between each line. and a correlation detection circuit for detecting the correlation, and the interpolation circuit forms an image signal for the next field from the average value of the adjacent lines stored in the image memory when the correlation is strong, and An image processing device that obtains one frame's worth of image signals from one field's worth of image signals and the next field's image signals formed by the interpolation circuit.
JP62333122A 1987-12-29 1987-12-29 Image processing device Expired - Lifetime JP2661087B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62333122A JP2661087B2 (en) 1987-12-29 1987-12-29 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62333122A JP2661087B2 (en) 1987-12-29 1987-12-29 Image processing device

Publications (2)

Publication Number Publication Date
JPH01175385A true JPH01175385A (en) 1989-07-11
JP2661087B2 JP2661087B2 (en) 1997-10-08

Family

ID=18262536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62333122A Expired - Lifetime JP2661087B2 (en) 1987-12-29 1987-12-29 Image processing device

Country Status (1)

Country Link
JP (1) JP2661087B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210979A (en) * 1985-07-08 1987-01-19 Fuji Photo Film Co Ltd Field/frame converting circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210979A (en) * 1985-07-08 1987-01-19 Fuji Photo Film Co Ltd Field/frame converting circuit

Also Published As

Publication number Publication date
JP2661087B2 (en) 1997-10-08

Similar Documents

Publication Publication Date Title
KR100223205B1 (en) Method for playing video signal in digital video disk
JPH01175385A (en) Image processor
JPS61288693A (en) Burst phase inversion detecting device
JPH0771308B2 (en) Noise reduction circuit in recording medium playing device
JP2986517B2 (en) Video signal recording medium performance device
JP2699544B2 (en) Video disc player
JPH074028B2 (en) Video signal noise removal circuit
JPH02104193A (en) Image reproducing device
JPH036978A (en) Picture processor
JPH0232834B2 (en)
JP3098596B2 (en) Magnetic recording / reproducing device
JP2001285771A (en) Disk variable speed reproducing device
JPS6352835B2 (en)
JPS6313588A (en) Signal processing circuit for video signal recording and reproducing device
JP3241361B2 (en) Video camera with VTR
JPS6192473A (en) Time axis correction circuit
JP3088114B2 (en) Playback signal control device for still video device
JPS6213184A (en) Video reproducing device
JPH0541877A (en) Jitter elimination device for magnetic recording and reproducing device
JPH02113686A (en) Video signal reproducing device
JPH04264888A (en) Variable-speed reproducer for video signal
JPH01295589A (en) Nonstandard signal detection circuit
JPH02156784A (en) Dropout compensation circuit
JPS63187981A (en) Magnetic recording and reproducing device
JPH088703B2 (en) Video disc special playback detection circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 11