JPH01158730A - Electron beam lithography - Google Patents

Electron beam lithography

Info

Publication number
JPH01158730A
JPH01158730A JP62318014A JP31801487A JPH01158730A JP H01158730 A JPH01158730 A JP H01158730A JP 62318014 A JP62318014 A JP 62318014A JP 31801487 A JP31801487 A JP 31801487A JP H01158730 A JPH01158730 A JP H01158730A
Authority
JP
Japan
Prior art keywords
pattern
field
margin
patterns
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62318014A
Other languages
Japanese (ja)
Inventor
Shunichi Nagamine
長嶺 俊一
Shigeru Furuya
茂 古谷
Koichi Kobayashi
孝一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62318014A priority Critical patent/JPH01158730A/en
Publication of JPH01158730A publication Critical patent/JPH01158730A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

PURPOSE:To eliminate the thinning of a pattern, the disconnection of the pattern, etc., even if an alignment error occurs between fields by devising the pattern shape near a field boundary. CONSTITUTION:The pattern width of at least one field side is enlarged with respect to wiring patterns L1-L6 exceeding boundaries I-X-IV-X of a plurality of divided fields A-D thereby to form first margin patterns L1m-L6m. Further, the pattern of other field side is extended in a predetermined length at one field side, thereby forming second margin patterns L1l-L6l. Accordingly, even if the alignment error of the fields due to the moving accuracy of a stage 6 occurs, malfunctions, such as the thinning of the pattern, the disconnection of the pattern, etc., can be avoided as long as the error does not exceed the widths of the patterns L1m-L6m and the predetermined length of the patterns L1l-L6l.

Description

【発明の詳細な説明】 〔概 要〕 ステップ&リピート方式の電子ビーム描画方法に関し、 フィールド境界付近のパターン形状を工夫することによ
り、フィールド間に合わせ誤差が発生してもパターン細
りゃパターンの断線といった不具合の発生しない電子ビ
ーム描画方法を提供することを目的とし、 所定のパターンを複数フィールドに分割し、各フィール
ド毎に描画を繰り返して所定のパターンを形成する電子
ビーム描画方法において、前記フィールドの境界を越え
たパターンの描画に際し、少なくとも一方のフィールド
側のパターン幅を若干拡大して第1のマージンパターン
を形成するとともに、他方のフィールド側のパターンを
一方のフィールド側に延長して第2のマージンパターン
を形成している。
[Detailed Description of the Invention] [Summary] Regarding the step-and-repeat electron beam lithography method, by devising the pattern shape near the field boundary, even if a field alignment error occurs, pattern thinning or pattern breakage can be avoided. The purpose of the present invention is to provide an electron beam lithography method that does not cause defects, and in an electron beam lithography method in which a predetermined pattern is divided into a plurality of fields and lithography is repeated for each field to form a predetermined pattern. When drawing a pattern that exceeds the field, the pattern width on at least one field side is slightly expanded to form a first margin pattern, and the pattern on the other field side is extended to one field side to form a second margin pattern. forming a pattern.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体製造工程におけるパターン形成のため
の電子ビーム描画方法に係り、特に、ステップ&リピー
ト方式の電子ビーム描画方法に関する。
The present invention relates to an electron beam lithography method for pattern formation in a semiconductor manufacturing process, and particularly to a step-and-repeat electron beam lithography method.

電子ビームを用いるパターン形成技術の特長は、ミクロ
ン以下の微細なパターンを描画できるだけでなく、紫外
線やX線によるパターン形成技術で使用するマスクを必
要とせず、それ自体が高速のパターン発生機能を有する
ことである。したがって、電子ビーム描画法のもつ高速
描画能力に着目した高速なマスク、レチクルの製作や、
さらに、ウェハ上のレジストに直接微細パターンを描画
する「電子ビーム直接描画」が行われる。この「電子ビ
ーム直接描画」によれば、マスク、レチクル製作工程を
省くことができるので、半導体素子の開発期間の短縮に
大きな効果を上げている。また、パターン発生機能は例
えば、CA D (ComputerAided De
sign)システム等と連接させることができるので、
CADシステム内で構築された大面積パターンを持つ複
合LSI等のパターンデータを柔軟性よくウェハ上に転
写することができる。
The feature of pattern forming technology that uses electron beams is that it can not only draw micron-sized or smaller patterns, but also does not require the mask used in pattern forming technology using ultraviolet rays or X-rays, and has the ability to generate patterns at high speed by itself. That's true. Therefore, we are developing high-speed masks and reticles that take advantage of the high-speed writing capabilities of electron beam lithography.
Furthermore, "electron beam direct writing" is performed to draw fine patterns directly onto the resist on the wafer. This ``electron beam direct writing'' can omit the mask and reticle manufacturing process, so it has a great effect on shortening the development period of semiconductor devices. In addition, the pattern generation function is, for example, computer aided design (CAD).
sign) system etc., so
Pattern data of a compound LSI or the like having a large-area pattern constructed in a CAD system can be flexibly transferred onto a wafer.

〔従来の技術〕[Conventional technology]

第2図は、電子ビーム描画装置を示す図である。 FIG. 2 is a diagram showing an electron beam lithography apparatus.

同図において、電子ビーム描画装置1は、電子ビームE
Bを照射する電子銃2と、パターンジェネレータ3から
のパターンデータPTに従ってマスク部分の電子ビーム
EBをブランクするブランキング電極4と、パターンデ
ータPTの描画位置情報に従って電子ビームEBを偏向
する偏向器5と、ウェハWを載置するステージ6と、を
含んで構成され、パターンデータPTで示されたウェハ
W上の所望の位置を電子ビームEBにより露光し、レジ
ストを不溶化あるいは溶化してパターンを形成している
In the figure, an electron beam drawing apparatus 1 includes an electron beam E
an electron gun 2 that irradiates the electron beam B, a blanking electrode 4 that blanks the electron beam EB in the mask portion according to the pattern data PT from the pattern generator 3, and a deflector 5 that deflects the electron beam EB according to the writing position information of the pattern data PT. and a stage 6 on which the wafer W is placed, and exposes a desired position on the wafer W indicated by the pattern data PT to an electron beam EB to insolubilize or dissolve the resist to form a pattern. are doing.

ところで、このような電子ビーム描画装置1を用いて大
面積のパターンをウェハW上に描画する場合、−度に描
画できる面積は偏向器5の最大偏向角によって制限され
るため、通常、描画対象のパターンを最大偏向角以内の
複数フィールドに分割し、フィールド単位に描画を繰り
返して行ういわゆるステップ&リピー) (Step 
& Repeat)方式%式% したがって、電子ビーム描画装置1のステージ6は所定
の制御信号に従って図示しない駆動機構によりX、Y方
向に移動できるようになっており、ウェハWの所望の位
置をフィールド中心に合わせてそのフィールド内のパタ
ーンを描画し、次いでステージ6を移動させて隣接する
フィールド内のパターンを描画するといった動作を繰り
返し、最終的に大面積パターンの描画を完成している。
By the way, when drawing a large-area pattern on the wafer W using such an electron beam drawing apparatus 1, the area that can be drawn in -degrees is limited by the maximum deflection angle of the deflector 5. Step
Therefore, the stage 6 of the electron beam lithography apparatus 1 can be moved in the X and Y directions by a drive mechanism (not shown) according to a predetermined control signal, and the desired position of the wafer W is centered on the field. The pattern in the field is drawn according to the pattern, and then the stage 6 is moved to draw the pattern in the adjacent field.This operation is repeated, and finally a large-area pattern is drawn.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、このような従来の電子ビーム描画方法に
あっては、各フィールドの境界を越えるパターンの幅と
フィールド内のパターンの幅が同一であったため、駆動
機構の精度等によって生ずる所定のフィールドと、その
フィールドに隣接するフィールドとの位置のずれ、いわ
ゆるフィールド間の合わせ誤差が大きい場合、フィール
ドの境界を越えるパターンの接合面がずれたり(パター
ン細り)、あるいは接合しない(パターンの断線)とい
った問題点があった。
However, in such conventional electron beam lithography methods, the width of the pattern beyond the boundary of each field is the same as the width of the pattern within the field. If there is a large misalignment between a field and an adjacent field, so-called alignment error between fields, problems such as the bonding surface of a pattern that crosses the field boundary may shift (pattern thinning) or may not be bonded (pattern disconnection). was there.

本発明は、このような問題点に鑑みてなされたもので、
フィールド境界付近のパターン形状を工夫することによ
り、フィールド間に合わせ誤差が発生してもパターン細
りゃパターンの断線、といった不具合の発生しない電子
ビーム描画方法を提供することを目的としている。
The present invention was made in view of these problems, and
It is an object of the present invention to provide an electron beam lithography method that does not cause defects such as thinning of the pattern or disconnection of the pattern even if a field alignment error occurs by devising the pattern shape near the field boundary.

〔問題点を解決するための手段〕[Means for solving problems]

本発明では、上記目的を達成するために、所定のパター
ンを複数フィールドに分割し、各フィールド毎に描画を
繰り返して所定のパターンを形成する電子ビーム描画方
法において、前記フィールドの境界を越えたパターンの
描画に際し、少なくとも一方のフィールド側のパターン
幅を若干拡大して第1のマージンパターンを形成すると
ともに、他方のフィールド側のパターンを一方のフィー
ルド側に延長して第2のマージンパターンを形成してい
る。
In order to achieve the above object, the present invention provides an electron beam drawing method in which a predetermined pattern is divided into a plurality of fields and drawing is repeated for each field to form a predetermined pattern. When drawing, the pattern width on at least one field side is slightly expanded to form a first margin pattern, and the pattern on the other field side is extended to one field side to form a second margin pattern. ing.

〔作 用〕[For production]

本発明では、各フィールドの境界を越えるパターンに対
し、その境界付近に第1および第2のマージンパターン
が形成される。
In the present invention, first and second margin patterns are formed near the boundaries of patterns that exceed the boundaries of each field.

したがって、仮にフィールド間の合わせ誤差が発生して
も、この誤差が第1および第2のマージンパターンを超
えない限り、パターン細りゃパターンの断線が回避され
る。
Therefore, even if an alignment error occurs between fields, as long as this error does not exceed the first and second margin patterns, pattern breakage can be avoided if the pattern becomes thinner.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.

第1図は本発明の一実施例を示す図であり、複数分割さ
れたフィールドA−Dの境界付近のパターン図を示して
いる。
FIG. 1 is a diagram showing an embodiment of the present invention, and shows a pattern diagram near the boundary of fields A to D divided into a plurality of fields.

ずなわち、Ll、Lzは境界1−Xを超えてフィールド
A、8間に配設された配線パターン、L3゜L、は境界
11−Xを越えてフィールドA、C間に配設された配線
パターン、L5は境界■−Xを越えてフィールドC,D
間に配設された配線パターン、L6は境界TV−Xを越
えてフィールドD、  8間に配設された配線パターン
である。
That is, Ll and Lz are wiring patterns placed between fields A and 8 beyond the boundary 1-X, and L3゜L is placed between fields A and C beyond the boundary 11-X. Wiring pattern, L5 crosses the boundary ■-X to fields C and D
The wiring pattern L6 placed between the two fields is a wiring pattern placed between the fields D and 8 beyond the boundary TV-X.

各フィールドの左辺側と下辺側の境界に接した配線パタ
ーンは、そのパターン幅が若干拡大(例えば、パターン
幅の1.25倍)されており、拡大部分が第1のマージ
ンパターンL In〜L611+を形成している。また
、各フィールドの右辺側と上辺側の境界に接した配線パ
ターンは、隣接するフィールドに所定長βだけ延在して
おり、延在部分が第2のマージンパターンL It ”
 L 6 Lを形成している。
The wiring pattern that touches the boundary between the left side and the bottom side of each field has its pattern width slightly expanded (for example, 1.25 times the pattern width), and the expanded portion is the first margin pattern L In ~ L611+ is formed. Further, the wiring pattern in contact with the boundary between the right side and the top side of each field extends to the adjacent field by a predetermined length β, and the extended portion becomes the second margin pattern L It ”
L 6 L is formed.

次に、作用を説明する。Next, the effect will be explained.

フィールドの境界を越えた配線パターンに予め第1およ
び第2のマージンパターンが形成されたパターンデータ
は、例えば、CADシステムによって作成される。
Pattern data in which first and second margin patterns are formed in advance on a wiring pattern beyond the field boundary is created by, for example, a CAD system.

そして、このパターンデータに従って第2図の電子ビー
ム描画装置1はウェハW上にパターンを形成する。まず
、1回目のフィールドへの形成が完了し、次いで、2回
目のフィールドBを形成すべく、ステージ6を移動させ
る。このとき、ステージ6の移動精度に起因するフィー
ルド合わせ誤差が、例えば、図中Zで示す矢印方向に発
生すると、フィールドB側のLl、Lzは既にウェハW
上に形成されたフィールドAのLl、L2よりも合わせ
誤差量だけZ方向にずれて形成されることとなる。
Then, the electron beam drawing apparatus 1 shown in FIG. 2 forms a pattern on the wafer W according to this pattern data. First, the first field formation is completed, and then the stage 6 is moved to form the second field B. At this time, if a field alignment error due to the movement accuracy of the stage 6 occurs, for example, in the direction of the arrow indicated by Z in the figure, Ll and Lz on the field B side are already aligned with the wafer W.
It is formed to be shifted in the Z direction by the alignment error amount from L1 and L2 of field A formed above.

しかし、フィールドB側の配線パターンL+。However, the wiring pattern L+ on the field B side.

L2には第1のマージンパターンL1m+  LZmが
形成されているので、合わせ誤差がこの第1のマージン
パターンL、□、L。。の幅を超えない限り、フィール
ドA側とフィールドB側の配線パターンL1、L2の接
合面にパターン細りゃパターンの断線が発生することは
ない。
Since the first margin pattern L1m+LZm is formed in L2, the alignment error is the first margin pattern L, □, L. . As long as the width of the wiring patterns L1 and L2 on the field A side and the field B side do not exceed the width, if the pattern becomes thinner, no disconnection of the pattern will occur.

また、Z方向への合わせ誤差によってフィールドBがフ
ィールドDから遠ざかり、配線パターンL6が境界IV
−Xを境にして離れようとするが、第2のマージンパタ
ーンL61と第1のマージンパターンしわ□が所定長l
だけ重ね合わされているので、合わせ誤差がこの所定長
lを超えない限り、配線パターンL6が分断されること
はない。
Furthermore, due to alignment error in the Z direction, field B moves away from field D, causing wiring pattern L6 to move away from boundary IV.
-X is the boundary, but the second margin pattern L61 and the first margin pattern wrinkle □ are separated by a predetermined length l.
As long as the alignment error does not exceed the predetermined length l, the wiring pattern L6 will not be separated.

このように本実施例によれば、複数分割されたフィール
ドA−Dの各境界■−X〜IV−Xを越える配線パター
ンL1〜L6に対し、少な(とも−方のフィールド側の
パターン幅を拡大して第1のマージンパターンL1m〜
L6□を形成し、さらに、他方のフィールド側のパター
ンを一方のフィールド側に所定長βだけ延長させて第2
のマージンパターンLIL〜L6イを形成しているので
、ステージ6の移動精度に起因するフィールドの合わせ
誤差が発生しても、この合わせ誤差が第1のマージンパ
ターンL1m〜L6□の幅および第2のマージンパター
ンLIL〜L61の所定長βを超えない限り、パターン
細りゃパターンの断線といった不具合を回避することが
できる。
In this way, according to this embodiment, for the wiring patterns L1 to L6 that cross each boundary of the plurally divided fields A to D from ■-X to IV-X, the pattern width on the field side is Enlarged first margin pattern L1m~
L6□ is formed, and the pattern on the other field side is further extended by a predetermined length β toward one field side to form a second pattern.
Since the margin patterns LIL to L6a are formed, even if a field alignment error occurs due to the movement accuracy of the stage 6, this alignment error will affect the width of the first margin patterns L1m to L6□ and the second margin pattern. As long as the predetermined length β of the margin patterns LIL to L61 is not exceeded, it is possible to avoid problems such as pattern disconnection if the pattern becomes thin.

なお、本実施例では、境界を挟んだ一方のフィールド側
に第1のマージンパターンを設けているがこれに限らす
、双方のフィールド側に第1のマージンパターンを設け
るようにしてもよい。
In this embodiment, the first margin pattern is provided on one field side across the boundary; however, the first margin pattern may be provided on both field sides.

また、他方のフィールド側から一方のフィールド側に延
在する第2のマージンパターンも、双方に延在させても
よく、あるいは、第1のマージンパターンを双方に設け
るとともに、この第1のマージンパターンを延在させて
第2のマージンパターンの機能をも持たせるようにして
もよい。
Further, the second margin pattern extending from the other field side to the one field side may also extend to both sides, or the first margin pattern may be provided on both sides, and this first margin pattern The pattern may be extended to also have the function of a second margin pattern.

さらに、本実施例で境界を越えるパターンを配線パター
ンとしたが、これに限らず、他のパターン、例えば抵抗
パターンであってもよいことは勿論である。
Further, in this embodiment, the pattern that crosses the boundary is a wiring pattern, but it is not limited to this, and it goes without saying that other patterns, such as a resistor pattern, may be used.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、フィールドの境界を越えたパターンの
描画に際し、少なくとも一方のフィールド側のパターン
幅を若干拡大するとともに、他方のフィールド側のパタ
ーンを延長して一方のフィールド側に延在させているの
で、 仮にフィールド間の合わせ誤差が発生しても、該誤差が
上記パターンの拡大幅や延長骨を超えない限り、パター
ン細りゃパターンの断線を回避することかできる。
According to the present invention, when drawing a pattern beyond the field boundary, the pattern width on at least one field side is slightly expanded, and the pattern on the other field side is extended to extend to the one field side. Therefore, even if an alignment error occurs between fields, as long as the error does not exceed the enlarged width of the pattern or the extended bone, it is possible to avoid pattern breakage if the pattern becomes thinner.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る電子ビーム描画方法の一実施例を
示すそのフィールド境界付近の要部パターン図、 第2図は電子ビーム描画装置を示す構成図である。 A−D・・・・・・フィールド、 I−X〜IV−X・・・・・・境界、 L I” L b・・・・・・配線パターン、L1m〜
L6□・・・・・・第1のマージンパターン、LIL〜
L6L・・・・・・第2のマージンパターン。
FIG. 1 is a pattern diagram of a main part near a field boundary showing an embodiment of an electron beam lithography method according to the present invention, and FIG. 2 is a configuration diagram showing an electron beam lithography apparatus. A-D...Field, I-X~IV-X...Boundary, L I" Lb...Wiring pattern, L1m~
L6□...First margin pattern, LIL~
L6L...Second margin pattern.

Claims (1)

【特許請求の範囲】  所定のパターンを複数フィールドに分割し、各フィー
ルド毎に描画を繰り返して所定のパターンを形成する電
子ビーム描画方法において、前記フィールドの境界を越
えたパターンの描画に際し、 少なくとも一方のフィールド側のパターン幅を若干拡大
して第1のマージンパターンを形成するとともに、 他方のフィールド側のパターンを一方のフィールド側に
延長して第2のマージンパターンを形成したことを特徴
とする電子ビーム描画方法。
[Scope of Claims] In an electron beam drawing method in which a predetermined pattern is divided into a plurality of fields and drawing is repeated for each field to form a predetermined pattern, at least one of the fields is drawn. An electronic device characterized in that a first margin pattern is formed by slightly expanding the pattern width on the field side of the field, and a second margin pattern is formed by extending the pattern on the other field side to one field side. Beam drawing method.
JP62318014A 1987-12-15 1987-12-15 Electron beam lithography Pending JPH01158730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62318014A JPH01158730A (en) 1987-12-15 1987-12-15 Electron beam lithography

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62318014A JPH01158730A (en) 1987-12-15 1987-12-15 Electron beam lithography

Publications (1)

Publication Number Publication Date
JPH01158730A true JPH01158730A (en) 1989-06-21

Family

ID=18094528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62318014A Pending JPH01158730A (en) 1987-12-15 1987-12-15 Electron beam lithography

Country Status (1)

Country Link
JP (1) JPH01158730A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5394773A (en) * 1977-01-31 1978-08-19 Cho Lsi Gijutsu Kenkyu Kumiai Method of connecting graph in charged beam exposing device
JPS62206829A (en) * 1986-03-06 1987-09-11 Nec Corp Charged-particle beam lithography device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5394773A (en) * 1977-01-31 1978-08-19 Cho Lsi Gijutsu Kenkyu Kumiai Method of connecting graph in charged beam exposing device
JPS62206829A (en) * 1986-03-06 1987-09-11 Nec Corp Charged-particle beam lithography device

Similar Documents

Publication Publication Date Title
JP4190796B2 (en) How to make exposure master
JPS59208719A (en) Method of producing integrated circuit in particle beam device
EP2092534A2 (en) Stencil design and method for cell projection particle beam lithography
JP3360662B2 (en) Electron beam drawing method and electron beam drawing mask
US6574789B1 (en) Exposing method and apparatus for semiconductor integrated circuits
JPH01158730A (en) Electron beam lithography
JPH06168869A (en) Method and system for electron beam lithography
US6591412B2 (en) Methods for dividing a pattern in a segmented reticle for charged-particle-beam microlithography
JP2894746B2 (en) Charged beam drawing method
JPH01276717A (en) Exposure of semiconductor
JP2002099075A (en) Method and device for designing eb mask
JP3366686B2 (en) Inspection method of light exposure mask
JPH1187223A (en) Electron beam exposure system and method therefor
JP2992081B2 (en) Pattern creation device
JP2003045780A (en) Method for preparing mask lithographic data
JP3057580B2 (en) Exposure apparatus and layout data creation method using the same
JP2871617B2 (en) Electron beam exposure method
JP2002296759A (en) Production method for mask and electron beam plot data generating method
JP4537564B2 (en) Method of creating exposure mask data for electron beam exposure apparatus, exposure mask for electron beam exposure apparatus, and exposure method
KR20120023467A (en) Mask for forming patterns of semiconductor device
JPH02278711A (en) Method for forming fine pattern
JP2597636B2 (en) Pattern data correction method
JP2778123B2 (en) Exposure method
JPS5848053A (en) Prevention for generation of gap in mask pattern
JPH05114551A (en) Method for producing exposing pattern