JPH01154245A - Automatic display system for trouble area - Google Patents

Automatic display system for trouble area

Info

Publication number
JPH01154245A
JPH01154245A JP62314759A JP31475987A JPH01154245A JP H01154245 A JPH01154245 A JP H01154245A JP 62314759 A JP62314759 A JP 62314759A JP 31475987 A JP31475987 A JP 31475987A JP H01154245 A JPH01154245 A JP H01154245A
Authority
JP
Japan
Prior art keywords
flip
flop circuit
scan
information
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62314759A
Other languages
Japanese (ja)
Inventor
Takeshi Ibusuki
指宿 剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62314759A priority Critical patent/JPH01154245A/en
Publication of JPH01154245A publication Critical patent/JPH01154245A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To facilitate a test job by displaying a hardware state including a trouble area concurrently with occurrence of a trouble. CONSTITUTION:When an error analyzing part 1 analyzes the scan-out data and specifies an error latch, the relevant flag code is stored in an external memory 6 via a FLAG code storing part 3. While a display control part 4 displays the relevant FLAG code at a console display part 7. A scan page retrieving part 2 retrieves a table 8 based on the information on the error latch obtained by the part 1 and delivers the information showing an specific scan page where said error latch is included to a scan page display part 5. The part 5 produces the information where an error latch number 9 and a scan page number 10 set opposite to each other and displays this information on the part 7 via the part 4.

Description

【発明の詳細な説明】 [概 要] 本発明は内部フリップフロップ回路のスキャンイン・ス
キャンアウト機能を有する情報処理装置におけるスキャ
ンアウト情報の表示方式に関し、 エラー−状態にあるフリップフロップに係る状態情報が
、スキャンアウトリストのいずれの頁にあるかを、操作
者が容易かつ迅速に知ることの出来る手段を提供するこ
とを目的とし、読み出した各フリップフロップ回路の状
態に係る情報を解析して、その状態が正常性を欠くフリ
ップフロップ回路を検出する手段と、該フリップフロッ
プ回路が、総てのフリップフロップ回路の状態を読み出
して整理したリストのいずれの頁に属するものであるか
を識別する手段−と、状態が正常性を欠くフリップフロ
ップ回路の番号と該フリップフロップ回路に係る状態情
報が存在するリストの頁番号を出力する手段とを設ける
ことにより構成する。
[Detailed Description of the Invention] [Summary] The present invention relates to a method for displaying scan-out information in an information processing device having a scan-in/scan-out function of an internal flip-flop circuit, and relates to a method for displaying scan-out information on a flip-flop in an error state. The purpose of the present invention is to provide a means by which an operator can easily and quickly know which page of the scan-out list the flip-flop circuit is located on, by analyzing the read information related to the state of each flip-flop circuit, Means for detecting a flip-flop circuit whose state lacks normality, and means for identifying which page of a list in which the states of all flip-flop circuits are read out and arranged, the flip-flop circuit belongs to. -, a number of a flip-flop circuit whose state lacks normality, and means for outputting a page number of a list in which state information regarding the flip-flop circuit exists.

[産業上の利用分野] 本発明は情報処理装置における、本体系装置の障害の探
索に関するものであって、特に、スキャンアウト情報を
解析して得られた装置内部の正常性を欠く状態のフリッ
プフロップ回路の状態情報が存在する情報リストのスキ
ャン・ページを自動的に選択して迅速に表示せしめるこ
との可能な方式に係る。
[Industrial Field of Application] The present invention relates to searching for failures in main body devices in information processing devices, and in particular, detects failures in flip-flops in an abnormal state inside the device, which is obtained by analyzing scan-out information. The present invention relates to a method capable of automatically selecting and quickly displaying a scan page of an information list in which state information of a loop circuit exists.

[従来の技術] 第4図は情報処理装置の構成の例を示す図であって、5
1は本体系装置、52はサービスプロセッサ装置(図に
おいてはSvP装置と記載している。また、以下、サー
ビスプロセッサのことをSVPとも言う)、53は本体
系装置の一障害が発生した際、その原因を解析するAS
OA(^utomated 5can Out Ana
lysis)プログラム、54は表示プログラム、55
は外部記憶装置、56はコンソールを表している。
[Prior Art] FIG. 4 is a diagram showing an example of the configuration of an information processing device,
1 is a main system device, 52 is a service processor device (described as an SvP device in the figure. The service processor is also referred to as SVP hereinafter), and 53 is a main system device when a failure occurs; AS to analyze the cause
OA(^automated 5can Out Ana
lysis) program, 54 is a display program, 55
56 represents an external storage device, and 56 represents a console.

同図において、本体系装置51の内部には多数のラッチ
が存在するが、それらは障害が発生した場合の解析を容
易にするため特定のモードでは特別に設けられたゲート
を通じて、各ラッチを直列に接続し、クロック毎にラッ
チの内部状態を隣接するラッチに移動させることにより
次々と外部に状態情報を出力して(これをスキャンアウ
トと呼ぶ)、障害発生時点での各ラッチの内容を把握す
ることが出来るように構成されている。
In the figure, there are a large number of latches inside the main system device 51, and in certain modes each latch is connected in series through a specially provided gate to facilitate analysis in the event of a failure. By connecting the internal state of the latch to the adjacent latch every clock, the state information is output to the outside one after another (this is called scanout), and the contents of each latch at the time of failure are grasped. It is configured so that it can be done.

そして、この機能を利用して希望するラッチに任意のデ
ータを与えてその時の動作を確認することも可能である
。(これをスキャンインと呼ぶ) また、サービスプロセッサ装置52は、各種のハードウ
ェアに係るエラー情報(例えば、メーモリからのデータ
の読み出しに際する1ビット誤り、入出力動作における
再試行の回数等)を収集してハードウェアの障害に係る
履歴情報(エラー・ログ)として、外部記憶装置55に
蓄積している。
Using this function, it is also possible to give arbitrary data to a desired latch and check its operation at that time. (This is called scan-in) The service processor device 52 also provides error information related to various hardware (for example, 1-bit error when reading data from memory, number of retries in input/output operations, etc.) are collected and stored in the external storage device 55 as historical information (error log) related to hardware failures.

本体系装置51に障害が発生すると、サービスプロセッ
サ装置52はスキャンアウトデータをASOAプログラ
ム53によって解析して、故障原因となったエラー・ラ
ッチを特定する。
When a failure occurs in the main system device 51, the service processor device 52 analyzes the scanout data using the ASOA program 53 to identify the error latch that caused the failure.

このとき、状況によりエラー・ラッチの特定のため前記
エラー・ログが参照されることもある。
At this time, the error log may be referred to to identify the error latch depending on the situation.

[発明が解決しようとする問題点] 上述したASOAプログラム53は、スキャンアウトデ
ータを解析して故障原因となったエラー・ラッチを特定
すると表示プログラム54に通知する。
[Problems to be Solved by the Invention] When the above-mentioned ASOA program 53 analyzes the scan-out data and identifies the error latch that caused the failure, it notifies the display program 54.

該表示プログラム54はこれをFLAGコード情報とし
てコンソール56のデイスプレィ装置に表示する。
The display program 54 displays this as FLAG code information on the display device of the console 56.

そして、このFLAGコード情報は同時に外部記憶装置
55に格納される。
This FLAG code information is also stored in the external storage device 55 at the same time.

このようなサービスプロセッサの処理を流れ図として第
5図に示す。
FIG. 5 shows a flowchart of such processing by the service processor.

従来、該当する情報処理システムの保守者は、前述した
コンソール56のデイスプレィ装置に表示されたFLA
Gコードを見て該当するエラー・ラッチを知り、該エラ
ー・ラッチがいずれのスキャン・ページにあるかを調べ
て該当するスキャン・ページをコンソール56のデイス
プレィiffに表示せしめて、エラー・ラッチの状態を
知り、これにより、障害に対応する措置を行なっていた
Conventionally, the maintainer of the relevant information processing system has to check the FLA displayed on the display device of the console 56 mentioned above.
Check the error latch by looking at the G code, check which scan page the error latch is on, display the corresponding scan page on the display iff of the console 56, and check the status of the error latch. Based on this knowledge, they took measures to address the problem.

このような作業においては、どのラッチがどのスキャン
・ページにあるかをマニュアルなどから検索することに
なるが、それにはハードウェアに関する知識と熟練が必
要であり、特にハードウェアの規模が大である場合には
スキャン・ページも非常に多くなることから、その対応
に多くの時間を要し、また、特に不慣れな者では、それ
が非常に困難であると言う問題点があった。
In this kind of work, you have to search the manual to find out which latch is on which scan page, but this requires knowledge and skill regarding hardware, especially when the scale of the hardware is large. In some cases, the number of pages to be scanned becomes very large, so it takes a lot of time to deal with the problem, and it is extremely difficult for an inexperienced person to do so.

本発明はこのような従来の問題点に鑑み、エラー・ラッ
チの存在するスキャン・ページを自動的に迅速に表示せ
しめることの可能な手段を提供することを目的としてい
る。
SUMMARY OF THE INVENTION In view of these conventional problems, it is an object of the present invention to provide a means for automatically and quickly displaying a scanned page in which an error latch exists.

[問題点を解決するための手段] 本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。すなわち、本発明は、装
置内の79717071回路を直列に接続して、各フリ
ップフロップ回路の状態をクロックごとに順次隣接する
フリップフロップ回路に移行することにより、各フリッ
プフロップ回路に任意のデータをセットし、あるいは、
各フリップフロップ回路の状態を読み出すことの可能な
機能を具備する情報処理装置において、読み出した各フ
リップフロップ回路の状態に係る情報を解析して、その
状態が正常性を欠くフリップフロップ回路を検出する手
段と、該フリップフロップ回路が、総てのフリップフロ
ップ回路の状態を読み出して整理したリストのいずれの
頁に属するものであるかを識別する手段と、状態が正常
性を欠くフリップフロップ回路の番号と該フリップフロ
ップ回路に係る状態情報が存在するリストの頁番号を出
力する手段とを設けた故障箇所自動表示方式である。
[Means for Solving the Problems] According to the present invention, the above objects are achieved by the means described in the claims. That is, the present invention connects 79717071 circuits in a device in series, and sets arbitrary data in each flip-flop circuit by sequentially transferring the state of each flip-flop circuit to an adjacent flip-flop circuit every clock. Or,
In an information processing device equipped with a function capable of reading the state of each flip-flop circuit, the read information regarding the state of each flip-flop circuit is analyzed to detect a flip-flop circuit whose state lacks normality. means for identifying which page of a list in which the states of all flip-flop circuits are read and organized, and a number of the flip-flop circuit whose state is not normal; This is an automatic fault location display system which is provided with: and means for outputting the page number of the list in which status information regarding the flip-flop circuit exists.

[実施例] 第1図は本発明の一実施例の機能ブロック図であり−で
、1はエラー解析部、2はスキャン・ページ検索部、3
はFLAGコード格納部、4は表示制御部、5はスキャ
ン・ページ表示部、6は外部記憶、7は表示装置、8は
ラッチとスキャン・ページとの対応テーブルを表してい
る。
[Embodiment] Fig. 1 is a functional block diagram of an embodiment of the present invention, where 1 is an error analysis section, 2 is a scan/page search section, and 3 is a functional block diagram of an embodiment of the present invention.
4 is a FLAG code storage section, 4 is a display control section, 5 is a scan page display section, 6 is an external storage, 7 is a display device, and 8 is a correspondence table between latch and scan page.

同図における これらの機能はサービスプロセッサの動
作として実現されるものであって、エラー解析部1がス
キャンアウトデータを解析して、エラー・ラッチを特定
すると、そのFLAGコードをFLAGコード格納部3
によって外部記憶6に格納する。
These functions in the figure are realized as operations of the service processor, and when the error analysis unit 1 analyzes the scanout data and identifies an error latch, the FLAG code is stored in the FLAG code storage unit 3.
The data is stored in the external storage 6 by .

一方、表示制御部4は、該FLAGコードをコンソール
の表示装置7に表示する。スキャン・ページ検索部2は
エラー解析部1から得なエラー・ラッチに係る情報を元
にテーブル8を検索して、該エラー・ラッチがいずれの
スキャン・ページに存在するものであるかの情報をスキ
ャン・ページ表示部5に渡す、該スキャン・ページ表示
部5は第2図に示すようなエラー・ラッチ番号9とスキ
ャン・ページ番号10とを対応せしめた情報を生成して
表示制御部4を通じて、表示装置7に表示する。
On the other hand, the display control unit 4 displays the FLAG code on the display device 7 of the console. The scan page search unit 2 searches the table 8 based on the information regarding the error latch obtained from the error analysis unit 1, and finds information on which scan page the error latch exists in. The scan page display section 5 generates information associating the error latch number 9 with the scan page number 10 as shown in FIG. , displayed on the display device 7.

第3図はこれらの制御を流れ図として表したものである
FIG. 3 shows these controls as a flowchart.

同図においてテスト・モードおよびチエツク・ストップ
・モードでないときには、通常のサービスプロセッサの
動作を阻害しないようにスキャン・ページ表示の動作は
抑止するようにしく ている。
In the figure, when the mode is not the test mode or the check stop mode, the scan page display operation is inhibited so as not to interfere with the normal operation of the service processor.

すなわち、本流れ図においては、エラー・ラッチに対応
するスキャン・ページ番号を得ると、その値をFLAG
コード・ログ情報に盛り込み、さらにテスト・モードで
かつチエツク・ストップ・モードであった場合には、そ
のページ番号をパラメタとしてスキャン・ページ表示プ
ログラムを呼び出すごとく制御する場合について示して
いる。
That is, in this flowchart, when the scan page number corresponding to the error latch is obtained, that value is set to FLAG.
This example shows a case where the page number is included in the code log information, and when the page number is in the test mode and the check stop mode, the scan page display program is called as a parameter.

[発明の効果] 従来ハードウェアの試験時において故障検出時のエラー
・ログ情報を解析し、どこが原因となっているのかを指
摘するには相当の熟練と時間を要していた。
[Effects of the Invention] Conventionally, during hardware testing, it required considerable skill and time to analyze error log information when a failure was detected and to identify the cause.

しかし本発明によれば、故障が発生するとほぼ同時に故
障箇所を含めたハードウェアの状態をデイスプレィに表
示することができるので、試験作業を未熟練者でも迅速
に行なうことが可能となる利点がある。
However, according to the present invention, the status of the hardware, including the location of the failure, can be displayed on the display almost as soon as a failure occurs, which has the advantage that even unskilled personnel can perform testing tasks quickly. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の機能ブロック図、第2図は
エラー・ラッチ番号とスキャン・ページ番号の対応の表
示の例を示す図、第3図は実施例の制御を示す流れ図、
第4図は情報処理装置の構成の例を示す図、第5図は従
来のサービスプロセッサの処理を示す流れ図である。 1・・・・・・エラー解析部、2・・・・・・スキャン
・ページ検索部、3・・・・・・FLAGコード格柄部
、4・・・・・・表示制御部、5・・・・・・スキャン
・ページ表示部、6・・・・・・外部記憶、7・・・・
・・表示装置、8・・・・・・テーブル、9・・・・・
・エラー・ラッチ番号、10・・・・・・スキャン・ペ
ージ番号 本発明の一炙施枦1の機能ブロック回 第 l 図 エラーラッチ番号に又キャンページ番号の対ため表示の
側を示す目算 2 図 爽施枦lめ開側を承す流え図 第 3 図 H1束のサービスプロセ・ノサの 処理を示す洸九図 s、r  目
FIG. 1 is a functional block diagram of an embodiment of the present invention, FIG. 2 is a diagram showing an example of display of correspondence between error latch numbers and scan page numbers, and FIG. 3 is a flowchart showing control of the embodiment.
FIG. 4 is a diagram showing an example of the configuration of an information processing device, and FIG. 5 is a flowchart showing processing of a conventional service processor. 1...Error analysis section, 2...Scan/page search section, 3...FLAG code pattern section, 4...Display control section, 5. ...Scan page display section, 6...External memory, 7...
...Display device, 8...Table, 9...
・Error latch number, 10...Scan page number Function block number 1 of the present invention 2 Fig. 3 is a flowchart for accepting the open side of the service.

Claims (1)

【特許請求の範囲】 装置内のフリップフロップ回路を直列に接続して、各フ
リップフロップ回路の状態をクロックごとに順次隣接す
るフリップフロップ回路に移行することにより、各フリ
ップフロップ回路に任意のデータをセットし、あるいは
、各フリップフロップ回路の状態を読み出すことの可能
な機能を具備する情報処理装置において、 読み出した各フリップフロップ回路の状態に係る情報を
解析して、その状態が正常性を欠くフリップフロップ回
路を検出する手段と、 該フリップフロップ回路が、総てのフリップフロップ回
路の状態を読み出して整理したリストのいずれの頁に属
するものであるかを識別する手段と、 状態が正常性を欠くフリップフロップ回路の番号と該フ
リップフロップ回路に係る状態情報が存在するリストの
頁番号を出力する手段とを設けたことを特徴とする故障
箇所自動表示方式。
[Claims] By connecting flip-flop circuits in the device in series and transferring the state of each flip-flop circuit to the adjacent flip-flop circuits in sequence for each clock, arbitrary data can be transferred to each flip-flop circuit. An information processing device that has a function that can set or read the state of each flip-flop circuit analyzes the read information regarding the state of each flip-flop circuit, and identifies flip-flops whose state lacks normality. means for detecting a flip-flop circuit; means for identifying which page the flip-flop circuit belongs to in a list of read and organized states of all flip-flop circuits; 1. A fault location automatic display system, comprising means for outputting the number of a flip-flop circuit and the page number of a list in which state information regarding the flip-flop circuit exists.
JP62314759A 1987-12-10 1987-12-10 Automatic display system for trouble area Pending JPH01154245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62314759A JPH01154245A (en) 1987-12-10 1987-12-10 Automatic display system for trouble area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62314759A JPH01154245A (en) 1987-12-10 1987-12-10 Automatic display system for trouble area

Publications (1)

Publication Number Publication Date
JPH01154245A true JPH01154245A (en) 1989-06-16

Family

ID=18057239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62314759A Pending JPH01154245A (en) 1987-12-10 1987-12-10 Automatic display system for trouble area

Country Status (1)

Country Link
JP (1) JPH01154245A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980004141A (en) * 1996-06-29 1998-03-30 이대원 Abnormal state processing system improves the loading structure of alarm code table

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5166747A (en) * 1974-12-06 1976-06-09 Fujitsu Ltd Sukyan autoseigyosochi
JPS58114143A (en) * 1981-12-26 1983-07-07 Fujitsu Ltd Information processing device
JPS6180343A (en) * 1984-09-27 1986-04-23 Fujitsu Ltd Testing method of mounted memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5166747A (en) * 1974-12-06 1976-06-09 Fujitsu Ltd Sukyan autoseigyosochi
JPS58114143A (en) * 1981-12-26 1983-07-07 Fujitsu Ltd Information processing device
JPS6180343A (en) * 1984-09-27 1986-04-23 Fujitsu Ltd Testing method of mounted memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980004141A (en) * 1996-06-29 1998-03-30 이대원 Abnormal state processing system improves the loading structure of alarm code table

Similar Documents

Publication Publication Date Title
EP0031501A2 (en) Diagnostic and debugging arrangement for a data processing system
EP2006697A1 (en) Control apparatus
JPH09237810A (en) Test apparatus
JP3406739B2 (en) Handy type on-site equipment inspection device
JP4015744B2 (en) Vehicle diagnostic device
JPH01154245A (en) Automatic display system for trouble area
WO2012014303A1 (en) Semiconductor integrated circuit device, control method therefor and information processing apparatus
JPH08305609A (en) Program test method and device
JP3120990B2 (en) Data collection device
JPH01286694A (en) Fault diagnosing device for plant dispersion control system
JPH0244269A (en) System for analyzing trouble of lsi
JPH03294934A (en) Debugger for high level program lenguage
JPH06290069A (en) Diagnostic method by built-in rom
JPH02242439A (en) Program load control system
JPH05108398A (en) Fault information log system for information processor
JPS62139050A (en) Instruction test system by control of maintenance and diagnosis processor
JPH03197881A (en) Output display method for defective data by in-circuit tester
JPS61170847A (en) Automatic testing equipment of peripheral device
JPS6289144A (en) Trouble diagnosing system for logical device
JPH03257380A (en) Supporting system for analysis of trouble of electronic circuit module
JPH04172277A (en) Apparatus for diagnosing logical circuit
JPH02124477A (en) Fault analyzer
JPH0275979A (en) Device for analyzing fault of lsi
JPH03217947A (en) Trouble position point-out method
JPS60243748A (en) Diagnosis system