JPH0115225B2 - - Google Patents

Info

Publication number
JPH0115225B2
JPH0115225B2 JP58027294A JP2729483A JPH0115225B2 JP H0115225 B2 JPH0115225 B2 JP H0115225B2 JP 58027294 A JP58027294 A JP 58027294A JP 2729483 A JP2729483 A JP 2729483A JP H0115225 B2 JPH0115225 B2 JP H0115225B2
Authority
JP
Japan
Prior art keywords
output
light receiving
level
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58027294A
Other languages
Japanese (ja)
Other versions
JPS59153385A (en
Inventor
Tadashi Okino
Akira Suga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58027294A priority Critical patent/JPS59153385A/en
Priority to US06/580,954 priority patent/US4622596A/en
Priority to DE19843405808 priority patent/DE3405808A1/en
Publication of JPS59153385A publication Critical patent/JPS59153385A/en
Priority to US07/208,810 priority patent/US4868680A/en
Priority to US07/311,354 priority patent/US4901154A/en
Publication of JPH0115225B2 publication Critical patent/JPH0115225B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明はブルーミングを効果的に抑制し得る撮
像装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to an imaging device that can effectively suppress blooming.

(従来技術) 一般にCCD等の固体イメージセンサに於ては
ブルーミング防止の為に受光面内にオーバー・フ
ロー・ドレインを設けたり、或いは表面再結合を
利用して過剰キヤリアを消滅させるものが考えら
れている。
(Prior art) In general, in solid-state image sensors such as CCDs, an overflow drain is provided within the light receiving surface to prevent blooming, or surface recombination is used to eliminate excess carriers. ing.

特に後者の方法によるものでは受光面内の開口
率を犠牲にする事がないので感度が高く、又、集
積度を向上させる事ができるので水平解像度がア
ツプする、等の利点を有する。
In particular, the latter method has advantages such as high sensitivity because it does not sacrifice the aperture ratio in the light receiving surface, and horizontal resolution can be increased because the degree of integration can be improved.

第1図〜第3図はこのような表面再結合による
ブルーミング防止方法について説明する為の図
で、第1図は一般的なフレーム・トランスフアー
型CCDの正面図である。
1 to 3 are diagrams for explaining a blooming prevention method using such surface recombination, and FIG. 1 is a front view of a general frame transfer type CCD.

図中1は受光部で、感光性を有する複数の垂直
転送レジスタから成る。又、2は蓄積部で遮光さ
れた複数の垂直転送レジスタから成る。3は水平
転送レジスタであつて蓄積部2の各垂直転送レジ
スタ内の情報を同時に1ビツトシフトする事によ
りこの水平転送レジスタに取り込み、次いでレジ
スタ3を水平転送動作させる事により出力アンプ
4からビデオ信号を得る事ができる。
In the figure, reference numeral 1 denotes a light receiving section, which is composed of a plurality of photosensitive vertical transfer registers. Further, numeral 2 consists of a plurality of vertical transfer registers shielded from light by a storage section. Reference numeral 3 denotes a horizontal transfer register, which inputs the information in each vertical transfer register of the storage section 2 by shifting one bit at the same time to the horizontal transfer register, and then transfers the video signal from the output amplifier 4 by causing the register 3 to perform a horizontal transfer operation. You can get it.

一般に、受光部1の各垂直転送レジスタ内で形
成された情報は標準テレビジヨン方式に於ける垂
直ブランキング期間内に、蓄積部2に垂直転送さ
れ、次の垂直走査期間内に水平転送レジスタ3よ
り順次1行ずつ読み出される。
Generally, the information formed in each vertical transfer register of the light receiving section 1 is vertically transferred to the storage section 2 during the vertical blanking period in the standard television system, and is transferred to the horizontal transfer register 3 within the next vertical scanning period. The data is sequentially read out line by line.

尚、ここで受光部1、蓄積部2、水平転送レジ
スター3は夫々2相駆動されるものとし、夫々の
転送電極をP1・P2,P3・P4,P5・P6、とし、そ
の転送クロツクをφp1・φp2,φp3・φp4,φp5
φp6、とする。
Here, it is assumed that the light receiving section 1, the storage section 2, and the horizontal transfer register 3 are each driven in two phases, and the respective transfer electrodes are set as P 1 / P 2 , P 3 / P 4 , P 5 / P 6 . , the transfer clocks are φp 1・φp 2 , φp 3・φp 4 , φp 5
Let φp 6 be.

第2図はこのような転送電極P1〜P6下のポテ
ンシヤル・プロフイールを示す図であつて、例え
ばP型シリコン基板6に絶縁層5を介して設けら
れた各電極下にはイオン注入等によりポテンシヤ
ルの低い部分と高い部分とが形成されており、例
えば電極P2・P4・P6にローレベルの電圧−V1
印加し電極P1・P3・P5にハイレベルの電圧V2
印加した時には図中実線のようなポテンシヤルが
形成され、電極P1・P3・P5にローレベル電圧V1
を印加し、電極P2・P4・P6にハイレベル電圧V2
を印加した場合には図中破線のようなポテンシヤ
ルが形成される。
FIG. 2 is a diagram showing the potential profile under such transfer electrodes P 1 to P 6 . For example, under each electrode provided on a P-type silicon substrate 6 with an insulating layer 5 interposed therebetween, ion implantation, etc. For example, a low level voltage -V1 is applied to electrodes P2 , P4 , and P6 , and a high level voltage is applied to electrodes P1 , P3, and P5 . When V 2 is applied, a potential as shown by the solid line in the figure is formed, and a low level voltage V 1 is applied to electrodes P 1 , P 3 , and P 5 .
is applied, and a high level voltage V 2 is applied to electrodes P 2 , P 4 , and P 6 .
When the voltage is applied, a potential as indicated by the broken line in the figure is formed.

従つて電極P1・P3・P5と電極P2・P4・P6とに
交番電圧を互いに逆位相で印加する事によりキヤ
リアは一方向(図では右方向)に順次転送されて
いく。
Therefore, by applying alternating voltages with opposite phases to electrodes P 1 , P 3 , and P 5 and electrodes P 2 , P 4 , and P 6 , carriers are sequentially transferred in one direction (toward the right in the figure). .

又、図中一点鎖線は電極に大きな正の電圧V3
を印加した場合のポテンシヤルを示し、このポテ
ンシヤルのウエルは反転状態となる為、所定量以
上の過剰なキヤリアは多数キヤリアと再結合し消
滅してしまう。
In addition, the dashed-dotted line in the figure indicates a large positive voltage V 3 at the electrode.
This shows the potential when .

第3図はこのような電極電圧と内部のポテンシ
ヤルの形状を半導体基板6の厚さ方向について示
した図で、図のように電極電圧V3に対してはポ
テンシヤル・ウエルは浅くなり過剰キヤリアは絶
縁層との界面に於て多数キヤリアと再結合する第
2の状態となる。
FIG. 3 is a diagram showing the shape of the electrode voltage and internal potential in the thickness direction of the semiconductor substrate 6. As shown in the figure, for the electrode voltage V3 , the potential well becomes shallow and the excess carrier becomes shallow. A second state occurs in which it recombines with majority carriers at the interface with the insulating layer.

一方、電極電圧−V1に於ては第1の状態とし
てのアキユムレーシヨン状態となり、界面周辺に
多数キヤリアが集まり易くなり、例えば不図示の
チヤネル・ストツパー領域からこの多数キヤリア
が供給される。
On the other hand, when the electrode voltage is -V1 , the first state is an accumulation state, and a large number of carriers tend to gather around the interface, and for example, this large number of carriers is supplied from a channel stopper region (not shown). .

従つて例えば電極P2に電圧−V1を印加する事
によつてバリアを形成した状態で、電極P1に電
圧−V1とV3とを交互に印加する事により、電極
P1下に蓄積される少数キヤリアは所定量以下に
制限される。
Therefore, for example, when a barrier is formed by applying voltage -V 1 to electrode P 2 , by alternately applying voltages -V 1 and V 3 to electrode P 1 , the electrode
The minority carriers accumulated under P1 are limited to a predetermined amount or less.

しかし、反面過剰なキヤリアを効果的に消滅さ
せる為には、蓄積期間中に半導体基板内にアキユ
ムレーシヨン状態と反転状態とを交互に、しかも
高速で形成してやらなくてはならない為、電力消
費が大きいという問題が有る。又、このようなパ
ルス制御を高速で行なうとこのパルスに起因する
ノイズが信号に混入するという問題もある。
However, in order to effectively eliminate excess carriers, accumulation states and inverted states must be formed alternately and at high speed in the semiconductor substrate during the accumulation period, which reduces power consumption. There is a problem that is large. Furthermore, when such pulse control is performed at high speed, there is a problem that noise caused by the pulses is mixed into the signal.

又、このようなパルスにより暗電流むらが発生
し易いという問題がある。
Further, there is a problem in that dark current unevenness is likely to occur due to such pulses.

(目的) 本発明はこのような従来技術の欠点を解消し得
る撮像装置を提供する事を目的としている。
(Objective) It is an object of the present invention to provide an imaging device that can overcome the drawbacks of the prior art.

又、ブルーミングを効果的に防止し得ると共に
節電効果の高い撮像装置を提供する事を目的とし
ている。
Another object of the present invention is to provide an imaging device that can effectively prevent blooming and has a high power saving effect.

(実施例) 以下実施例に基づき本発明を説明する。(Example) The present invention will be explained below based on Examples.

第4図は本発明の撮像装置の第1実施例を示す
ブロツク図である。図中7に示した光学系および
その光路中に配置された絞り8を通して入射した
被写体からの光は例えば第1図示のようなCCD
等の撮像素子10上に結像するとともにビームス
プリツタ9および偏向鏡13を介して測光用受光
素子14に入射する。
FIG. 4 is a block diagram showing a first embodiment of the imaging apparatus of the present invention. The light from the object that enters through the optical system shown in 7 in the figure and the aperture 8 placed in its optical path is transmitted to a CCD as shown in the first figure.
The light is imaged on an image sensor 10 such as , etc., and is incident on a photometric light receiving element 14 via a beam splitter 9 and a deflection mirror 13 .

受光素子14、演算増幅器27、抵抗26は公
知の光電変換回路を形成する。また演算増幅器2
7の出力に接続された抵抗28および抵抗29、
演算増幅器31および基準電圧源30は演算増幅
器27からの出力を基準電圧源30と比較反転増
幅する反転増幅器を形成し、その出力はオアゲー
ト22の入力の1つに接続されるとともに、絞り
を駆動する為の駆動コイル32に接続される。絞
り駆動コイル32は演算増幅器31により正電圧
が印加された時絞り8を開き、負電圧が印加され
た時絞り8を閉じるよう駆動する。撮像素子10
の出力は輝度分離回路11に接続され、更に積分
回路12とピークホールド回路18に接続され
る。積分回路12の出力はコンパレータ16の反
転入力に接続され、コンパレータ16の非反転入
力は基準電圧源17に、又、その出力はアンドゲ
ート21の1つの入力に接続される。尚、積分回
路は平滑回路であつても平均値回路であつてもロ
ーパスフイルタであつても良い。ピークホールド
回路18の出力はコンパレータ19の反転入力に
接続され、コンパレータ19の非反転入力は基準
電圧源20に接続され、その出力はアンドゲート
21の他の入力に接続される。アンドゲート21
の出力はオアゲート22の他の入力に接続され
る。オアゲート22の出力はスイツチ回路36の
制御端子に接続される。ピークホールド回路18
の出力はスイツチ回路36を介して電圧制御発振
器24に接続され、電圧制御発振器24の出力は
CCD10の駆動パルスを形成する為のドライバ
ー34に接続される。35はクロツクジエネレー
ターであつてCCD10を駆動する為の各種パル
スのタイミング信号を出力する。
The light receiving element 14, the operational amplifier 27, and the resistor 26 form a known photoelectric conversion circuit. Also, operational amplifier 2
a resistor 28 and a resistor 29 connected to the output of 7;
The operational amplifier 31 and the reference voltage source 30 form an inverting amplifier that compares and inverts the output from the operational amplifier 27 with the reference voltage source 30, and its output is connected to one of the inputs of the OR gate 22 and drives the aperture. It is connected to a drive coil 32 for The aperture drive coil 32 is driven by the operational amplifier 31 to open the aperture 8 when a positive voltage is applied thereto, and to close the aperture 8 when a negative voltage is applied. Image sensor 10
The output of is connected to a luminance separation circuit 11, and further connected to an integration circuit 12 and a peak hold circuit 18. The output of the integrating circuit 12 is connected to an inverting input of a comparator 16, the non-inverting input of the comparator 16 is connected to a reference voltage source 17, and its output is connected to one input of an AND gate 21. Incidentally, the integrating circuit may be a smoothing circuit, an average value circuit, or a low-pass filter. The output of peak hold circuit 18 is connected to the inverting input of comparator 19, the non-inverting input of comparator 19 is connected to reference voltage source 20, and its output is connected to the other input of AND gate 21. and gate 21
The output of is connected to the other input of OR gate 22. The output of OR gate 22 is connected to a control terminal of switch circuit 36. Peak hold circuit 18
The output of is connected to the voltage controlled oscillator 24 via the switch circuit 36, and the output of the voltage controlled oscillator 24 is
It is connected to a driver 34 for forming driving pulses for the CCD 10. 35 is a clock generator which outputs various pulse timing signals for driving the CCD 10.

前記ドライバー34はこのタイミング信号に基
づきパルスφp1〜φp6を出力する。
The driver 34 outputs pulses φp 1 to φp 6 based on this timing signal.

尚、前記電圧制御発振器24の出力に基づき、
ドライバー34は第3図に於ける電圧−V1と+
V3との間で変化する交番パルスφABを形成し、こ
れをCCDに供給する。
Furthermore, based on the output of the voltage controlled oscillator 24,
The driver 34 is connected to the voltages −V 1 and + in FIG.
An alternating pulse φ AB varying between V 3 and V 3 is formed and supplied to the CCD.

37はスイツチ回路36のb側に接続された設
定値回路であつて、オア・ゲート22からハイレ
ベルが出力されている間、スイツチ回路36の接
点がb側に切換わり、電圧制御発振器24の入力
端に所定の設定値V0が入力される。設定値は、
例えば0(volt)であつて、発振器24は0volt入
力に対しては発振周波数がゼロ、即ち発振を停止
するよう構成されている。
37 is a set value circuit connected to the b side of the switch circuit 36, and while the OR gate 22 is outputting a high level, the contact of the switch circuit 36 is switched to the b side, and the voltage controlled oscillator 24 is turned off. A predetermined set value V 0 is input to the input terminal. The setting value is
For example, the voltage is 0 (volt), and the oscillator 24 is configured to have zero oscillation frequency, that is, stop oscillation, in response to a 0 volt input.

次に第4図示構成の動作につき説明する。受光
素子14に入る光量が適正値に比較して小さい場
合光電変換回路出力は低電圧となり反転増幅器3
1の出力は正の高い電圧となる。従つて絞り駆動
コイル32には正の電圧が印加され絞りは開く方
向に駆動される。一方、受光素子14への入射光
量が適正値に比較して大きい場合上と逆の動作が
行なわれ、絞り駆動コイル32には絞りを閉じる
方向に電流が流れ、入射光量を少なくしようとす
る。
Next, the operation of the configuration shown in the fourth figure will be explained. When the amount of light entering the light receiving element 14 is smaller than the appropriate value, the output of the photoelectric conversion circuit becomes a low voltage and the inverting amplifier 3
The output of 1 is a positive high voltage. Therefore, a positive voltage is applied to the aperture drive coil 32, and the aperture is driven in the opening direction. On the other hand, when the amount of light incident on the light-receiving element 14 is larger than the appropriate value, the operation opposite to the above is performed, and a current flows in the diaphragm drive coil 32 in the direction of closing the diaphragm, trying to reduce the amount of incident light.

一方、撮像素子10上に結像した被写体像は光
電変換され電荷情報が形成される。その出力から
輝度成分が輝度分離回路11により分離され、積
分回路12によつて積分される事により被写体の
平均的輝度レベルを検出する。
On the other hand, the subject image formed on the image sensor 10 is photoelectrically converted to form charge information. A brightness component is separated from the output by a brightness separation circuit 11, and integrated by an integration circuit 12, thereby detecting the average brightness level of the subject.

コンパレータ16はこのレベルを所定の基準レ
ベルと比較し、積分回路12の出力が所定のレベ
ルより低いとコンパレーター16からはハイレベ
ル信号が出力される。
The comparator 16 compares this level with a predetermined reference level, and if the output of the integrating circuit 12 is lower than the predetermined level, the comparator 16 outputs a high level signal.

即ち被写体の平均的輝度レベルが或る程度より
低くなるとコンパレータからはハイレベルが得ら
れる。
That is, when the average brightness level of the object becomes lower than a certain level, a high level is obtained from the comparator.

一方輝度分離回路12の出力はピークホールド
回路18に接続され輝度信号中のピークが検出さ
れる。コンパレーター19はこの検出されたピー
クを基準電圧源20の電圧と比較し、ピークレベ
ルの方が低い場合はハイレベルを出力する。コン
パレータ16,19の出力がともにハイレベル、
即ち被写体の平均輝度が低くしかも最高輝度も低
い場合に於てのみアンドゲート21はハイレベル
を出力しオアゲート22の出力もハイレベルとな
つてスイツチ36がb側に切換わり、電圧制御発
振回路24の発振を停止させる。
On the other hand, the output of the luminance separation circuit 12 is connected to a peak hold circuit 18 to detect the peak in the luminance signal. The comparator 19 compares the detected peak with the voltage of the reference voltage source 20, and outputs a high level if the peak level is lower. The outputs of comparators 16 and 19 are both high level,
That is, only when the average luminance of the subject is low and the maximum luminance is also low, the AND gate 21 outputs a high level, the output of the OR gate 22 also becomes a high level, the switch 36 is switched to the b side, and the voltage controlled oscillation circuit 24 to stop the oscillation.

尚、積分回路12やピークホールド回路18の
出力は撮像素子10の出力走査時間だけの遅れが
ありさらに絞り動作の遅れが加わるので、例えば
絞りが絞られ過ぎて受光素子14に入射する光が
弱過ぎる場合すなわち絞り駆動コイル32に正電
圧が加わり開成方向に駆動されている場合はオア
ゲート22の入力がハイレベルとなるからオアゲ
ート22の出力がハイレベルとなりやはり前述の
ように発振器24の発振は停止する。
Note that the output of the integrating circuit 12 and the peak hold circuit 18 is delayed by the output scanning time of the image sensor 10 and is further delayed by the aperture operation, so for example, the aperture may be stopped down too much and the light incident on the light receiving element 14 may be weak. If the aperture drive coil 32 is overloaded, that is, if a positive voltage is applied to the diaphragm drive coil 32 and it is being driven in the opening direction, the input to the OR gate 22 becomes high level, so the output of the OR gate 22 becomes high level, and the oscillation of the oscillator 24 stops as described above. do.

尚、この発振が停止した状態では撮像素子10
は第1図示のパルスφp1〜φp6によつて通常の周
期的な駆動が行なわれる。
Note that when this oscillation stops, the image sensor 10
is driven periodically by the pulses φp 1 to φp 6 shown in the first diagram.

さらにピークホールド回路18の出力は電圧制
御発振器24に入力され、ピーク値に応じてピー
ク値が大きい程高い周波数のパルス列を発生する
ので撮像素子10にはそれに応じたパルスφAB
供給される。
Furthermore, the output of the peak hold circuit 18 is input to the voltage controlled oscillator 24, which generates a pulse train of a higher frequency as the peak value becomes larger according to the peak value, so that the image sensor 10 is supplied with a pulse φ AB corresponding to the larger the peak value.

尚、本実施例では不図示の電源を入れると、パ
ルスφp1〜φp6は通常の標準テレビジヨン方式に
従つた周期で常時供給されるように為されてお
り、しかもそのパルス電圧は第3図に於ける−
V1+V2との間で変化するように為されている。
In this embodiment, when a power source (not shown) is turned on, the pulses φp 1 to φp 6 are constantly supplied at a period according to the normal standard television system, and the pulse voltage is In the figure -
It is designed to vary between V 1 +V 2 .

又、パルスφABはこのパルスφp1〜φp6に重畳し
て撮像素子の転送電極に供給されている。
Further, the pulse φ AB is superimposed on the pulses φp 1 to φp 6 and is supplied to the transfer electrode of the image sensor.

又、ドライバー34により撮像素子10の受光
部1内の電荷情報を蓄積部2に垂直転送している
間は前記パルスφABは0レベルになるよう制御さ
れる。従つてφABが垂直転送の妨げとなる事はな
い。
Further, while the driver 34 vertically transfers the charge information in the light receiving section 1 of the image sensor 10 to the storage section 2, the pulse φ AB is controlled to be at the 0 level. Therefore, φ AB does not interfere with vertical transfer.

このように本発明の実施例によれば被写体像を
撮像手段により電荷情報に変換し、この電荷情報
を読み出す事により輝度信号を得、この輝度信号
のピークレベルに応じて電荷の再結合パルスの周
波数を制御するようにしているので再結合の為に
必要な電力を有効に利用する事ができる。
As described above, according to the embodiment of the present invention, a subject image is converted into charge information by the imaging means, a luminance signal is obtained by reading out this charge information, and a charge recombination pulse is generated according to the peak level of this luminance signal. Since the frequency is controlled, the power required for recombination can be used effectively.

又、本実施例では輝度信号の平均レベルが所定
レベルよりも小さく、しかも輝度信号のピークレ
ベルが所定レベルより小さい場合には再結合の為
のパルスφABの形成をストツプしているので不要
な電力の消費を効果的に削減する事ができる。
Furthermore, in this embodiment, when the average level of the luminance signal is lower than a predetermined level and the peak level of the luminance signal is lower than a predetermined level, the formation of the pulse φ AB for recombination is stopped, so that unnecessary pulses are generated. Power consumption can be effectively reduced.

更に又撮像手段とは別の測光素子の測光出力が
所定レベルより小さい場合にはやはりパルスφAB
を停止しているので、例えば明るい被写体から急
に暗い被写体に画面を切換える等した場合でも応
答性良く不必要なパルスφABを省略できる。
Furthermore, if the photometric output of a photometric element other than the imaging means is smaller than a predetermined level, the pulse φ AB
Therefore, even if the screen is suddenly switched from a bright object to a dark object, for example, the unnecessary pulse φ AB can be omitted with good responsiveness.

尚、本実施例ではピークホールド回路18の出
力、即ち輝度信号のピーク値に応じて電圧制御発
振器(VCO)24の発振周波数を変えているが、
第2の実施例として第5図に示す如く、第4図の
積分回路12の出力レベルに応じてVCO24の
発振周波数を制御するようにしても良い。その場
合回路12の出力の増大に応じてVCO24の周
波数が高くなるようにすれば良い。
In this embodiment, the oscillation frequency of the voltage controlled oscillator (VCO) 24 is changed depending on the output of the peak hold circuit 18, that is, the peak value of the luminance signal.
As a second embodiment, as shown in FIG. 5, the oscillation frequency of the VCO 24 may be controlled in accordance with the output level of the integrating circuit 12 shown in FIG. In that case, the frequency of the VCO 24 may be increased as the output of the circuit 12 increases.

或いは又、第3の実施例としての第6図に示す
如く、受光素子14、オペアンプ27、対数圧縮
用のダイオード260を図のように接続する事に
よつて受光素子への入射光量に応じた対数圧縮値
を出力し、この出力値をVCO24に入力する事
によりパルスφABの周波数を、受光素子14の入
射光量の対数に応じて制御するようにしても良
い。
Alternatively, as shown in FIG. 6 as a third embodiment, by connecting the light receiving element 14, the operational amplifier 27, and the diode 260 for logarithmic compression as shown in the figure, the amount of light incident on the light receiving element can be adjusted. The frequency of the pulse φ AB may be controlled according to the logarithm of the amount of light incident on the light receiving element 14 by outputting a logarithmic compression value and inputting this output value to the VCO 24 .

勿論第1、第2実施例と同様入射光量の増大に
応じてφABの周波数が高くなるよう制御する。
Of course, as in the first and second embodiments, the frequency of φ AB is controlled to increase as the amount of incident light increases.

又、受光素子14はTTL光を測光するもので
あつても、外部測光をするものであつても良い。
Further, the light receiving element 14 may be one that measures TTL light or may be one that measures external light.

尚、第1〜第3実施例ではVCO24の発振周
波数制御は連続的に行なつても良いし、何段階か
に分けて段階的に周波数を変化させるようにして
も良い。
In the first to third embodiments, the oscillation frequency control of the VCO 24 may be performed continuously, or may be divided into several stages and the frequency may be changed stepwise.

このように第2、第3実施例にのような構成に
すれば構成はより簡単になる。
In this way, if the configuration is adopted as in the second and third embodiments, the configuration becomes simpler.

第7図は本発明の第4の実施例を示す図で、本
実施例では第4図示の発振器24の代わりに一定
周波数の再結合用のパルスφABをドライバー34
によつて形成させる為の発振器38を設け、第4
図示のコンパレーター31の出力がハイレベルの
間はこの発振器38を停止させるようにしたもの
である。
FIG. 7 is a diagram showing a fourth embodiment of the present invention. In this embodiment, instead of the oscillator 24 shown in FIG .
An oscillator 38 is provided for generating the fourth
The oscillator 38 is stopped while the output of the illustrated comparator 31 is at a high level.

この場合にも図には示してないがコンパレータ
31には第4図示の受光素子14の出力が入力し
ており、この受光素子14は外部測光をするもの
であつても良い。
In this case as well, although not shown in the figure, the output of the light receiving element 14 shown in the fourth figure is input to the comparator 31, and this light receiving element 14 may be one that performs external photometry.

第8図は本発明の第5実施例を示す図で本実施
例では第4実施例の発振器38のON・OFFを第
4図示のコンパレーター16によつて行なうよう
にし、コンパレータ16がハイレベルを出力する
間発振器38をOFFするようにしたものである。
FIG. 8 is a diagram showing a fifth embodiment of the present invention. In this embodiment, the oscillator 38 of the fourth embodiment is turned on and off by the comparator 16 shown in FIG. The oscillator 38 is turned off while outputting.

第9図は第6実施例を示す図で第8図の発振器
38を第4図示のコンパレーター19の出力がハ
イレベルの間発振器38をOFFするようにした
ものである。
FIG. 9 shows a sixth embodiment, in which the oscillator 38 shown in FIG. 8 is turned off while the output of the comparator 19 shown in FIG. 4 is at a high level.

このように第7〜第9図示実施例では、受光素
子出力が所定レベルより低い場合、輝度信号の平
均値が所定レベルより低い場合、輝度信号のピー
ク値が所定レベルより低い場合のいずれか1つの
場合にパルスφABの発振がOFFするので節電効果
が高く、又回路構成も簡単である。
As described above, in the seventh to ninth illustrated embodiments, any one of the following cases occurs: when the light receiving element output is lower than the predetermined level, when the average value of the luminance signal is lower than the predetermined level, and when the peak value of the luminance signal is lower than the predetermined level. Since the oscillation of the pulse φ AB is turned OFF in the case of 1, the power saving effect is high, and the circuit configuration is also simple.

(効果) 以上説明した如く本発明によれば被写体の輝度
の状態(例えば受光素子の出力レベル、輝度信号
の平均レベル、輝度信号のピーク値等)に応じて
再結合用パルスの発振周波数をゼロを含む所定の
範囲で制御しているので再結合用パルスの形成に
伴なう電力を有効に節約でき、しかもブルーミン
グが発生しにくいという効果を有する。即ち、輝
度レベル又はその一部のピークが高くなるに従つ
てパルスφABの周波数が高くなるので過剰電荷の
再結合速度がそれに応じて速くなり、過剰電荷を
効率良く消滅できるようになるものである。
(Effects) As explained above, according to the present invention, the oscillation frequency of the recombination pulse is reduced to zero according to the brightness state of the subject (for example, the output level of the light receiving element, the average level of the brightness signal, the peak value of the brightness signal, etc.) Since the control is performed within a predetermined range including , the power associated with the formation of the recombination pulse can be effectively saved, and blooming is less likely to occur. In other words, as the brightness level or the peak of a part thereof increases, the frequency of the pulse φ AB increases, so the recombination speed of excess charges increases accordingly, making it possible to efficiently eliminate excess charges. be.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に適用可能な撮像素子の例を示
す図、第2図はそのポテンシヤルプロフイールを
示す図、第3図は撮像素子の厚さ方向についての
ポテンシヤル状態図、第4図は本発明の第1実施
例図、第5図は本発明の第2実施例図、第6図は
本発明の第3実施例図、第7図は本発明の第4実
施例図、第8図は本発明の第5実施例図、第9図
は本発明の第6実施例図である。 1……受光部、5……絶縁層、6……半導体基
板、24……電圧制御発振器、38……発振器。
FIG. 1 is a diagram showing an example of an image sensor applicable to the present invention, FIG. 2 is a diagram showing its potential profile, FIG. 3 is a potential state diagram in the thickness direction of the image sensor, and FIG. FIG. 5 is a diagram of a second embodiment of the invention, FIG. 6 is a diagram of a third embodiment of the invention, FIG. 7 is a diagram of a fourth embodiment of the invention, and FIG. 8 is a diagram of a fourth embodiment of the invention. 9 is a diagram showing a fifth embodiment of the present invention, and FIG. 9 is a diagram showing a sixth embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Light receiving part, 5... Insulating layer, 6... Semiconductor substrate, 24... Voltage controlled oscillator, 38... Oscillator.

Claims (1)

【特許請求の範囲】 1 光学像を電荷情報に変換するための複数の受
光部を有する撮像手段と、前記各受光部内の前記
電荷情報の少なくとも一部を他の極性の電荷と繰
り返し再結合するための周期的信号を前記各受光
部内の電極に印加する信号供給手段と、前記撮像
手段に入射する前記光学像の明るさに対応する検
出信号を形成する検出手段と、該検出手段により
形成された前記検出信号に応じて前記信号供給手
段による前記周期的信号の周波数を可変制御する
制御手段と、を有する撮像装置。 2 前記制御手段は、前記光学像の明るさが所定
のレベルより低いときには前記信号供給手段によ
る周期的信号の供給を停止させることを特徴とす
る特許請求の範囲第1項記載の撮像装置。
[Scope of Claims] 1. An imaging means having a plurality of light receiving sections for converting an optical image into charge information, and repeatedly recombining at least a portion of the charge information in each of the light receiving sections with charges of other polarity. a signal supply means for applying a periodic signal to the electrodes in each light receiving section; a detection means for forming a detection signal corresponding to the brightness of the optical image incident on the imaging means; and a control means for variably controlling the frequency of the periodic signal by the signal supply means in accordance with the detection signal. 2. The imaging apparatus according to claim 1, wherein the control means stops the supply of the periodic signal by the signal supply means when the brightness of the optical image is lower than a predetermined level.
JP58027294A 1983-02-21 1983-02-21 Image pickup device Granted JPS59153385A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58027294A JPS59153385A (en) 1983-02-21 1983-02-21 Image pickup device
US06/580,954 US4622596A (en) 1983-02-21 1984-02-16 Image pickup apparatus
DE19843405808 DE3405808A1 (en) 1983-02-21 1984-02-17 IMAGE RECORDING DEVICE
US07/208,810 US4868680A (en) 1983-02-21 1988-06-22 Image pickup apparatus
US07/311,354 US4901154A (en) 1983-02-21 1989-02-16 Image pickup apparatus with coordinated clear and shutter functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58027294A JPS59153385A (en) 1983-02-21 1983-02-21 Image pickup device

Publications (2)

Publication Number Publication Date
JPS59153385A JPS59153385A (en) 1984-09-01
JPH0115225B2 true JPH0115225B2 (en) 1989-03-16

Family

ID=12217064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58027294A Granted JPS59153385A (en) 1983-02-21 1983-02-21 Image pickup device

Country Status (1)

Country Link
JP (1) JPS59153385A (en)

Also Published As

Publication number Publication date
JPS59153385A (en) 1984-09-01

Similar Documents

Publication Publication Date Title
US4901154A (en) Image pickup apparatus with coordinated clear and shutter functions
US4845566A (en) Solid-state image pickup apparatus having controllable means for eliminating surplus charge
JPH0134508B2 (en)
JPH0399589A (en) Solid-state camera
US5057926A (en) Driving method for discharging overflow charges in a solid state imaging device
JPH07112252B2 (en) Solid-state imaging device
JPH022793A (en) Two-dimensional ccd image pickup element driving method
JPH0115225B2 (en)
EP0712236B1 (en) Timing signal generator for a solid state imaging device having an electronic shutter
US8098315B2 (en) Solid state imaging apparatus, solid state imaging device driving method and camera
JPH04237271A (en) Image pickup device
EP0568216A1 (en) Solid-state imaging apparatus
JPH0134506B2 (en)
US7683957B2 (en) Image sensing apparatus for stable clamping operation and draining unnecessary charges
JPH02257777A (en) Image pickup device
JP2802946B2 (en) Still video camera
JPH0134505B2 (en)
JPS63232684A (en) Image pickup device
JP2770367B2 (en) Driving method of solid-state imaging device
JP3134585B2 (en) Electronic iris control circuit and camera having the same
JPH02274184A (en) Driving method for solid-state image pickup element
JPS6359278A (en) Solid-state image pickup device
JPS63199581A (en) Solid-state image pickup device
JP2002165135A (en) Solid-state imaging device and its drive method
JPH04371084A (en) Solid state image pickup device