JPH01147525A - Driving method for liquid crystal display panel - Google Patents

Driving method for liquid crystal display panel

Info

Publication number
JPH01147525A
JPH01147525A JP30846587A JP30846587A JPH01147525A JP H01147525 A JPH01147525 A JP H01147525A JP 30846587 A JP30846587 A JP 30846587A JP 30846587 A JP30846587 A JP 30846587A JP H01147525 A JPH01147525 A JP H01147525A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
pixel
source
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30846587A
Other languages
Japanese (ja)
Other versions
JP2515564B2 (en
Inventor
Masaru Yasui
勝 安居
Osao Kamiya
神谷 長生
Noriyoshi Uenishi
上西 律善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Electronics Co Ltd
Original Assignee
Hosiden Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Electronics Co Ltd filed Critical Hosiden Electronics Co Ltd
Priority to JP62308465A priority Critical patent/JP2515564B2/en
Publication of JPH01147525A publication Critical patent/JPH01147525A/en
Application granted granted Critical
Publication of JP2515564B2 publication Critical patent/JP2515564B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To adjust contrast to the contrast meeting a user's desire and to prevent overlap of images by the shadows of black display picture elements by varying the amplitudes of source impression voltages and the pedestal level. CONSTITUTION:A reference voltage Vr and voltages V1-V4 are generated from a voltage source 21 and the relations expressed by the equation are given between the voltages. The magnitudes of V1 and V4, V2 and V3 with respect to Vr are varied by a variable resistor RV to adjust the level. A decoder 17j (j=1, 2,...) selects switching elements Sj1-Sj4 in the combination modes of '1' and '0' of a command signal M for conversion of current to AC and a picture element array signal DSj. The V2 or V3 is impressed to the corresponding picture element electrodes and the picture elements show the gray color between black and white in the case of the picture element array signal DSj=0. The density of the gray color varies with the magnitude of the V2 or V3. Namely, the background is displayed gray and the density thereof is regulated by the variable resistor RV. The double images are then invisible even if the liquid crystal panel is obliquely viewed. The shadows of the picture elements are substantially inconspicuous and the image quality is improved if the density of the background is adjusted.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はアクティブ液晶表示パネルの駆動方法の改良
に関する。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" This invention relates to an improvement in a method for driving an active liquid crystal display panel.

「従来の技術」 アクティブ液晶表示パネルにおいては第5図に示すよう
に、表示パネルl内に画素電極2がm行、n列のマトリ
クス状に配列され、その各画素電極2に1つのTPT)
ランジスタ3が対応して設けられ、そのTPT)ランジ
スタ3のドレインが画素電極に接続される。上記マトリ
クスの任意のi行、1列に対応して1つのゲートバス4
1及びl”)(7)ソースバス5jが設けられ、そのゲ
ートバス41には対応するTPTのゲートが接続され、
その°ソースバス5jには対応するTPTのソースが接
続されている。
"Prior Art" In an active liquid crystal display panel, as shown in FIG. 5, pixel electrodes 2 are arranged in a matrix of m rows and n columns in the display panel l, and each pixel electrode 2 has one TPT).
A transistor 3 is correspondingly provided, and the drain of the TPT transistor 3 is connected to the pixel electrode. One gate bus 4 corresponding to any i row and column of the above matrix.
1 and l'') (7) A source bus 5j is provided, and the gate of the corresponding TPT is connected to the gate bus 41,
The source of the corresponding TPT is connected to the source bus 5j.

表示パネル1のn列と対応してn段のシフトレジスタ1
1が設けられ、その初段のデータ入力端子りに端子12
よりパルス状の水平起動信号5TH(第6図A)が供給
され、続いて端子13より1水平時間分の水平ドツトク
ロックCPHが各段のクロック端子CKに与えられると
、水平起動信号STHは水平ドツトクロックCPH毎に
1段ずつ右にシフトされて、1水平時間(IH)の間に
各段の出力パルスが順次出力され、それぞれ第1ラッチ
回路14j(j = 1〜n)のクロック端子CKに与
えられる。一方、各第1ラッチ回路14jのデータ入力
端子りには端子15より1水平時間分つまり1行分のデ
ータ信号DSが与えられていて、シフトレジスタ11の
各j段の出力パルスにより順次対応するj段の画素デー
タDSjがラッチされる。
An n-stage shift register 1 corresponding to the n columns of the display panel 1
1 is provided, and the terminal 12 is connected to the data input terminal of the first stage.
When a pulse-like horizontal start signal 5TH (Fig. 6A) is supplied, and then a horizontal dot clock CPH for one horizontal time is applied from the terminal 13 to the clock terminal CK of each stage, the horizontal start signal STH becomes horizontal. The output pulses of each stage are shifted to the right by one stage for each dot clock CPH, and the output pulses of each stage are sequentially output during one horizontal time (IH), and the clock terminals CK of the first latch circuits 14j (j = 1 to n) are respectively output. given to. On the other hand, a data signal DS for one horizontal time, that is, one row, is applied from the terminal 15 to the data input terminal of each first latch circuit 14j, and is sequentially corresponding to the output pulse of each j stage of the shift register 11. Pixel data DSj of stage j is latched.

各第1ラッチ回路14jにラッチされるのとほぼ同時に
各列の画素データDSj は対応する各第2ラッチ回路
16jのデータ入力端子りに出力され、次の水平起動信
号STHによって一斉に第2ラッチ回路16jにラッチ
される。それとほぼ同時にラッチされた各列の画素デー
タDSj は出力されて対応する各デコーダ17jの一
方の入力端子に与えられる。各列の画素データDSjは
画素列信号とも言い、例えば第6図Bに示す波形となる
。その各デコーダ17jの他方の入力端子には端子18
より交流化指令信号M(第6図C)が与えられている。
Almost at the same time as the pixel data DSj of each column is latched by each first latch circuit 14j, it is outputted to the data input terminal of each corresponding second latch circuit 16j, and is simultaneously latched to the second latch circuit 14j by the next horizontal activation signal STH. It is latched into circuit 16j. Almost simultaneously, the pixel data DSj of each column latched is outputted and applied to one input terminal of each corresponding decoder 17j. The pixel data DSj of each column is also called a pixel column signal, and has a waveform as shown in FIG. 6B, for example. The other input terminal of each decoder 17j has a terminal 18.
An alternating current command signal M (FIG. 6C) is given.

液晶素子は寿命の点より直流駆動ができないため、画素
データが1であるとき交流化指令信号M(表示画面の1
フイールド毎に2値符号1又はOを交互にとる)の値に
従ワて、基準電圧Vrに対し正又は負の電圧(互に大き
さは等しい)を画素電極に印加する必要がある。なお基
準電圧Vrは画素の共通電極(図示せず)に印加される
Liquid crystal elements cannot be driven with direct current due to their lifespan, so when the pixel data is 1, the AC command signal M (1 on the display screen)
It is necessary to apply a positive or negative voltage (equal in magnitude) to the pixel electrode with respect to the reference voltage Vr according to the value of the binary code (1 or O alternately taken for each field). Note that the reference voltage Vr is applied to a common electrode (not shown) of the pixels.

各ソースバス5jを駆動するために、液晶駆動回路には
第1電圧Vl、第2電圧v8及び第3電圧V、を出力す
る電圧源21が設けられる。ここT!Vl>Vx >V
s 、 Vr −(V+ +Vs ) / 2とされ、
電圧v8は前記の基準電圧Vrとされる。
In order to drive each source bus 5j, the liquid crystal drive circuit is provided with a voltage source 21 that outputs a first voltage Vl, a second voltage v8, and a third voltage V. Here T! Vl>Vx>V
s, Vr-(V+ +Vs)/2,
The voltage v8 is the reference voltage Vr mentioned above.

表示パネル1より外部に導出された各ソースバス5jに
はスイッチ素子5JII 5JII S2、の一端が接
続され、これらのスイッチ素子の各他端はそれぞれ電圧
源21の第1電圧v1、第2電圧v富及び第3電圧V、
の出力端子に接続される。
One end of switch elements 5JII 5JII S2 is connected to each source bus 5j led out from the display panel 1, and the other ends of these switch elements are connected to a first voltage v1 and a second voltage v of a voltage source 21, respectively. Wealth and third voltage V,
connected to the output terminal of

各デコーダ173 は、交流化指令信号MがM−1の場
合は、DSj−1又は0に応じてそれぞれスイッチ素子
Sj1又はSjtをオンに制御する。これによりソース
バス5jにはそれぞれ電圧V、又はV!が与えられる。
When the alternating current command signal M is M-1, each decoder 173 turns on the switch element Sj1 or Sjt in accordance with DSj-1 or 0, respectively. As a result, the voltage V or V! is applied to the source bus 5j, respectively. is given.

また各デコーダ17j は、交流化指令信号MがM−0
の場合は、DSj=1又はOに応じてそれぞれスイッチ
素子Sj3又はSjlをオンに制御する。これによりソ
ースバス5jにはそれぞれ電圧V、又はv8が与えられ
る。1水平時間分つまり1行分の画素データが第1ラッ
チ回路14+〜1411に順次ラッチされ、次の水平起
動信号STHで、これらラッチされた各画素データは第
2ラツチ回路16.〜16.に一斉にラッチされ、それ
に続いて、次の行の画素データが第1ラツチ回路141
〜14.に順次ラッチされる。以後、以上のことが繰返
される。このようにして各1行分の画素データが水平起
動信号STH毎にソースバス51〜5.に−斉に出力さ
れる。
Further, each decoder 17j receives an AC conversion command signal M from M-0.
In this case, the switch element Sj3 or Sjl is controlled to be turned on depending on DSj=1 or O, respectively. As a result, the voltage V or v8 is applied to the source bus 5j, respectively. Pixel data for one horizontal time, that is, one row, is sequentially latched by the first latch circuits 14+ to 1411, and in response to the next horizontal activation signal STH, each of the latched pixel data is transferred to the second latch circuit 16. ~16. Then, the pixel data of the next row is latched in the first latch circuit 141.
~14. are latched sequentially. Thereafter, the above steps are repeated. In this way, pixel data for each row is transmitted to the source buses 51 to 5 for each horizontal activation signal STH. - Output simultaneously.

その信号レベルは既に述べたように、交流指令信号Mの
値によってV、とv8又は■、とvSに選定される。ソ
ースバス5jには画素列信号DSjの値に応じて例えば
第6図りに示すソースバス駆動信号VSjが出力される
As already mentioned, the signal level is selected to be V, v8 or ■, vS depending on the value of the AC command signal M. For example, a source bus drive signal VSj shown in FIG. 6 is outputted to the source bus 5j in accordance with the value of the pixel column signal DSj.

ソースバス駆動信号vSjの各ビットを水平起動信号S
TH毎に第1′行の画素から第m行の画素迄順次印加す
るために、ゲートバス4.〜4.を順次駆動するゲート
バス駆動回路30が設けられる。即ちゲートバス駆動回
路30には端子31より垂直同期信号■Sが与えられる
と共に端子12より水平起動信号STHが与えられ、ゲ
ートバス駆動回路30はvSに同期して1垂直時間の間
にゲートバス41〜4.を順次1水平時間づつSTHに
同期して駆動する。これにより1〜m行のTPTが順次
オンに制御され、画素列信号VSjの各ビットと対応す
る電圧V、、V、又はvSがj列の対応する画素電極2
1j〜2m7に順次印加される0画素列信号DSjがD
S j−0で基準電圧vP(””Vt)に等しいソース
バス駆動信号VSjが画素電極2に印加された画素は、
ノーマリ白色(黒色)モードの液晶では白色(黒色)を
表示し、従って画面の背景の色は白色(黒色)とされる
0画素の共通電極と画素電極との間に印加される電圧の
大きさにより画面のコントラストの強さが決定されるの
で、コントラストが最適となるような値に第[電圧v1
又は第3電圧V、の基準電圧Vrに対する大きさが前取
って実験的に設計の段階で決定され、製品化された回路
ではV、、V、の大きさはその値に固定され、特に調整
機能は持っていない。
Each bit of the source bus drive signal vSj is converted into a horizontal activation signal S.
The gate bus 4. ~4. A gate bus drive circuit 30 is provided to sequentially drive the gate bus. That is, the gate bus drive circuit 30 is given the vertical synchronization signal S from the terminal 31 and the horizontal activation signal STH from the terminal 12, and the gate bus drive circuit 30 synchronizes with vS and controls the gate bus for one vertical time. 41-4. are sequentially driven one horizontal time at a time in synchronization with STH. As a result, the TPTs in rows 1 to m are sequentially turned on, and the voltages V, , V, or vS corresponding to each bit of the pixel column signal VSj are applied to the corresponding pixel electrode 2 in column j.
The 0 pixel column signal DSj sequentially applied to 1j to 2m7 is D
The pixel to which the source bus drive signal VSj equal to the reference voltage vP (""Vt) is applied to the pixel electrode 2 at Sj-0 is as follows.
The magnitude of the voltage applied between the common electrode of the 0 pixel and the pixel electrode, which displays white (black) in a normally white (black) mode LCD, and therefore the background color of the screen is white (black). Since the contrast strength of the screen is determined by
Alternatively, the magnitude of the third voltage V, with respect to the reference voltage Vr is determined experimentally in advance at the design stage, and in the commercialized circuit, the magnitude of V,, V, is fixed to that value, and especially adjustment is not required. It has no function.

「発明が解決しようとする問題点」 従来の液晶駆動回路により駆動されたアクティブ液晶表
示パネルでは表示画面のコントラストが固定されており
、使用者が変化させることができなかった。また同液晶
表示パネルを前方斜めから見ると表示した文字や線に影
ができて二重に見え、画質を低下させる問題があった。
``Problems to be Solved by the Invention'' In active liquid crystal display panels driven by conventional liquid crystal driving circuits, the contrast of the display screen is fixed and cannot be changed by the user. In addition, when the liquid crystal display panel is viewed diagonally from the front, there is a problem in that the displayed characters and lines are cast in shadows and appear double, degrading the image quality.

液晶表示パネルは第7図に示すように、反射板40の上
にガラス板41が重ね合され、そのガラス板41上に画
素42が形成されている0図ではマトリクス状に形成さ
れた多数の画素の1つを示している。いま、平行な入射
光!、〜j!、が前方斜めより表示パネルに入射する場
合を考えると、1.〜lI間の光は反射板40で反射さ
れ、画素42を透過して前方に達する。l、〜l!間の
光は画素42に入射し、その一部は表面で反射され、そ
の他の光は画素を透過し、反射板40で反射され、再た
び画素を透過して前方に達する*Ilt〜l8間の光は
画素の表面で一部反射され、他の光は画素を透過し反射
板40で反射されて前方に達する。いま画素42が黒を
表示していると、反射板40上には画素の影43が作ら
れ、その影の部分で反射される光の内、再たび画素を透
過する光は、画素(実像)の表面で反射される光と重な
るので問題にならないが、画素を通らないで直接目に入
る光、即ち同図のLx〜L1間の反射光によって、黒表
示画素の影43の一部が感知されることになり、像が2
重に見える原因となるのである。
As shown in FIG. 7, the liquid crystal display panel has a glass plate 41 superimposed on a reflecting plate 40, and pixels 42 are formed on the glass plate 41. One of the pixels is shown. Now, parallel incident light! ,~j! , is incident on the display panel from the front obliquely.1. The light between 1I and 1I is reflected by the reflection plate 40, passes through the pixel 42, and reaches the front. l,~l! The light between them enters the pixel 42, part of which is reflected by the surface, and the other light passes through the pixel, is reflected by the reflector 40, passes through the pixel again, and reaches the front *Between Ilt and I8 Part of the light is reflected by the surface of the pixel, and the other light passes through the pixel and is reflected by the reflector 40, reaching the front. When the pixel 42 is currently displaying black, a shadow 43 of the pixel is created on the reflector 40, and among the light reflected by the shadow, the light that passes through the pixel again is reflected by the pixel (real image). ) is not a problem because it overlaps with the light reflected on the surface of It will be sensed, and the image will be 2
This causes it to look heavy.

この発明の目的は、ソース印加電圧の振幅及びペデスタ
ルレベルを可変にすることにより、パネルの表示画面を
ノーマリ白色モードの時、(a)黒色表示画素及びその
他の画素つまり背景となる画素共表示色が淡い(従って
画面のコントラストは低い)状態から(b)黒色表示画
素の表示色が濃く、背景となる画素の表示色が淡い(従
って画面のコントラストは高い)状態に、更には(C)
黒色表示画素及び背景となる画素共表示色が濃い(従っ
て画面のコントラストは低い)状態というように、画面
の濃さを連続的に変化させることにより、使用者の好み
のコントラストに調整可能なようにすること及び黒表示
画素の影によって像が2重に見えることのないように、
液晶駆動方法を改良しようとするものである。
An object of the present invention is to vary the amplitude and pedestal level of the source applied voltage so that when the display screen of the panel is in the normally white mode, (a) black display pixels and other pixels, that is, background pixels, both display color; from (b) where the display color of the black display pixels is dark and the display color of the background pixels is light (therefore, the screen contrast is high), and further (C)
The contrast can be adjusted to the user's preference by continuously changing the screen density, such as the black display pixel and the background pixel displaying a dark color (thus, the screen contrast is low). to prevent the image from appearing double due to the shadow of the black display pixel.
This is an attempt to improve the liquid crystal driving method.

r問題点を解決するための手段」 この発明によれば、基準電圧Vr、第1電圧vI。``Means for solving problems'' According to this invention, the reference voltage Vr and the first voltage vI.

第2電圧v!、第3電圧V、及び第4電圧v4(シかし
、V、>V、≧Vr≧V、>V、、Vt棚(vt 十V
4 )/2− (V富+Vl)/2とする)を発生する
電圧源が設けられ、交流化指令信号の値に応じて上記第
1電圧vlと第2電圧v8とより成る第1組か又は第4
電圧v4と第3電圧Vsとより成る第2組の各電圧が選
択され、画素データ信号の値に応じて上記第1組又は第
2組の2つの電圧の内のいずれかが対応するソースバス
に印加され、上記電圧源の第1電圧vlと第4電圧v4
゜及び/又は第2電圧■言と第3電圧V、の基準電圧V
rに対する大きさがレベル調整手段により調整される。
Second voltage v! , the third voltage V, and the fourth voltage v4 (V, >V, ≧Vr≧V, >V, ,Vt shelf (vt 10V
4)/2-(V+Vl)/2) is provided, and a first set of the first voltage vl and the second voltage v8 is set depending on the value of the alternating current command signal. or fourth
Each voltage of the second set consisting of the voltage v4 and the third voltage Vs is selected, and depending on the value of the pixel data signal, either the first set or the second set of two voltages is applied to the corresponding source bus. and a first voltage vl and a fourth voltage v4 of the voltage source
゜ and/or the reference voltage V of the second voltage ■ and the third voltage V
The magnitude of r is adjusted by the level adjustment means.

「実施例」 この発明の駆動回路の実施例を第1図に、第5図と対応
する部分には同じ符号を付して示し、重複説明は省略す
る。電圧源21からは基準電圧Vr。
Embodiment An embodiment of the drive circuit of the present invention is shown in FIG. 1, with the same reference numerals assigned to parts corresponding to those in FIG. 5, and redundant explanation will be omitted. A reference voltage Vr is supplied from the voltage source 21.

第1電圧vl、第2電圧Vt+第3電圧■、及び第4電
圧v4が発生される。(以下単にvr、 vlVz 、
Vx 、V4とも言う、)シかしこれらの電圧の間には V、>V、 ≧Vr ≧v 3> v a      
(Dなる関係が与えられる。第2図の電圧軸にVr及び
Vl−Vaの大きさの一例を示しである。 Vrを基準
にして、vlとv4の大きさは等しく、極性が逆であり
、vよとV、についても同様である。
A first voltage vl, a second voltage Vt+a third voltage ■, and a fourth voltage v4 are generated. (hereinafter simply vr, vlVz,
) However, between these voltages there is V, >V, ≧Vr ≧v 3> v a
(A relationship D is given. An example of the magnitudes of Vr and Vl-Va is shown on the voltage axis in Fig. 2. With Vr as the reference, the magnitudes of vl and v4 are equal and the polarities are opposite. , vyo and V.

可変抵抗器RVを可変することにより、Vrに対するV
、と■4及び■2とV、の大きさを可変することができ
る。即ちこの例では可変抵抗器RVがレベル調整手段を
構成している。
By varying the variable resistor RV, V with respect to Vr
, and ■4 and ■2 and V can be varied. That is, in this example, the variable resistor RV constitutes the level adjustment means.

基準電圧Vrは従来と同様に液晶表示パネルlの共通電
極に供給される。電圧V、−V4はそれぞれスイッチ素
子SJI +SJ! +Sj2 +Sja (j =1
 % n )を介して共通のソースバス5jに接続され
る。
The reference voltage Vr is supplied to the common electrode of the liquid crystal display panel l as in the conventional case. Voltages V and -V4 are respectively applied to switch elements SJI +SJ! +Sj2 +Sja (j = 1
% n ) to a common source bus 5j.

デコーダ17j は第3図に示すように、(al)交流
化指令信号M−L画素列信号DSj=1のとき第1スイ
ツチ素子Sjlをオンに制御し、(a8)M=1.DS
j −0(7)とき第2スイツチ素子sノ!をオンに制
御し、(bt)M=0.n5j=tのとき、第4スイツ
チ素子Sj4をオンに制御し、(bりM=O,DSj 
=Oのとき第3スイツチ素子Sj3をオンに制御する。
As shown in FIG. 3, the decoder 17j turns on the first switch element Sjl when (al) AC conversion command signal M-L pixel column signal DSj=1, and (a8) turns on the first switch element Sjl when M=1. DS
When j −0(7), the second switch element sno! is turned on, (bt)M=0. When n5j=t, the fourth switch element Sj4 is controlled to be on, and (bri M=O, DSj
When =O, the third switch element Sj3 is turned on.

憾って各ソースバス5jには例えば第2図りに示すソー
スバス駆動信号VSjが印加される。第2図A、B、C
はそれぞれ水平起動信号5TH1画素列信号DSj、交
流化指令信号Mを示すもので、第6図に示したものと同
様である。
For example, a source bus drive signal VSj shown in the second diagram is applied to each source bus 5j. Figure 2 A, B, C
6 respectively indicate a horizontal activation signal 5TH1 pixel column signal DSj and an AC conversion command signal M, which are similar to those shown in FIG.

既に述べたように、画素列信号DSjがDSj−〇の場
合には対応する画素電極には■2又はV。
As already mentioned, when the pixel column signal DSj is DSj-〇, the corresponding pixel electrode has 2 or V.

が印加される。従ってその画素は白と黒の中間の灰色を
表示する。灰色の濃さは■、又はVlの大きさにより変
化される。即ち、背景の色は灰色とされ、その濃さは可
変抵抗器RVにより調整される。既に述べたように、液
晶表示パネルを斜めに見たとき、実像と共にその影が見
えて、像が2重に見える場合があったが、黒色表示画素
の濃さ及び背景の灰色の濃さを調整することにより、影
がほとんど目につかな(なる、しかし画面のコントラス
トは多少低下するから、画面全体として最も見易いよう
に可変抵抗器RVにより調整する。
is applied. Therefore, that pixel displays gray between white and black. The density of gray is changed by ■ or the magnitude of Vl. That is, the background color is gray, and its density is adjusted by the variable resistor RV. As already mentioned, when the LCD panel is viewed diagonally, the shadow of the real image can be seen along with the actual image, causing the image to appear double. With this adjustment, the shadows are almost invisible (but the contrast of the screen is somewhat lowered, so the variable resistor RV is used to adjust the screen so that it is most easily seen as a whole).

第1図の実施例ではデコーダ17j と第1〜第4スイ
ツチ素子3ハ〜SJ4を用いて構成したが、これらを用
いず第4図に示すように構成することもできる。即ち交
流化指令信号Mの“ビ又はθ″によりスイッチ素子S・
をそれぞれ電圧V I +v2又はVs、Vaを選択す
る側に切替えると共に、画素列信号DSjの“1′″又
は“0”によりスイッチ素子SjをそれぞれVl  (
又はv4)。
Although the embodiment shown in FIG. 1 is constructed using the decoder 17j and the first to fourth switch elements 3H to SJ4, it is also possible to construct the system as shown in FIG. 4 without using these. In other words, the switch element S.
are switched to select the voltage V I +v2 or Vs, Va, respectively, and the switch element Sj is switched to the voltage Vl (
or v4).

■! (又はVs)を選択する側に切替えるようにした
場合である。
■! (or Vs) is switched to the selection side.

「発明の効果」 この発明によれば、液晶表示パネルのコントラストを使
用者がレベル調整手段により自分の好みのコントラスト
に調整することが可能である。また液晶表示パネルが表
示する画面の黒色表示画素の濃さを調整すること、もし
くは画面の背景となる色を灰色とし、その濃さを調整す
ることにより、画面を斜めより見た場合の黒色表示画素
の影を目立たないようにして、画質を従来より大幅に向
上することができる。
[Effects of the Invention] According to the present invention, it is possible for the user to adjust the contrast of the liquid crystal display panel to his or her preference using the level adjustment means. In addition, by adjusting the density of the black display pixels on the screen displayed by the liquid crystal display panel, or by setting the background color of the screen to gray and adjusting its density, the screen will appear black when viewed from an angle. By making pixel shadows less noticeable, image quality can be significantly improved compared to conventional technology.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の液晶駆動回路の実施例を示す回路図
、第2図は第1図の要部の信号の波形図、第3図は第1
図のデコーダ17jの動作を説明するためのモード別動
作図、第4図は他の実施例の要部を示す回路図、第5図
は従来の液晶駆動回路の回路図、第6図は第5図の要部
の信号の波形図、第7図は液晶表示パネルを斜めから見
た場合、黒表示画素(実像)とその影が二重に見える様
子を説明するための原理的断面図である。 特許出願人 星電器製造株式会社 代  理  人  草   野       卓士 2
図 才 3図 ・    か 7図 両系OvI 反JH板
FIG. 1 is a circuit diagram showing an embodiment of the liquid crystal drive circuit of the present invention, FIG. 2 is a waveform diagram of the main parts of the signals in FIG. 1, and FIG.
FIG. 4 is a circuit diagram showing main parts of another embodiment, FIG. 5 is a circuit diagram of a conventional liquid crystal drive circuit, and FIG. Figure 5 is a waveform diagram of the main part of the signal, and Figure 7 is a theoretical cross-sectional diagram to explain how black display pixels (real images) and their shadows appear double when the liquid crystal display panel is viewed from an angle. be. Patent applicant: Hoshi Denki Manufacturing Co., Ltd. Agent: Takashi Kusano 2
Illustrated figure 3/7 figure both OvI anti-JH board

Claims (1)

【特許請求の範囲】  複数のソースバスと複数のゲートバスとが交差して形
成され、1本のソースバスと1本のゲートバスとを駆動
してそのソースバス及びゲートバスの交差点におけるア
クティブ液晶画素を駆動する液晶表示パネルの駆動方法
であって、 基準電圧Vr、第1電圧V_1、第2電圧V_2、第3
電圧V_3及び第4電圧V_4(しかし、V_1>V_
2≧Vr≧V_3>V_4、Vr=(V_1+V_4)
/2=(V_2+V_4)/2とする) を発生する電圧源を設け、 交流化指令信号の値に応じて上記第1電圧V_1と第2
電圧V_2とより成る第1組か又は第4電圧V_4と第
3電圧V_3とより成る第2組の各電圧を選択し、 画素データ信号の値に応じて上記第1組又は第2組の2
つの電圧の内のいずれかを対応するソースバスに印加し
、 上記電圧源の第1電圧V_1と第4電圧V_4、及び/
又は第2電圧V_2と第3電圧V_3の基準電圧Vrに
対する大きさをレベル調整手段により調整する、ことを
特徴とする液晶表示パネルの駆動方法。
[Claims] A plurality of source buses and a plurality of gate buses are formed by crossing each other, and one source bus and one gate bus are driven to display an active liquid crystal display at the intersection of the source bus and the gate bus. A method of driving a liquid crystal display panel for driving pixels, the method comprising: a reference voltage Vr, a first voltage V_1, a second voltage V_2, a third voltage
voltage V_3 and fourth voltage V_4 (however, V_1>V_
2≧Vr≧V_3>V_4, Vr=(V_1+V_4)
/2=(V_2+V_4)/2) A voltage source is provided that generates the voltage V_1 and the second voltage V_1 according to the value of the alternating current command signal.
select each voltage of the first set consisting of the voltage V_2 or the second set consisting of the fourth voltage V_4 and the third voltage V_3;
the first voltage V_1 and the fourth voltage V_4 of the voltage source;
Alternatively, a method for driving a liquid crystal display panel, comprising adjusting the magnitude of the second voltage V_2 and the third voltage V_3 with respect to the reference voltage Vr using a level adjusting means.
JP62308465A 1987-12-04 1987-12-04 Liquid crystal display panel driving method Expired - Lifetime JP2515564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62308465A JP2515564B2 (en) 1987-12-04 1987-12-04 Liquid crystal display panel driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62308465A JP2515564B2 (en) 1987-12-04 1987-12-04 Liquid crystal display panel driving method

Publications (2)

Publication Number Publication Date
JPH01147525A true JPH01147525A (en) 1989-06-09
JP2515564B2 JP2515564B2 (en) 1996-07-10

Family

ID=17981350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62308465A Expired - Lifetime JP2515564B2 (en) 1987-12-04 1987-12-04 Liquid crystal display panel driving method

Country Status (1)

Country Link
JP (1) JP2515564B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0527713A (en) * 1991-07-25 1993-02-05 Casio Comput Co Ltd Display driving device and display device
JPH05100633A (en) * 1991-10-04 1993-04-23 Casio Comput Co Ltd Liquid crystal driving circuit and liquid crystal display device
JPH05289634A (en) * 1992-04-09 1993-11-05 Casio Comput Co Ltd Display driving device
US5929847A (en) * 1993-02-09 1999-07-27 Sharp Kabushiki Kaisha Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0527713A (en) * 1991-07-25 1993-02-05 Casio Comput Co Ltd Display driving device and display device
JPH05100633A (en) * 1991-10-04 1993-04-23 Casio Comput Co Ltd Liquid crystal driving circuit and liquid crystal display device
JPH05289634A (en) * 1992-04-09 1993-11-05 Casio Comput Co Ltd Display driving device
US5929847A (en) * 1993-02-09 1999-07-27 Sharp Kabushiki Kaisha Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices
US6310616B1 (en) 1993-02-09 2001-10-30 Sharp Kabushiki Kaisha Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device
US6509895B2 (en) 1993-02-09 2003-01-21 Sharp Kabushiki Kaisha Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices

Also Published As

Publication number Publication date
JP2515564B2 (en) 1996-07-10

Similar Documents

Publication Publication Date Title
KR100350651B1 (en) Liquid Crystal Display Device with a function of multi-frame inversion and driving appatatus and method thereof
KR100507128B1 (en) A liquid crystal display apparatus
KR101329438B1 (en) Liquid crystal display
KR100827043B1 (en) Liquid crystal display device and driving method of the same
KR100349429B1 (en) A liquid crystal display device and a method for driving the same
US6873319B2 (en) Method for driving electrooptical device, driving circuit, and electrooptical device, and electronic apparatus
JPH09130708A (en) Liquid crystal image display device
JPH1062748A (en) Method of adjusting active matrix type display
KR20100129666A (en) Liquid crystal display
KR101492885B1 (en) Driving circuit and Liquid crystal display having the same
JP2007206279A (en) Liquid crystal display device
JPH01147525A (en) Driving method for liquid crystal display panel
KR20010036308A (en) Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof
JPH11109313A (en) Active matrix liquid crystal display device, its drive method, drive circuit and liquid crystal display system
KR100949499B1 (en) Driving Methode for Liquid Crystal Display device and Driving Circuit at the same
KR100303449B1 (en) Liquid crystal display apparatus for reducing a flickering and driving method of performing thereof
JPH1062741A (en) Display device
JP3505613B2 (en) Display control method of liquid crystal display device and liquid crystal display device
KR100898789B1 (en) A method for driving liquid crystal display device
JP4050383B2 (en) Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus
KR100932553B1 (en) Analog sampling circuit for liquid crystal display and its driving method
KR20020017318A (en) Liquid crystal display device with a compensating function of brightness deviation
KR100956343B1 (en) Liquid crystal display and driving method thereof
JPH07281640A (en) Gradation driving method of active matrix type liquid crystal display and active matrix type liquid crystal display
KR100928486B1 (en) Driving circuit of liquid crystal display device