JPH01144837A - パケット交換機の自己ルーチングスイッチ - Google Patents

パケット交換機の自己ルーチングスイッチ

Info

Publication number
JPH01144837A
JPH01144837A JP62301466A JP30146687A JPH01144837A JP H01144837 A JPH01144837 A JP H01144837A JP 62301466 A JP62301466 A JP 62301466A JP 30146687 A JP30146687 A JP 30146687A JP H01144837 A JPH01144837 A JP H01144837A
Authority
JP
Japan
Prior art keywords
packet
switch
output
outputs
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62301466A
Other languages
English (en)
Inventor
Nobuyuki Miyahara
宮原 信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62301466A priority Critical patent/JPH01144837A/ja
Publication of JPH01144837A publication Critical patent/JPH01144837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はパケット交換機、とくに、統合パケット流の交
換を行なうマルチメディア交換機に適した高速のパケッ
トスイッチに関する。
(従来の技術) 音声、画像および/または高速データを統合したパケッ
ト流のスイッチングを行なうマルチメディア交換機は、
従来のソフトウェアによるパケットスイッチでは実現が
困難であり、高速で動作可能なハードウェアスイッチが
必要である。高速パケットスイッチについては現在、多
くの方式が提案されている。代表的なスイッチはβエレ
メントを使用した空間分割スイッチであり、たとえばB
anyan網やBenes網がある。 Banyan網
は、任意の入り線から目的とする任意の出線へパケット
を転送することができるが、スイッチの内部でパケット
の衝突が起こる可能性がある。これに対してBenes
網は、新しいパケットが発生した場合、他のパケットの
経路を入れ換えて再配置を行なうように構成すれば、内
部での衝突を避けることができる。しかし、着信宛て先
が時々刻々と変換するパケットについてこのような制御
を逐次性なうことは困難である。
このような欠点を除くため、前段にソーティング網を設
け、これによって負荷を分散させてからルーチング網に
パケットを入力させるシステムが考えられている。いわ
ゆるBatcher Banyan網すなわち連接網で
ある。しかしこれは、非同期系についてはある程度の閉
塞を許容した構成になっている。これに対して、任意の
入力端子から任意の出力端子へ接続できる完全なノンブ
ロック型であるバスマトリックス型スイッチがY、S、
Yeh他、TheKnockout 5w1tch: 
A Simple、 Modular Archi−t
ecture for High−Performan
ce Packet Switch−ing″ISS’
 87 、第3 of 4巻、第801〜808頁に記
載されている。この文献ではまた。バスマトリックス型
の欠点であるスイッチまたはバッファの数が多いことは
、集線装置を用いて集線した後、バッファに入力するこ
とで解決されている。このバスマトリックス型スイッチ
の例を第5図に示す。
ところで、パケットスイッチにおいてパケットが廃棄さ
れる原因は、(1)スイッチの内部閉塞、および(2)
同じ宛て先へのパケットの同時発生であると考えられる
。上記文献のシステムでは原因(1)が解決されている
。したがってバスマトリックス型スイッチでは原因(2
)を解決すればよい。
第5図に示すバスマトリックス型スイッチでは、入力端
子lO〜工3のいずれかに到来したパケットは、そのバ
スに接続されているすべてのバスインタフェースモジュ
ール10へ入力される。パケットのヘッダには出力端子
番号が含まれ、これは、バスインタフェースモジュール
10のパケットフィルタ12で自己の出力端子番号との
一致性が比較される。比較の結果、一致の生じたパケッ
トフィルタ12がそのパケットを集線装置14へ通過さ
せる。
複数の入力端子から同一時刻に同一出力端子へ向うパケ
ットの発生は確率分布に従うという事実を考慮すると、
集線装置14の配設は、トラヒック条件によってはバッ
ファ数の効果的減少をもたらすという長所を有する。集
録装置14を通過したパケットは、シック16によって
いずれかのバッファ18に格納される。シフタ18は、
バッファ18を均等に使用することにより、パケットが
連続して到来しても動作を可能にするために設けられて
いる。
バッファ18に格納されたパケットは、出力側のビット
速度で出力端子01〜03のいずれかから順次出力され
る。
(発明が解決しようとする問題点) しかしこの構成のバスマトリックス型スイッチは、バス
マトリックス構成であるがゆえに、たとえば約100M
b/s以上の高速のデータを扱うシステムでは、スイッ
チの規模によっては浮遊容量や反射の影響が無視できず
、現実の装置として実現することが困難である。また、
第5図に示す構成かられかるように、mカ端子を選択す
るためのパケットフィルタは、パケット宛て先の一致性
を検串するための比較器および制御回路を必要とするが
、これはバスマトリックスの交点の数に相当する数だけ
必要である。したがって、システムの規模に応じてハー
ドウェア量が増加する欠点がある。
本発明はこのような従来技術の欠点を解消し、少ないハ
ードウェア量で高速パケットに適した完全ノンブロック
型のパケット交換機の自己ルーチングスイッチを提供す
ることを目的とする。
(問題点を解決するための手段) 本発明によるパケット交換機の自己ルーチングスイッチ
は、2以上の自然数8本の入力端子に到来するパケット
をN本の出力端子に選択的にスイッチングするパケット
交換機のスイッチにおいて、パケットは、出力端子を識
別する識別ビットを含むヘッダをその先頭に有し、該ス
イッチは、パケットを受ける入力、および受けたパケッ
トを択一的に出力する2つの出力を有しパケットを受け
るとそのヘッダの特定の識別ビットに従って2つの出力
のいずれかにパケットを出力するゲート手段を含み、ゲ
ート手段は、N本の入力端子のそれぞれについて、N本
の入力端子のそれぞれをN本の方路に展開するようにツ
リー状にl og2N段に接続され、識別ビットは、l
 og2N段のゲート手段の各段に対応し、該スイッチ
はさらに、N本の出力端子に対応して配設されゲート手
段からの出力のうち同じ方路にあるものを収容しこれを
Nより小さい自然数m木の出力に集線する集線手段と。
N本の出力端子のそれぞれについてm個配設され、出力
端子から出力すべきパケットを一時蓄積しそのパケット
を出力端子にFIFOにて出力するバッファ手段と、集
線手段に対応して配設され、集録手段から出力されるパ
ケットをm個のバッファ手段のいずれかに選択的に格納
する選択手段とを含む。
(作 用) 本発明によれば、いずれかの入力端子に到来したパケッ
トは、そのヘッダの特定のビットに応じた方路の集線手
段にゲート手段によりスイッチングされ、集線手段で集
線されて、選択手段にて選択された空きバッファ手段に
転送される。バッファ手段に転送されたパケットは、出
力側のビット速度で出力端子からFIFO動作にて順次
送出される。これによって、スイッチ内部のすべての結
線がドライバ・レシーバ間で1対1の接続となる。
また、集線手段の1本の出力がその集線手段に対応する
m個のバッファ手段のいずれにも転送可能である。さら
に、同一時刻に同一方路のパケットが発生したり、同一
入力端子から同一出力端子へ連続してパケットが発生し
たりしても、同じ入力が複数のバッファ手段を共用する
ことができるので、パケットの廃棄率が減少する。
(実施例) 次に添付図面を参照して本発明によるパケット交換機の
自己ルーチングスイッチの実施例を詳細に説明する。
第1図には、本発明を4人力4出力の高速パケットスイ
ッチに適用した実施例が示されている。このスイッチは
、一般にはN入力N出力(Nは2以上の自然数)である
が、本実施例ではNが4である。その4本の入力端子I
O〜■3には、第3図に示すような高速パケット40が
到来する。入力端子IO〜工3はそれぞれ、ゲート回路
Go10〜G310に接続されている。
ゲート回路GOIO−0310は、第2図に示すように
、入力30に到来したパケット40のヘッダ42に含ま
れる特定のビット位置のビットに従ってそのパケット4
0を2つの出力32および34のいずれかに択一的に出
力するゲート回路である。これらのゲート回路GOIO
〜G310の2木の出力はそれぞれ、図示のように、第
2段目のゲート回路Go20〜G321の入力にツリー
状に接続されている。ゲート回路Go20〜G321は
、第1段目のゲート回路Go10〜G310と同様のゲ
ート機能を有する。これらのゲート回路Go20〜G3
21は、図示のように、それらの出力50が入力端子工
0〜I3ごとに4つの方路に分散するように集線装置C
O〜C3の入力に接続されている。これら4つの方路は
、それぞれ4つの出力端子00〜03に対応している。
集線装置Go−03や、後述のセレフタSO〜S3およ
びバッファ3001〜BO32も、これらの方路に対応
して設けられている。
このように本実施例では、ゲート回路Go10〜G32
1がツリー状に2段に接続されている0本実施例に適用
されるパケット40は、第3図に示すように、バケツ)
40の宛て先や、音声、画像および/またはデータなど
の通信情報を含むデータ部44にヘッダ42が先行する
。ヘッダ42は一般には、パケットスイッチの入出力端
子数Nに関連したビット数、すなわちlog2N桁のビ
ットを有する0本実施例では簡単のためNを4とし、し
たがってヘッダ42は全体で2ビツトである。第1段目
のゲート回路Go10〜G310は、入力端子■0〜■
3からその人力30に到来したパケット40に含まれる
ヘッダ42の第1ビツトに応じてスイッチングし、第1
ビツトが「0」であればバケツ)40を一方の出力32
に。
「1」であれば他方の出力34に出力する。同様に第2
段のゲート回路Go20〜G320は、第1段目のゲー
ト回路GOIO〜G310からその人力30に到来した
パケット40に含まれるヘッダ42の第2ビツトに応じ
てスイッチングし、それが「0」であればパケット40
を一方の出力32に、「1」であれば他方の出力34に
出力する。
集線装置GO−03は、本実施例では4本の入力50を
2本の出力52に集線する集線機能を有する。−般には
、N木の入力端子を後述のm個のバッファBO−INB
O−mに集線することによって、バッファ日001〜B
O3+sの総数を減らしている。集線装置CO〜C3の
出力52はそれぞれ、図示のように対応するセレクタ5
ONS3を介してバッファ8001〜BO32に接続さ
れている。集線装置CO〜C3はぞれぞれ、対応するバ
ッファBO−1およびBO−2の空塞状態をフィードバ
ックされ、パケット40を受けて入力50を出力52に
集線する際、バッファBO−1およびBO−2のうちの
空いているものを選択するように構成されている。
セレクタ5O−S3は、それぞれの出力54に接続され
ている本実施例では2つのバッファBO−1およびBO
−2を選択する選択回路である。これによって、集線装
置C0−03からの入力52がバッファBO−1および
BO−2のうちの空いているものに選択的に接続される
。これは、集線装置SO〜S3に入力されたパケット4
0に対して時間的に以前に発生したパケットによりその
セレクタS−に接続されているバッファBO−1または
BO−2が塞っていることがあるので、空きバッファへ
これを有効に格納させるためである。これによってまた
、集線装置C−が先に受けたパケット40と同じ入力端
子■−から同じ出力端子O−へ連続して新たにパケット
40が発生しても、あたかもm個のバッファを備えてい
るのと等価に機能する。したがって、パケットの廃棄率
を小さくすることができ、パケットの変動に対して柔軟
に対処できる。なお本実施例では、セレクタS−当りの
バッファBO−1〜BO−mの数mは2である。
バッファBOOI−BO32の出力5Bはマルチ結線に
より出力端子00〜03に接続されている。マルチ結線
の代りにセレクタを設け、バッファBO−1およびBO
−2の出力5Bが選択されるように構成してもよい、バ
ッファB001〜BO32はF IFO機能を有し、こ
れに格納されたパケット40を出力端子01〜03に出
力側のビット速度で順次出力する。
動作説明のため、ヘッダ42にたとえば「01」が書き
込まれたパケット40が入力端子工0に到来したとする
。これは、そのパケット40を出力端子01ヘスイツチ
すべきことを示している。第1段目のゲート回路G01
0は、入力端子工0から入力されたパケット40のヘッ
ダ42の第1ビツトすなわちLSBを読み取り、その値
「0」に従って一方の出力32を選択する。これによっ
てそのパケット40は、第1図に太線で示すように、ゲ
ート回路G020の入力30ヘスイツチされる。そこで
第2段目のゲート回路G020は、入力されたヘッダ4
2の第2ビツトを読み取り、その値「1」に従って他方
の出力34を選択する。これによってそのバケツ)40
は、太線で示すように集線装置C1の入力50へ転送さ
れる6本スイッチは、このように構成されていることに
より、すべての結線がドライバ・レシーバ間において常
に1対1に設定されるので、高速のパケット転送が可能
である。
第1図に示すように、集線装置C1は、そのとき空いて
いる出力52からセレクタS1ヘパケツト40を出力す
る。セレクタS1は空きバッファ、たとえばBollを
選択し、パケット40をこれに格納する。
バッファB011に格納されたパケット40は、そのF
IFO動作により出力端子01に出力側のビット速度で
順次出力される。
本実施例の動作をスイッチ内の特定のルーチング例につ
いて説明したが、他のルートを通るパケット転送につい
ても本実施例が同様に機能することは、言うまでもない
第1図の実施例は4x4構成のスイッチの例であったが
、これを拡張して818スイツチに本発明を適用した実
施例を第4図に示す。この実施例では、8本の入力端子
I00〜IO7に到来したパケット40が8木の出力端
子000〜007に選択的に転送される。この例では、
Nが8であるので、ヘッダ42は3ビツト必要であり、
ゲート回路は3段構成である。入力端子100〜IO7
は、まずゲート回路0010〜G070に接続され、そ
こで2群に分けられる。つまりゲート回路GOIO−G
O70の各2本の出力は、一方がスイッチ回路swo 
oおよびSWO1に接続され、他方がスイッチ回路5W
IOおよび5WIIに接続されている。
これらのスイッチ回路swoo〜5WIIは、第2およ
び第3段目のゲート回路と、第1図における実施例のパ
ス接続50および集線装置CO〜C3に相当する要素と
を含み、それらが第1図の実施例と同じように接続され
ている。スイッチ回路swooおよびSWO1のそれぞ
れにおける集線装置GO−03は、図示のように対応す
るものが集線装置C00〜CO3の4本の入力に接続さ
れている。またスイッチ回路5WIOおよび5WIIの
各集線装置CO〜C3は、やはり対応するものが集線装
置GO4〜CO7に接続されている。集線装置000〜
CO7の出力側は、図示のようにバッファBを介して対
応する出力端子000〜007に接続されている。
これかられかるように、本方式によれば、スイッチ構成
をいかなる規模に拡張した場合にも送受信間に1対1の
接続が確立される。したがって、高速転送の長所を損な
うことなく、規模の拡張が容易である。
このように本発明の実施例では、パケットスイッチ内部
の接続が1対1であり、広帯域サービスを実現するに欠
かせない高速性に優れている。
また、パケット40を出力する出力端子00〜003の
選択は、単純な構成のゲート回路Go10〜G321で
実現される。さらに、スイッチは基本的にノンブロック
構成が可能である。また、ノ< ツファBOO1〜BO
32を含むハードウェアの量が大幅に削減される。これ
らの各構成要素、すなわちゲート回路GO10〜G32
1、集線装置CO〜C3、セレクタSO〜S3、バッフ
ァ8001〜BO32などは、最小の構成単位のものを
多数用いることができる。したがってそれらは集積回路
化に最適である。
(発明の効果) このように本発明によれば、パケットスイッチ内部の接
続が1対1であり、広帯域サービスを実現するに欠かせ
ない高速性に優れている。したかって少ないハードウェ
ア量で高速パケットに適した完全ノンブロック型のパケ
ット交換機の自己ルーチングスイッチが実現される0本
発明は、上述の実施例のような統合パケットの交換シス
テムのみならず、データ機器相互間のデータの授受や、
並列処理方式にてコンピュータを結合するシステムにも
効果的に適用される。
【図面の簡単な説明】
第1図は本発明を4人力4出力の高速パケットスイッチ
に適用した実施例を示す機能ブロック図、 第2図は、第1図に示されるゲート回路の表記を説明す
る説明図、 第3図は同実施例に適用されるパケットのフォーマット
例を示す図、 第4図は本発明を8x8スイツチに適用した実施例を示
す機能ブロック図、 第5図は従来のバスマトリックス型スイッチの例を示す
機能ブロック図である。 主要部分の符号の説明 40.、、パケット 42、、、ヘッダ BOOl、、バッファ GO,、、集線装置 0010、、ゲート回路 SO,、、セレクタ 特許出願人 沖電気工業株式会社 代 理 人 書取 孝雄 丸山 隆夫 U−出力端子 −一一−J 4 X 4 /4ケットスイツチの実施例第1図 ダート回路の記号 第2図 (fog、Nビット) ・ぐケラト構成例 第3図 OIO スイッチの拡張例 第4図

Claims (1)

  1. 【特許請求の範囲】 1、2以上の自然数N本の入力端子に到来するパケット
    をN本の出力端子に選択的にスイッチングするパケット
    交換機のスイッチにおいて、 前記パケットは、前記出力端子を識別する識別ビットを
    含むヘッダをその先頭に有し、 該スイッチは、 前記パケットを受ける入力、および該受けたパケットを
    択一的に出力する2つの出力を有し、該パケットを受け
    ると、そのヘッダの特定の識別ビットに従って前記2つ
    の出力のいずれかに該パケットを出力するゲート手段を
    含み、 該ゲート手段は、前記N本の入力端子のそれぞれについ
    て、該N本の入力端子のそれぞれをN本の方路に展開す
    るようにツリー状にlog_2N段に接続され、 前記識別ビットは、前記log_2N段のゲート手段の
    各段に対応し、 該スイッチはさらに、 前記N本の出力端子に対応して配設され、前記ゲート手
    段からの出力のうち同じ方路にあるものを収容し、これ
    をNより小さい自然数m本の出力に集線する集線手段と
    、 前記N本の出力端子のそれぞれについてm個配設され、
    該出力端子から出力すべきパケットを一時蓄積し該パケ
    ットを該出力端子にFIFOにて出力するバッファ手段
    と、 前記集線手段に対応して配設され、該集線手段から出力
    されるパケットを該m個のバッファ手段のいずれかに選
    択的に格納する選択手段とを含むことを特徴とするパケ
    ット交換機の自己ルーチングスイッチ。 2、特許請求の範囲第1項記載のスイッチにおいて、前
    記集線手段は、前記バッファ手段のうち該集線手段に対
    応するものの空塞状態に応じて集線を行なうことを特徴
    とする自己ルーチングスイッチ。
JP62301466A 1987-12-01 1987-12-01 パケット交換機の自己ルーチングスイッチ Pending JPH01144837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62301466A JPH01144837A (ja) 1987-12-01 1987-12-01 パケット交換機の自己ルーチングスイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62301466A JPH01144837A (ja) 1987-12-01 1987-12-01 パケット交換機の自己ルーチングスイッチ

Publications (1)

Publication Number Publication Date
JPH01144837A true JPH01144837A (ja) 1989-06-07

Family

ID=17897237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62301466A Pending JPH01144837A (ja) 1987-12-01 1987-12-01 パケット交換機の自己ルーチングスイッチ

Country Status (1)

Country Link
JP (1) JPH01144837A (ja)

Similar Documents

Publication Publication Date Title
US5687172A (en) Terabit per second distribution network
EP0698323B1 (en) Multicast virtual circuit switch using cell recycling
EP0312628B1 (en) High-speed modular switching apparatus for circuit and packet switched traffic
EP0785698B1 (en) Buffering of multicast cells in switching networks
EP0785699B1 (en) Multicast routing in multistage networks
Garcia-Haro et al. ATM shared-memory switching architectures
US5274642A (en) Output buffered packet switch with a flexible buffer management scheme
US5555243A (en) Self routing exchange and exchange system
JP3459235B2 (ja) パケット交換装置及び同制御方法
US5856977A (en) Distribution network switch for very large gigabit switching architecture
Hluchyj et al. Queueing in space-division packet switching
JPH05207062A (ja) パケット交換方式
US5768270A (en) ATM switch using synchronous switching by groups of lines
JPH06268683A (ja) パケット分配ネットワーク
Chao et al. Design and implementation of Abacus switch: A scalable multicast ATM switch
EP1187402B1 (en) Switching apparatus, communication apparatus, and communication system
WO1991017610A1 (en) Nonblocking parallel banyan network
US5438566A (en) Photonic switching network with broadcast facility
US20060104281A1 (en) Packet routing
CA2012425C (en) Packet switching system having arbitrative function for competing packets
JPS6367047A (ja) パケツトスイツチ
JPH01144837A (ja) パケット交換機の自己ルーチングスイッチ
US6580714B1 (en) Concentrator type ATM switch for an ATM switching system
Wong et al. Pipeline banyan-a parallel fast packet switch architecture
JP2852053B2 (ja) パケット交換装置