JPH01140881A - Picture information transmitter - Google Patents

Picture information transmitter

Info

Publication number
JPH01140881A
JPH01140881A JP62297410A JP29741087A JPH01140881A JP H01140881 A JPH01140881 A JP H01140881A JP 62297410 A JP62297410 A JP 62297410A JP 29741087 A JP29741087 A JP 29741087A JP H01140881 A JPH01140881 A JP H01140881A
Authority
JP
Japan
Prior art keywords
circuit
encoding
sample
data
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62297410A
Other languages
Japanese (ja)
Other versions
JP2992992B2 (en
Inventor
Tomohiko Sasaya
笹谷 知彦
Yoshiki Ishii
芳季 石井
Makoto Shimokooriyama
下郡山 信
Tetsuya Shimizu
哲也 清水
Akio Fujii
昭雄 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP29741087A priority Critical patent/JP2992992B2/en
Priority to DE19883853618 priority patent/DE3853618T2/en
Priority to EP19880311034 priority patent/EP0318244B1/en
Publication of JPH01140881A publication Critical patent/JPH01140881A/en
Priority to US07/683,499 priority patent/US5070402A/en
Application granted granted Critical
Publication of JP2992992B2 publication Critical patent/JP2992992B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To simplify a signal processing in a decoding system, and to transmit picture information through less transmission quantity by selecting optionally plural ways of coding by considering a dynamic range, and making the code length of a transmission unit constant. CONSTITUTION:An NTSC television signal is inputted to a blocking circuit 12 through an A/D conversion circuit 11. A sample train divided into blocks and rearranged by the blocking circuit 12 is impressed to a minimum value detector 14, a maximum value detector 16, an intra-block mean value calculation circuit 18 and a delay circuit 20. The outputs of those are inputted to a conversion circuit 32, the conversion circuits 36, 38 and a data train generation circuit 44 through a subtracter 22 and the delay circuits 24, 26, 28, 30, etc. A selection circuit 42 selects the output of either of the delay circuit 24 or a parallel/serial conversion circuit 40. The index of each picture element is outputted from the conversion circuit 32, and the encoded data train of fixed length is outputted from the data train generation circuit 44.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像データをブロック符号化して伝送する画
像情報伝送装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image information transmission device that encodes and transmits image data in blocks.

〔従来の技術〕[Conventional technology]

ディジタル画像データ、例えば、テレビジョン信号をデ
ィジタル化した信号を伝送路を介して他の機器に伝送す
る場合、画像情報データが非常に多くの情報量を有して
いることから、何らかの方法により、情報量を圧縮する
必要がある。そのような圧縮法の1つとして、1画面分
の画像情報を所定サンプル数にブロック化し、各ブロッ
ク毎に、そのブロックを構成するサンプルに対して圧縮
符号化を行うブロック符号か伝送方式が知られている。
When transmitting digital image data, for example, a digitized television signal, to another device via a transmission path, the image information data has a large amount of information, so there is some method that can be used to transmit it. It is necessary to compress the amount of information. One such compression method is a block code or transmission method that blocks one screen's worth of image information into a predetermined number of samples, and compresses and encodes the samples that make up each block. It is being

具体的には、注目ブロックに属するサンプルの最大値と
最小値を検出し、その最小値と最大値′の間、即ち、ダ
イナミック・レンジを線形量子化し、各サンプル毎にど
の量子化レベルに属するかのインデックスを計算し、最
大値、最小値及び当蟲亥インデックスをイ云送する。当
該インデックスのビット数は、元のサンプルのビット数
より大幅に少なくできるので、伝送量を圧縮できること
になる。
Specifically, the maximum and minimum values of the samples belonging to the block of interest are detected, the dynamic range between the minimum value and the maximum value' is linearly quantized, and the quantization level to which each sample belongs is determined. Calculate the index and send the maximum value, minimum value and the corresponding index. Since the number of bits of the index can be significantly smaller than the number of bits of the original sample, the amount of transmission can be compressed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この従来のブロック符号化法では、ブロック内サンプル
値のダイナミック・レンジに基づき線形量子化が行われ
るので、ダイナミック・レンジが狭い場合には精度よく
符号化を行えるが、例えば、ブロック内で極端な明暗が
ある場合とかブロック内に境界を含む場合などのように
、ダイナミック・レンジが非常に広い場合には、符号化
データは非常に精度の悪いものとなり、復元画像に大き
な歪みが生じる。
In this conventional block encoding method, linear quantization is performed based on the dynamic range of the sample values within the block, so when the dynamic range is narrow, it can be encoded with high accuracy. If the dynamic range is very wide, such as when there is brightness or darkness or a block contains boundaries, the encoded data will have very poor accuracy, causing large distortions in the restored image.

この問題点に対して、ダイナミック・レンジが広い場合
には、サンプル値の平均値を検出し、当該平均値と最大
値の間及び当該平均値と最小値との間を等分割して線形
量子化することとq、上記の最大値と最小値との間を線
形量子化と、この平均値を加味した線形量子化とをダイ
ナミック・レンジに応じて適応的に切り換える方式が考
えられる。しかし、この方式では、伝送データ列に平均
値データが存在する場合と、存在しない場合とが生じ、
可変長データ列になってしまう。例えば、テレビジョン
信号をディジタル化し、ビデオ・テープ・レコーダに記
録しようとする場合には、可変長データ列を扱うことに
より、リアル・タイムでの処理、特に再生処理が困難で
大容量のメモリなどの構成が必要になるばかりか、特殊
再生(例えば、サーチ再生、スロー再生)での信号処理
に困難をきたすので、記録・再生系のような伝送系には
、不向きである。
To solve this problem, when the dynamic range is wide, the average value of the sample values is detected, and the linear quantum is divided equally between the average value and the maximum value and between the average value and the minimum value. A possible method is to adaptively switch between linear quantization between the maximum value and minimum value, and linear quantization that takes this average value into account, depending on the dynamic range. However, with this method, there are cases where average value data exists in the transmission data string and cases where it does not exist.
This results in a variable length data string. For example, when trying to digitize a television signal and record it on a video tape recorder, handling variable-length data strings requires real-time processing, especially playback processing that is difficult and requires a large amount of memory. This method is not suitable for transmission systems such as recording/reproducing systems because it not only requires a configuration like this, but also causes difficulties in signal processing during special playback (eg, search playback, slow playback).

そこで本発明は、ブロック内サンプル値の分布を加味し
、且つ固定長データ列となるような画像情報伝送装置を
提示することを目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an image information transmission device that takes into consideration the distribution of sample values within a block and that provides a fixed length data string.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に係る画像情報伝送装置は、ディジタル画像デー
タを所定数のサンプルからなるブロックに分割するブ°
ロック化手段と、ブロック毎にダイナミック・レンジに
関する2つの基準値を計算する第1計算手段と、ブロッ
ク内サンプル値の分布状況を示す分布状況データを計算
する第2計算手段と、当該第1計算手段の2つの基準値
に基づきブロック内サンプルを符号化する第1符号化モ
ードと、当該第1計算手段の2つの基準値及び第2計算
手段の分布状況データに基づきブロック内サンプルを符
号化する第2符号化モードとを具備し、ブロック毎のダ
イナミック・レンジに応じて両符号化モードの何れか一
方により各サンプルを符号化する符号化手段と、当該符
号化手段で行われた符号化を識別する識別子を発生する
識別子発生手段とからなり、当該第1符号化モードでは
、当該識別子、第1計算手段による2つの基準値及び各
サンプルの符号化データを伝送単位とし、当該第2符号
化モードでは、当該識別子、当該第1計算手段の一方の
基準値、他方の基準値の圧縮データ、分布状況データ及
び各サンプルの符号化データを伝送単位とし、両伝送単
位が同じ長さであることを特徴とする。
The image information transmission device according to the present invention is a block that divides digital image data into blocks each consisting of a predetermined number of samples.
A locking means, a first calculation means for calculating two reference values regarding the dynamic range for each block, a second calculation means for calculating distribution situation data indicating a distribution situation of sample values within the block, and the first calculation means. a first encoding mode for encoding samples within a block based on two reference values of the first calculation means; and encoding samples within the block based on the two reference values of the first calculation means and distribution status data of a second calculation means; a second encoding mode, and encoding means for encoding each sample in either of the two encoding modes according to the dynamic range of each block; and an identifier generating means for generating an identifying identifier, and in the first encoding mode, the identifier, the two reference values by the first calculation means, and the encoded data of each sample are used as transmission units, and the second encoding In this mode, the transmission unit is the identifier, one reference value of the first calculation means, compressed data of the other reference value, distribution status data, and encoded data of each sample, and both transmission units have the same length. It is characterized by

〔作用〕[Effect]

ダイナミック・レンジに応じて2種類の符号化の何れか
一方を選択して符号化を行うが、何れの符号化を採用す
るにしても、伝送符号長が一定になるようにしているの
で、復号処理が容易になる。
Encoding is performed by selecting one of two types of encoding depending on the dynamic range, but no matter which encoding is adopted, the transmission code length is kept constant, so decoding Processing becomes easier.

また、どちらの符号化によるかを示す識別子を付加する
ことにより、両符号化が一画面の画像情報のなかで混在
したとしても、復号時に容易に判別できる。つまり、1
画面の情報をブロック化した場合に、各ブロックにおけ
るダイナミック・レンジに応じて適切な符号化を任意に
選択できることになり、それだけ、効率的に伝送量を圧
縮できることになる。
Further, by adding an identifier indicating which encoding is used, even if both encodings are mixed in one screen of image information, it can be easily distinguished at the time of decoding. In other words, 1
When screen information is divided into blocks, appropriate encoding can be arbitrarily selected according to the dynamic range of each block, and the amount of transmission can be compressed more efficiently.

〔実施例〕〔Example〕

以下、図面を参照しt本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例としてのテレビジョン信号符
号化装置の構成ブロック図を示す。第1図において、1
0はディジタル画像信号の入力端子である。本実施例で
用いられるテレビジョン信号はNTSC方式に準拠した
ものとし、入力端子10にはNTSCテレビジョン信号
が入力される。11は入力端子10に入力されたテレビ
ジョン信号を搬送周波数Escの4倍のサンプリング周
波数でサン7“リングし、1サンプル当たり8ビツトの
ディジタル・テレビジョン信号にするA/D変換器であ
る。12は、水平走査線単位で順次入力されるディジタ
ル・テレビジョン信号を一旦メモリなどに記憶し、続出
順序を変えて読み出すことにより、ブロック内での水平
走査線単位に走査順序を編集して出力するブロック化回
路である。図示実施例では、水平方向4サンプル、垂直
4ラインを1ブロツクとする。
FIG. 1 shows a block diagram of a television signal encoding apparatus as an embodiment of the present invention. In Figure 1, 1
0 is an input terminal for a digital image signal. The television signal used in this embodiment is based on the NTSC system, and the NTSC television signal is input to the input terminal 10. Reference numeral 11 denotes an A/D converter that samples the television signal input to the input terminal 10 at a sampling frequency four times the carrier frequency Esc, and converts it into a digital television signal of 8 bits per sample. 12 stores the digital television signals that are input sequentially in units of horizontal scanning lines in a memory, etc., and reads them out after changing the sequential order, thereby editing the scanning order in units of horizontal scanning lines within a block and outputting the same. In the illustrated embodiment, one block consists of four samples in the horizontal direction and four lines in the vertical direction.

ブロック化回路12で並べ換えられたサンプル列は、最
小値検出器14、最大値検出器16、ブロック内平均値
算出器18及び遅延回路20に印加される。平均値算出
回路18は1ブロツク分のサンプル値を積算する積算回
路と、当該積算回路の積算値をサンプル点の個数、即ち
16で除算する除算回路と、当該除算回路の除算結果を
ホールドするホールド回路とからなり、1ブロツク分の
サンプル値の平均値m0を出力する。減算器22は、最
大値検出器16で検出された最大値MAXと、最小値検
出器14で検出された最小値MINとの差を計算する。
The sample sequence rearranged by the blocking circuit 12 is applied to a minimum value detector 14, a maximum value detector 16, an intra-block average value calculator 18, and a delay circuit 20. The average value calculation circuit 18 includes an integration circuit that integrates sample values for one block, a division circuit that divides the integrated value of the integration circuit by the number of sample points, that is, 16, and a hold that holds the division result of the division circuit. It consists of a circuit and outputs the average value m0 of sample values for one block. The subtractor 22 calculates the difference between the maximum value MAX detected by the maximum value detector 16 and the minimum value MIN detected by the minimum value detector 14.

最小値検出器14の出力MIN 、減算器22の出力O
R(・MAX−河IN)、最大値検出器16の出力MA
X及び平均値検出器18の出力m0は、それぞれ遅延回
路24,26.28.30を介して変換回路32に印加
される。
Output MIN of minimum value detector 14, output O of subtractor 22
R(・MAX-RIIN), output MA of maximum value detector 16
X and the output m0 of the average value detector 18 are applied to the conversion circuit 32 via delay circuits 24, 26, 28, and 30, respectively.

変換回路32には遅延回路20からA/D変換器11で
形成されるサンプル値DTも入力されており、MAX、
MIN、DR,mo ニ基づきDRを量子化し、DTが
どの量子化ステップに属するかを示すインデックスID
を出力する。この詳細は後述する。尚、遅延回路24.
26.28.30は遅延回路20から変換回路32に印
加されるサンプル値DTとのタイミング調節用である。
The sample value DT formed by the A/D converter 11 is also input from the delay circuit 20 to the conversion circuit 32, and MAX,
Index ID that quantizes DR based on MIN, DR, mo and indicates which quantization step DT belongs to.
Output. The details will be described later. Note that the delay circuit 24.
26, 28, and 30 are for timing adjustment with the sample value DT applied from the delay circuit 20 to the conversion circuit 32.

本実施例では、ディジタル・テレビジョン信号を符号化
する方法として、1ブロツク分のサンプル値DTにおけ
るダイナミック・レンジDRを第6図(a)に示すよう
に8等分し、各サンプル値DTがダイナミック・レンジ
のどの分割エリアに属するかを表す3ビツトのインデッ
クス10.と、各ブロックのダイナミック・レンジを表
す情報として上記MAX、MINのデータをそれぞれ8
ビツトで形成し、サンプル値DTに代わってMAX、 
MIN、 ID+ とを出力する第1動作モードと、ダ
イナミック・レンジDRを第6図(blに示すようにM
rNとmoの間を4等分、慣。とMAXの間を4等分し
、各サンプル値DTがダイナミック・レンジのどの分割
エリアに属するかを表す3ビツトのインデックス10.
と、各ブロックのダイナミック・レンジを表す情報とし
て前記MAXのデータを8ビツト、MIN、meのデー
タをそれぞれ4ビツトで形成し、サンプル値DTに代わ
って、衿^X。
In this embodiment, as a method of encoding a digital television signal, the dynamic range DR in one block of sample values DT is divided into eight equal parts as shown in FIG. 6(a), and each sample value DT is A 3-bit index indicating which divided area of the dynamic range it belongs to10. And the above MAX and MIN data are each 8 as information representing the dynamic range of each block.
MAX, instead of the sample value DT.
The first operating mode outputs MIN, ID+ and the dynamic range DR as shown in Figure 6 (bl).
Divide the space between rN and mo into four equal parts. and MAX, and a 3-bit index 10. which indicates which divided area of the dynamic range each sample value DT belongs to.
Then, as information representing the dynamic range of each block, the MAX data is formed with 8 bits, and the MIN and me data are each formed with 4 bits, and instead of the sample value DT, the MAX data is formed with 8 bits, and the MAX data is formed with 4 bits each.

MINI 1110+ 1Dzを出力する第2動作モー
ドとをダイナミック・レンジDRに従い適応的に切り換
える。
A second operation mode that outputs MINI 1110+ 1Dz is adaptively switched according to the dynamic range DR.

34は遅延回路26からダイナミック・レンジDRを受
け゛、動作モード識別用の識別子を出力する識別子発生
回路である。具体的には、動作モード選択用の闇値とD
Rとを比較し、DRが当該閾値以下の場合には、第1動
作モードを指定する識別子MD1を出力し、その他の場
合には第2動作モードを指定する識別子Mozを出力す
る。
34 is an identifier generation circuit which receives the dynamic range DR from the delay circuit 26 and outputs an identifier for identifying the operation mode. Specifically, the darkness value for operation mode selection and D
When DR is less than or equal to the threshold value, an identifier MD1 specifying the first operation mode is output, and in other cases, an identifier Moz specifying the second operation mode is output.

変換回路36.38及びパラレル・シリアル変換回路4
0は上記第2動作モードの選択時に機能する回路であり
、具体的には、変換回路36は8ビツトのMINを4ビ
ツトのMIN”に変換し、変換回路38は8ビツトのm
oを4ビツトのm。”に変換する。このような変換は例
えば、8ビツトの入力データに対し、対応する4ビツト
・データを出力するメモリ・テーブル方式で構成されて
いる。パラレル・シリアル変換回路40は、変換回路3
6及び変換回路38からの4ビット信号をシリアルの、
つまり8ビツトの信号に変換する。選択回路42は上記
第1動作モードの選択時には、遅延回路24からのMI
N  (8ビツト)を選択し、第2動作モ−ドの選択時
にはパラレル・シリアル変換回路40からの8ビット信
号を選択する。・ 遅延回路28からのMAX 、識別子発生回路からの識
別子MD、選択回路42の選択出力及び変換回路32か
らのインデックスIDは、データ列形成回路44に印加
される。データ列形成回路44は、これらの入力信号を
シリアル・データ列に変換して出力する。第5図(a)
は第1動作モード選択時の出力データ列を示し、同(b
)は第2動作モード選択時の出力データ列を示す。この
ように、どちらの動作モード時もデータ列形成回路44
から出力されるデータ列の長さは同じであり固定長とな
るので、出力されデータ列を伝送したり、記録再生する
場合にも、その信号処理を簡単な構成で行うことができ
るようになり、特に、記録再生の場合には特殊再生など
を容易に行うことができるようになる。
Conversion circuit 36, 38 and parallel/serial conversion circuit 4
0 is a circuit that functions when the second operation mode is selected. Specifically, the conversion circuit 36 converts 8-bit MIN into 4-bit MIN'', and the conversion circuit 38 converts 8-bit MIN'' into 4-bit MIN''.
o is a 4-bit m. ”. Such conversion is configured, for example, by a memory table method that outputs 4-bit data corresponding to 8-bit input data.
6 and the 4-bit signal from the conversion circuit 38 in serial form.
In other words, it is converted into an 8-bit signal. The selection circuit 42 selects the MI from the delay circuit 24 when selecting the first operation mode.
N (8 bits) is selected, and when the second operation mode is selected, the 8-bit signal from the parallel-to-serial conversion circuit 40 is selected. - MAX from the delay circuit 28, the identifier MD from the identifier generation circuit, the selection output of the selection circuit 42, and the index ID from the conversion circuit 32 are applied to the data string forming circuit 44. The data string forming circuit 44 converts these input signals into a serial data string and outputs the serial data string. Figure 5(a)
indicates the output data string when the first operation mode is selected;
) indicates an output data string when the second operation mode is selected. In this way, in either operation mode, the data string forming circuit 44
Since the length of the data strings output from the two is the same and fixed length, the signal processing can be performed with a simple configuration when transmitting, recording and reproducing the output data strings. In particular, in the case of recording and reproduction, special reproduction and the like can be performed easily.

第2図は変換回路32の具体的構成例を示す。FIG. 2 shows a specific example of the configuration of the conversion circuit 32.

入力信号MIN、 MAX、 DTは、変換回路50.
52に印加される。平均値m0は変換回路52に印加さ
れる。
Input signals MIN, MAX, DT are input to the conversion circuit 50.
52. The average value m0 is applied to the conversion circuit 52.

変換回路50.52の出力及びダイナミック・レンジD
Rは出力選択回路54に印加される。変換回路50は上
述の第1動作モードでの符号化を行い、変換回路52は
第2動作モードでの符号化を行う。
Output and dynamic range D of conversion circuit 50.52
R is applied to the output selection circuit 54. The conversion circuit 50 performs encoding in the first operation mode described above, and the conversion circuit 52 performs encoding in the second operation mode.

それぞれ3ビツトのインデックスID+、IDzを出力
する。出力選択回路54は、識別子発生回路34におけ
る識別子発生と同じ条件の下で、ダイナミック・レンジ
DRに応じて、変換回路50又は同52の出力を選択し
て出力する。
Each outputs 3-bit index ID+ and IDz. The output selection circuit 54 selects and outputs the output of the conversion circuit 50 or 52 according to the dynamic range DR under the same conditions as when the identifier generation circuit 34 generates the identifier.

第3図は変換回路50の具体例を示す。減算器72はM
AXからMINを減算し、ダイナミック・レンジDRを
出力する。このダイナミック・レンジは除算器74で1
78にされてから、比較器81に直接、また乗算器75
〜80を介して比較器82〜87に供給される。乗算器
75〜80はそれぞれ、入力信号を2倍、3倍−・7倍
する。減算器88はブロック内のサンプル値DTからM
INを減算し、その減算結果DT’(・DT−MIN)
を比較器81〜87の他方の入力に印加する。各比較器
81〜87は、比較結果01〜C7をプライオリティ・
エンコーダ90に供給する。減算器88の出力DT’ 
に応じて01〜C7は以下のようになる。
FIG. 3 shows a specific example of the conversion circuit 50. The subtracter 72 is M
Subtract MIN from AX and output dynamic range DR. This dynamic range is divided by divider 74 to 1
78 and then directly to the comparator 81 and also to the multiplier 75.
-80 to comparators 82-87. Multipliers 75 to 80 multiply the input signal by 2 times, 3 times - 7 times, respectively. A subtracter 88 subtracts M from the sample value DT in the block.
Subtract IN and the subtraction result DT'(・DT-MIN)
is applied to the other inputs of comparators 81-87. Each comparator 81-87 prioritizes comparison results 01-C7.
The signal is supplied to the encoder 90. Output DT' of subtracter 88
01 to C7 are as follows according to the following.

(1)0≦DT’ <(1/8)DR C1=C2=C3=C4・C3=C6・C7・0(2)
  (1/8)DR≦DT″ < (2/8)DRCI
−1,C2=C3=C4,C54C6=C7=0(31
(2/8)DR≦DT’ <(3/8)DRCl・C2
=1 、 C3・C4・C3=C6=C7=0(4) 
 (3/8)DR5DT’ <(4/8)DRC1=C
2=C3・1. C4=C5=C6=C7・0+51 
 (4/8)DR≦DT’ <(5/8)DRCl・C
2・C3・C4=1 、 C5・C6=C7・0(6)
  (5/8)DR≦DT’ <(6/8)DRC1=
C2・C3・C4=C5・1. C6=C7=0(7)
  (6/8)DR≦DT’ <(7/8)DRCl、
C2・C3・C4・C3=C6=1 、 C7=0(8
)  (7/8)DR≦DT” <DR。
(1) 0≦DT'<(1/8) DR C1=C2=C3=C4・C3=C6・C7・0(2)
(1/8) DR≦DT″ < (2/8) DRCI
-1, C2=C3=C4, C54C6=C7=0(31
(2/8) DR≦DT'< (3/8) DRCl・C2
=1, C3・C4・C3=C6=C7=0(4)
(3/8) DR5DT'< (4/8) DRC1=C
2=C3・1. C4=C5=C6=C7・0+51
(4/8) DR≦DT'< (5/8) DRCl・C
2・C3・C4=1, C5・C6=C7・0(6)
(5/8)DR≦DT'<(6/8)DRC1=
C2・C3・C4=C5・1. C6=C7=0(7)
(6/8)DR≦DT'<(7/8)DRCl,
C2・C3・C4・C3=C6=1, C7=0(8
) (7/8) DR≦DT” <DR.

C1・C2・C3・c4=c5=c6=c7・1条件(
11,(2)、 (3)、 (41,(5)、 (61
,(7)、 (8)はそれぞれ、第6図(a)のエリア
AI+ Affi+ Aff、 A4+ A!l+ A
6゜A?、 A8を示す。プライオリティ・エンコーダ
90は上記(1)のとき(000) 、(21のとき(
001) 、(3)のとき(010) 、(4)のとき
(011) 、(51のとき(100) 、(61のと
き(101) 、(7)のとき(110) 、(8)の
とき(111)の3ビツトのインデックスID、を出力
する。
C1・C2・C3・c4=c5=c6=c7・1 condition (
11, (2), (3), (41, (5), (61
, (7), and (8) are respectively areas AI+Affi+Aff and A4+A! in FIG. 6(a). l+A
6°A? , indicates A8. The priority encoder 90 outputs (000) at (1) above and (000 at (21)) above.
001), (3) (010), (4) (011), (51 (100), (61 (101), (7) (110), (8) The 3-bit index ID of time (111) is output.

第4図は変換回路52の詳細を示す。減算器100はサ
ンプル値DTからMINを減算し、減算器102はmo
からMINを減算し、減算器104はMAXからmoを
減算する。減算器102の出力(me−旧N)は除算器
106により1/4にされた後、乗算器107.108
及び比較器110に印加される。乗算器107,108
はそれぞれ、入力信号を2倍、3倍して比較器111.
112に印加する。減算器104の出力(MAX−mo
)は除算器114で174にされた後、乗算器115.
IL6及び加算器1〕7に印加される。乗算器115,
116はそれぞれ入力信号を2倍、3倍し、加算器11
8.119に供給する。加算器117,118,119
には減算器102の出力が印加されており、その加算結
果は比較器120,121,122,123の一方の入
力に印加される。比較器110〜112,120〜12
3の他方の人力には、減算器100の出力DT’ (・
DT−旧N)が供給されている。
FIG. 4 shows details of the conversion circuit 52. A subtracter 100 subtracts MIN from the sample value DT, and a subtracter 102 subtracts MIN from the sample value DT.
MIN is subtracted from MAX, and the subtracter 104 subtracts mo from MAX. The output (me-old N) of the subtracter 102 is divided into 1/4 by the divider 106, and then output to the multipliers 107 and 108.
and is applied to comparator 110. Multipliers 107, 108
respectively double and triple the input signals and send them to the comparators 111.
112. Output of subtracter 104 (MAX-mo
) is divided into 174 by the divider 114, and then the multiplier 115 .
It is applied to IL6 and adder 1]7. multiplier 115,
116 doubles and triples the input signal, respectively, and adds
8.119 feed. Adders 117, 118, 119
The output of the subtracter 102 is applied to the subtracter 102, and the addition result is applied to one input of the comparators 120, 121, 122, and 123. Comparators 110-112, 120-12
3, the output DT' (・
DT-formerly N) is supplied.

比較器110〜112,120〜123の出力をD1〜
D7とすると、各場合について以下のD1〜D7がプラ
イオリティ・エンコーダ124に入力される。即ち、 (1)0≦DT’ < (1/4) (me−MIN)
Dl・D2・D3・D4・D5・D6=07=0(21
(1/4)(mo−旧N)≦DT’<(2/4)(mo
−MTN)D1=1. D2=03=04=05=06
=07=0(31(2/4)(mo−MIN)≦DT’
<(3/4)(mo−MIN)D1=02=1 、 D
3・D4=D5=06・Dl・0(4) (3/4) 
(me−MIN)≦DT’ <m6−MINDl・D2
=03・1.D4・D5・D6=D7=0(5)  m
 o −M T N  ≦DT’<(1/4)(MAX
−mo)+(no−MIN)D1=02=03=04=
1 、 D5・D6=D7・0(6)  (1/4)(
MAX−me)+ (mo−MIN)   ≦DT’ 
<(2/4)(MAX−mo) + (me−旧N) DI=02・D3=04=05=1. D6・Dl・0
(7)  (2/4) (MAX−mo) + (mo
−MIN)  ≦DT’ <(3/4) (MAX−慣
。)+(mo−MIN) DI=02=03=04=05.D6=1  、  D
7=0(8)  (3/4)(MAX−mo)+ (n
+(1−MIN)  ≦DT’ <MAX−MIND1
=02=03=04=05=06・D7=1条件(1)
、 (2)、 (3)、 (4)、 (5)、 (6)
、 +7)、 (8)はそれぞれ第6図(b)のエリア
B+、Bz、B3.B4.Bs、Bb、Bt、Bsを示
す。プライオリティ・エンコーダ124は、各場合につ
いて変換回路50の場合と同様の3ビツトを割り当て、
インデックス102を出力する。
The outputs of comparators 110 to 112, 120 to 123 are D1 to
D7, the following D1 to D7 are input to the priority encoder 124 for each case. That is, (1) 0≦DT'< (1/4) (me-MIN)
Dl・D2・D3・D4・D5・D6=07=0(21
(1/4)(mo-old N)≦DT'<(2/4)(mo
-MTN)D1=1. D2=03=04=05=06
=07=0(31(2/4)(mo-MIN)≦DT'
<(3/4)(mo-MIN)D1=02=1, D
3・D4=D5=06・Dl・0(4) (3/4)
(me-MIN)≦DT'<m6-MINDl・D2
=03・1. D4・D5・D6=D7=0(5) m
o −M T N ≦DT'<(1/4) (MAX
-mo)+(no-MIN)D1=02=03=04=
1, D5・D6=D7・0(6) (1/4)(
MAX-me)+ (mo-MIN) ≦DT'
<(2/4) (MAX-mo) + (me-old N) DI=02・D3=04=05=1. D6・Dl・0
(7) (2/4) (MAX-mo) + (mo
-MIN) ≦DT'< (3/4) (MAX - custom) + (mo - MIN) DI = 02 = 03 = 04 = 05. D6=1, D
7=0(8) (3/4)(MAX-mo)+(n
+(1-MIN) ≦DT'<MAX-MIND1
=02=03=04=05=06・D7=1 Condition (1)
, (2), (3), (4), (5), (6)
, +7), and (8) are respectively in areas B+, Bz, and B3. in FIG. 6(b). B4. Bs, Bb, Bt, Bs are shown. The priority encoder 124 allocates the same three bits in each case as in the conversion circuit 50;
The index 102 is output.

第7図は第1図の符号化装置に対応するディジタル・テ
レビジョン信号復号装置の概略構成を示す。不図示の伝
送路から入力されたディジタル・テレビジョン信号は入
力端子200からモード識別回路202、最大値・最小
値分離回路204、最大値・最小値・平均値分離回路2
06及びインデックス分離回路20Bに印加される。モ
ード識別回路202はモード識別子MDを分離し、最大
値・最小値分離回路204は、モード識別回路202か
らの識別子間が間、(第1動作モード)の場合に、最大
値MAX及び最小値MINを分離して出力し、最大値・
最小値・平均値分離回路206は、モード識別回路20
2からの識別子MD力<rIDt  (第2動作モード
)の場合に、最大値MAX並びに4ビツトの最小値旧N
゛及び平均値m0”を分離して出力し、インデックス分
離回路208はインデックス部分を分離して出力する。
FIG. 7 shows a schematic configuration of a digital television signal decoding apparatus corresponding to the encoding apparatus of FIG. 1. A digital television signal input from a transmission path (not shown) is sent from an input terminal 200 to a mode identification circuit 202, a maximum value/minimum value separation circuit 204, and a maximum value/minimum value/average value separation circuit 2.
06 and the index separation circuit 20B. The mode identification circuit 202 separates the mode identifier MD, and the maximum value/minimum value separation circuit 204 separates the maximum value MAX and minimum value MIN when the identifiers from the mode identification circuit 202 are between (first operation mode). Separate and output the maximum value
The minimum value/average value separation circuit 206 is the mode identification circuit 20
If the identifier MD force from 2 < rIDt (second operating mode), the maximum value MAX and the 4-bit minimum value old N
The index separation circuit 208 separates and outputs the index part.

各分離回路に供給されるデータ列はブロック毎で固定長
符号となっているので、これらの分離は極めて容易であ
る。尚、これらに分離のために、図示しないクロック発
生回路が設けられている。
Since the data strings supplied to each separation circuit are fixed-length codes for each block, their separation is extremely easy. Note that a clock generation circuit (not shown) is provided for separation between these.

復号回路210は、分離回路202,204゜206.
208により分離された各データから各サンプル値DT
を復号し、D/A変換器212に供給する。D/A変換
器212ではサンプリング周波数4fScを同期信号と
して、この復号されたサンプル値DTをアナログ信号に
変換することにより、NTSCテレビジョン信号を復元
し出力する。復号回路210の詳細を第8図に示す。2
20は第1動作モードでのインデックスID、から各サ
ンプル値を復元する復元回路、222は第2動作モード
でのインデックス10.から各サンプル値を復況する符
号化された信号を復元する復元回路、224は、モード
識別子MDに従い、復元回路220の出力DT、と復元
回路222の出力DT、との何れかを選択する選択回路
である。
The decoding circuit 210 includes separation circuits 202, 204, 206, .
Each sample value DT from each data separated by 208
is decoded and supplied to the D/A converter 212. The D/A converter 212 uses the sampling frequency 4fSc as a synchronizing signal to convert the decoded sample value DT into an analog signal, thereby restoring and outputting the NTSC television signal. Details of the decoding circuit 210 are shown in FIG. 2
20 is a restoration circuit that restores each sample value from the index ID in the first operation mode, and 222 is the index 10. in the second operation mode. A restoring circuit 224 for restoring the encoded signal that recovers each sample value from the restoring circuit 224 selects either the output DT of the restoring circuit 220 or the output DT of the restoring circuit 222 according to the mode identifier MD. It is a circuit.

第9図に復元回路220の構成例を示す。減算器226
はDR(=MAX−MIN)を計算し、除算器228に
供給する。除算器228は入力を178にして、乗算器
230〜235及び選択回路238に印加する。乗算器
230〜235は入力信号をそれぞれ2倍、3倍、4倍
、5倍、6倍、7倍して選択回路238に印加する。こ
れにより、選択回路238には、ダイナミック・レンジ
ORを8等分した場合の各境界値が入力される。選択回
路238にはまた、端子237から「0」が入力されて
いる。
FIG. 9 shows a configuration example of the restoration circuit 220. Subtractor 226
calculates DR (=MAX-MIN) and supplies it to the divider 228. The divider 228 makes the input 178 and applies it to the multipliers 230 to 235 and the selection circuit 238. Multipliers 230 to 235 multiply the input signals by 2, 3, 4, 5, 6, and 7, respectively, and apply the multiplied signals to the selection circuit 238. As a result, each boundary value when the dynamic range OR is divided into eight equal parts is input to the selection circuit 238. “0” is also input to the selection circuit 238 from the terminal 237.

選択回路238は各サンプルのインデックス10゜に応
じて、8個の入力の何れか1つを選択して出力する。そ
の関係を表1に示す。
The selection circuit 238 selects and outputs one of the eight inputs according to the index 10° of each sample. The relationship is shown in Table 1.

除算器240は除算器228の出力を半分にしてDR/
16を形成し、加算器242は選択回路238の選択出
力に除算器240の出力を加算して代表値とする。加算
器242は更に、遅延回路241からのMINを加算す
る。遅延回路241はタイミング調節用である。加算器
242の出力は復元されたサンプル値DT、として選択
回路224(第8図)に供給される。
Divider 240 halves the output of divider 228 and outputs DR/
16, and an adder 242 adds the output of the divider 240 to the selected output of the selection circuit 238 to obtain a representative value. Adder 242 further adds MIN from delay circuit 241. The delay circuit 241 is for timing adjustment. The output of adder 242 is supplied as restored sample value DT to selection circuit 224 (FIG. 8).

第10図は復元回路222の詳細を示す。変換回路24
3はメモリ・テーブルなどにより構成され、4ビツトの
MIN’を8ビツトのMINに変換し、変換回路245
はやはりメモリ・テーブルなどにより構成され、4ビツ
トのm。゛を8ビツトのm。に変換する。減算器244
はm。と旧Nの差を計算し、減算器246はMAXとm
oの差を計算する。除算器248は減算器244の出力
(mo−旧N)を178にして、乗算器249,250
,251及び選択回路252に供給する。乗算器249
,250,251はそれぞれ入力信号を3倍、5倍、7
倍して選択回路252に供給する。除算器254は減算
器246の出力(MAX−mo)を178にして、乗算
器255゜256.257及び加算器258に印加する
。乗算器255,256,257はそれぞれ、入力信号
を3倍、5倍、7倍して加算器259,260゜261
に印加する。各加算器258〜261は減算器244の
出力(mo−MIN)を加算して選択回路252に供給
する。選択回路252は各サンプルのインデックスID
2に応じて8個の入力の何れか1つを選択して出力する
。その関係を表2に示す。
FIG. 10 shows details of the restoration circuit 222. Conversion circuit 24
3 consists of a memory table, etc., converts 4-bit MIN' into 8-bit MIN, and converts it to a conversion circuit 245.
is also composed of a memory table, etc., and is a 4-bit m.゛ is an 8-bit m. Convert to Subtractor 244
is m. and the old N, and the subtracter 246 calculates the difference between MAX and m
Calculate the difference of o. The divider 248 sets the output (mo-old N) of the subtracter 244 to 178, and multipliers 249 and 250
, 251 and the selection circuit 252. Multiplier 249
, 250, and 251 multiply the input signal by 3, 5, and 7, respectively.
The multiplied signal is multiplied and supplied to the selection circuit 252. The divider 254 makes the output (MAX-mo) of the subtracter 246 178 and applies it to the multiplier 255°256.257 and the adder 258. Multipliers 255, 256, and 257 multiply the input signal by 3, 5, and 7, respectively, and adders 259, 260° 261
to be applied. Each adder 258 to 261 adds the output (mo-MIN) of the subtracter 244 and supplies the result to the selection circuit 252. The selection circuit 252 selects the index ID of each sample.
2, one of the eight inputs is selected and output. The relationship is shown in Table 2.

選択回路252の出力は加算器262に印加される。加
算器262には遅延回路264を介して?IINが印加
されており、両信号の加算結果が復元されたサンプル値
DT2として第8図の選択回路224に印加される。
The output of selection circuit 252 is applied to adder 262. The adder 262 is connected to the delay circuit 264? IIN is applied, and the result of addition of both signals is applied as a restored sample value DT2 to the selection circuit 224 in FIG. 8.

以上説明してきたように、本実施例では、前述のような
2種類の動作モードにて画像情報の1種であるテレビジ
ョン信号を符号化することにより、少ない情報量であっ
ても画質などの劣化の少ない状態に符号化して伝送でき
ると共に、前述のような2種類の動作モードに基づいて
符号化した場合、その符号化により得られるデータ列の
単位符号長が動作モードの種類に応じて変化することな
く、また、当該データ列中、前記2種類の動作モードに
基づくデータ列が混在する場合でも、伝送されてきたデ
ータ列が何れの動作モードで符号化されたデータである
かを確実に判別し、元の信号に復元することができる。
As explained above, in this embodiment, by encoding the television signal, which is a type of image information, in the two types of operation modes described above, even if the amount of information is small, it is possible to improve the image quality etc. It can be encoded and transmitted in a state with less deterioration, and when encoding is performed based on the two types of operation modes as described above, the unit code length of the data string obtained by the encoding changes depending on the type of operation mode. In addition, even if data strings based on the two types of operation modes are mixed in the data string, it is possible to reliably determine in which operating mode the transmitted data string is encoded. can be identified and restored to the original signal.

表1 尚、NTSCテレビジョン信号の符号化伝送を例にとっ
て説明したが、本発明はこれに限定されず、例えば、P
AL方式、SECAM方式のテレビジョン信号の符号化
伝送装置や、テレビジョン信号以外の画像信号、例えば
ファクシミリ信号などの伝送装置に適用しても同様の効
果が得られる。
Table 1 Although the explanation has been given by taking the encoded transmission of an NTSC television signal as an example, the present invention is not limited to this.
Similar effects can be obtained even when applied to a coding transmission device for television signals of the AL system or SECAM system, or a transmission device for image signals other than television signals, such as facsimile signals.

表2 〔発明の効果] 以上の説明から容易に理解できるように、本発明によれ
ば、ダイナミック・レンジを考慮した複数の符号化を任
意に選択できるばかりか、その伝送単位の符号長を一定
にするので、復号系での信号処理が極めて簡単になる。
Table 2 [Effects of the Invention] As can be easily understood from the above explanation, according to the present invention, not only can a plurality of encodings be arbitrarily selected in consideration of the dynamic range, but also the code length of the transmission unit can be kept constant. Therefore, signal processing in the decoding system becomes extremely simple.

従って、より少ない伝送量で画像情報を伝送(記録再生
)できる。
Therefore, image information can be transmitted (recorded and reproduced) with a smaller amount of transmission.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例としての符号化装置の構成ブ
ロック図、第2図は第1図の変換回路32の詳細図、第
3図及び第4図はそれぞれは第2図の変換回路50.5
2の詳細図、第5図は第1図のデータ列形成回路44の
出力符号列の例、第6図は第2図の変換回路50.52
での量子化の区分例、第7図は復号装置の構成例、第8
図は第7図の復号回路210の詳細例、第9図及び第1
0図はそれぞれ第8図の復元回路220.222の詳細
例である。 14・−・最小値検出器 16−最大値検出器 18−
ブロック内平均値算出器 32−変換回路 34・・・
識別子発生回路 42−選択回路 44−・−データ列
形成回路
FIG. 1 is a block diagram of the configuration of an encoding device as an embodiment of the present invention, FIG. 2 is a detailed diagram of the conversion circuit 32 shown in FIG. 1, and FIGS. 3 and 4 are the conversion circuits shown in FIG. circuit 50.5
2, FIG. 5 is an example of the output code string of the data string forming circuit 44 of FIG. 1, and FIG. 6 is a detailed diagram of the conversion circuit 50, 52 of FIG. 2.
Fig. 7 shows an example of the quantization division in
The figure shows a detailed example of the decoding circuit 210 in FIG. 7, FIG.
0 are detailed examples of the restoration circuits 220 and 222 of FIG. 8, respectively. 14-- Minimum value detector 16- Maximum value detector 18-
Intra-block average value calculator 32-conversion circuit 34...
Identifier generation circuit 42-Selection circuit 44-.-Data string formation circuit

Claims (1)

【特許請求の範囲】[Claims] ディジタル画像データを所定数のサンプルからなるブロ
ックに分割するブロック化手段と、ブロック毎にダイナ
ミック・レンジに関する2つの基準値を計算する第1計
算手段と、ブロック内サンプル値の分布状況を示す分布
状況データを計算する第2計算手段と、当該第1計算手
段の2つの基準値に基づきブロック内サンプルを符号化
する第1符号化モードと、当該第1計算手段の2つの基
準値及び第2計算手段の分布状況データに基づきブロッ
ク内サンプルを符号化する第2符号化モードとを具備し
、ブロック毎のダイナミック・レンジに応じて両符号化
モードの何れか一方により各サンプルを符号化する符号
化手段と、当該符号化手段で行われた符号化を識別する
識別子を発生する識別子発生手段とからなり、当該第1
符号化モードでは、当該識別子、第1計算手段による2
つの基準値及び各サンプルの符号化データを伝送単位と
し、当該第2符号化モードでは、当該識別子、当該第1
計算手段の一方の基準値、他方の基準値の圧縮データ、
分布状況データ及び各サンプルの符号化データを伝送単
位とし、両伝送単位が同じ長さであることを特徴とする
画像情報伝送装置。
a blocking means for dividing digital image data into blocks each consisting of a predetermined number of samples; a first calculating means for calculating two reference values regarding dynamic range for each block; and a distribution state indicating a distribution state of sample values within the block. a second calculation means for calculating data, a first encoding mode for encoding samples within a block based on two reference values of the first calculation means, two reference values of the first calculation means and a second calculation; and a second encoding mode that encodes the samples in the block based on the distribution situation data of the means, and encodes each sample by either of the two encoding modes depending on the dynamic range of each block. and an identifier generating means for generating an identifier for identifying the encoding performed by the first encoding means,
In the encoding mode, the identifier is 2 by the first calculation means.
The encoded data of one reference value and each sample is used as a transmission unit, and in the second encoding mode, the identifier, the first
one reference value of the calculation means, compressed data of the other reference value,
An image information transmission device characterized in that distribution status data and encoded data of each sample are used as a transmission unit, and both transmission units have the same length.
JP29741087A 1987-11-27 1987-11-27 Image coding device Expired - Fee Related JP2992992B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP29741087A JP2992992B2 (en) 1987-11-27 1987-11-27 Image coding device
DE19883853618 DE3853618T2 (en) 1987-11-27 1988-11-22 Device for transmitting image information.
EP19880311034 EP0318244B1 (en) 1987-11-27 1988-11-22 Image information transmission apparatus
US07/683,499 US5070402A (en) 1987-11-27 1991-04-10 Encoding image information transmission apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29741087A JP2992992B2 (en) 1987-11-27 1987-11-27 Image coding device

Publications (2)

Publication Number Publication Date
JPH01140881A true JPH01140881A (en) 1989-06-02
JP2992992B2 JP2992992B2 (en) 1999-12-20

Family

ID=17846143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29741087A Expired - Fee Related JP2992992B2 (en) 1987-11-27 1987-11-27 Image coding device

Country Status (1)

Country Link
JP (1) JP2992992B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123834A (en) * 1985-11-25 1987-06-05 Sony Corp Coding transmission system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123834A (en) * 1985-11-25 1987-06-05 Sony Corp Coding transmission system

Also Published As

Publication number Publication date
JP2992992B2 (en) 1999-12-20

Similar Documents

Publication Publication Date Title
US4918523A (en) Digital video formatting and transmission system and method
US4868653A (en) Adaptive digital video compression system
US4785349A (en) Digital video decompression system
US5225904A (en) Adaptive digital video compression system
US5079630A (en) Adaptive video compression system
US5122873A (en) Method and apparatus for selectively encoding and decoding a digital motion video signal at multiple resolution levels
US5070402A (en) Encoding image information transmission apparatus
US4941042A (en) Television transmission system including a hybrid encoding circuit
US5043809A (en) Encoding apparatus
US7212680B2 (en) Method and apparatus for differentially compressing images
JPH01140881A (en) Picture information transmitter
JP2550573B2 (en) High-efficiency encoder for color television signals.
JPS6370682A (en) High efficiency coding device for component signal
EP0318244A2 (en) Image information transmission apparatus
AU624089B2 (en) Digital video compression system
AU625594B2 (en) Digital video decompression system
US5038221A (en) Luminance encoded digital audio system
KR100202480B1 (en) Method and apparatus for compressing audio frame size
JP2732565B2 (en) Encoding device
AU622880B2 (en) Digital video transmission system
JPH05183889A (en) Image encoder
JPH08322047A (en) Predictive coding device and predictive decoding device
JPH1093977A (en) Image signal processor and its method
JPH01251974A (en) Coding device and decoding device
JPH08149465A (en) Band-compressed signal restoring device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees