JPH01135154A - パケット交換装置 - Google Patents
パケット交換装置Info
- Publication number
- JPH01135154A JPH01135154A JP62291768A JP29176887A JPH01135154A JP H01135154 A JPH01135154 A JP H01135154A JP 62291768 A JP62291768 A JP 62291768A JP 29176887 A JP29176887 A JP 29176887A JP H01135154 A JPH01135154 A JP H01135154A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- priority
- data
- packet data
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 33
- 238000004891 communication Methods 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims 1
- 238000007456 delayed laparoscopic cholecystectomy Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパケット交換装置に関し、特に特定の種類のパ
ケットに対する遅延時間の制御を行い、交換網のトラヒ
ックを増大させないようにしたパケット交換装置に関す
る。
ケットに対する遅延時間の制御を行い、交換網のトラヒ
ックを増大させないようにしたパケット交換装置に関す
る。
よく知られているように、高速情報通信システムの一つ
に情報を送り先１発信者、優先順位などによって一つず
つの通信データの小包（パケット）のようなものにして
伝送するパケット交換システムがある。
に情報を送り先１発信者、優先順位などによって一つず
つの通信データの小包（パケット）のようなものにして
伝送するパケット交換システムがある。
このようなパケット交換システムにはパケット交換装置
が用いられるが、従来、この種のパケット交換装置は、
パケット・データの交換処理において、遅延時間により
パケット・データの廃棄を行わないのが一般的であった
。
が用いられるが、従来、この種のパケット交換装置は、
パケット・データの交換処理において、遅延時間により
パケット・データの廃棄を行わないのが一般的であった
。
上述した従来のパケット交換装置は、遅延時間によるパ
ケット・データの廃棄を行わないため、例えば、音声パ
ケットや画像パケットのように実時間性が厳しいが、必
ずしも完全に転送される必要がないようなデータを大量
にかつ高速に処理する場合において、トラヒックが増加
すると全体的に遅延時間が増大し、結果として受信端末
においてこれらのパケット・データが廃棄され、交換網
のトラヒックを単に増加させるという欠点があった。
ケット・データの廃棄を行わないため、例えば、音声パ
ケットや画像パケットのように実時間性が厳しいが、必
ずしも完全に転送される必要がないようなデータを大量
にかつ高速に処理する場合において、トラヒックが増加
すると全体的に遅延時間が増大し、結果として受信端末
においてこれらのパケット・データが廃棄され、交換網
のトラヒックを単に増加させるという欠点があった。
本発明の目的は、必ずしも完全に転送される必要がない
ようなデータを大量にかつ高速に処理する場合において
、これらのパケット・データを受信端末に渡る以前にお
いて処理し、パケット交換網のトラヒックを増大させな
いようにしたパケット交換装置を提供することにある。
ようなデータを大量にかつ高速に処理する場合において
、これらのパケット・データを受信端末に渡る以前にお
いて処理し、パケット交換網のトラヒックを増大させな
いようにしたパケット交換装置を提供することにある。
本発明では、
（ｉ）受信したパケット信号のヘッダ部を解釈し、実時
間性の厳しい優先パケットとそれ以外の非優先パケット
とに選別する解釈選別回路と、上記受信した優先パケッ
トを格納する受信側優先パケットメモリと、上記受信し
た非優先パケットを格納する受信側非優先パケットメモ
リと、これら２種類のメモリに格納されているパケット
・データをパケット・データ転送手段に送出するべく制
御する受信パケット・データ転送制御回路と、を有する
パケット受信部と、 （ｉｉ ）上記パケット受信部からパケット・データ転
送手段を介して送られてくる優先パケットを格納する送
信側優先パケットメモリと、非優先パケットを格納する
送信側非優先パケットメモリと、これら２種類のメモリ
から取り出されたパケット・データを通信回線にパケッ
ト信号として多重化して送出するパケット信号多重送信
回路と、パケット・データに付加された時間情報を定期
的に更新し、その結果この時間情報が一定値に達したと
きに対応するパケット・データを送信側優先パケットメ
モリから廃棄する時計回路と、上記２種類のメモリから
パケット・データを取り出し上記パケット信号多重送信
回路へ送り出すよう制御する送信パケット・データ転送
制御回路とを有するパケット送信部 とをパケット交換装置に具備させ、特定の受信パケット
が一定時間以上パケット交換機内に滞留すると廃棄する
ことにより、遅延時間制御を行うようにしたものである
。
間性の厳しい優先パケットとそれ以外の非優先パケット
とに選別する解釈選別回路と、上記受信した優先パケッ
トを格納する受信側優先パケットメモリと、上記受信し
た非優先パケットを格納する受信側非優先パケットメモ
リと、これら２種類のメモリに格納されているパケット
・データをパケット・データ転送手段に送出するべく制
御する受信パケット・データ転送制御回路と、を有する
パケット受信部と、 （ｉｉ ）上記パケット受信部からパケット・データ転
送手段を介して送られてくる優先パケットを格納する送
信側優先パケットメモリと、非優先パケットを格納する
送信側非優先パケットメモリと、これら２種類のメモリ
から取り出されたパケット・データを通信回線にパケッ
ト信号として多重化して送出するパケット信号多重送信
回路と、パケット・データに付加された時間情報を定期
的に更新し、その結果この時間情報が一定値に達したと
きに対応するパケット・データを送信側優先パケットメ
モリから廃棄する時計回路と、上記２種類のメモリから
パケット・データを取り出し上記パケット信号多重送信
回路へ送り出すよう制御する送信パケット・データ転送
制御回路とを有するパケット送信部 とをパケット交換装置に具備させ、特定の受信パケット
が一定時間以上パケット交換機内に滞留すると廃棄する
ことにより、遅延時間制御を行うようにしたものである
。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例を示すブロック構成図であ
り、ｎ個のパケット送受信回路が、パケット・データ転
送手段である２種類のバスによって接続されている場合
を示している。
り、ｎ個のパケット送受信回路が、パケット・データ転
送手段である２種類のバスによって接続されている場合
を示している。
図において、ｎ個のパケット送受信回路（以下、ＤＬＣ
と記す）１００〜ｎ００は、全て同一の構成であるので
ＤＬＣＴＩ ＯＯだけについて代表して説明し、その他
のＤＬＣについての説明を省略する。
と記す）１００〜ｎ００は、全て同一の構成であるので
ＤＬＣＴＩ ＯＯだけについて代表して説明し、その他
のＤＬＣについての説明を省略する。
通信回線ｎ０８から受信したパケット信号のヘッダ部を
解釈し選別する回路（以下、ＬＤＭＸと記す＞ｎｏｌは
、受信した実時間性の厳しい優先パケットを格納するバ
ッファ・メモリ（以下、ＲＢＦＨと記す）ｎｏ２と、そ
れ以外の受信した実時間性の厳しくない非優先パケット
を格納するバッファ・メモリ（以下、ＲＢＦＬと記す）
ｎ０３に接続されている。
解釈し選別する回路（以下、ＬＤＭＸと記す＞ｎｏｌは
、受信した実時間性の厳しい優先パケットを格納するバ
ッファ・メモリ（以下、ＲＢＦＨと記す）ｎｏ２と、そ
れ以外の受信した実時間性の厳しくない非優先パケット
を格納するバッファ・メモリ（以下、ＲＢＦＬと記す）
ｎ０３に接続されている。
上記ＲＢＦＨｎ ０２は、パケット・データ転送手段の
一つであるデータ転送バス（以下、ＤＢＵＳと記す）１
と、受信パケットデータ転送制御回路（以下、ＲＤＴＣ
と記す）ｎ０４に接続され、また上記ＲＢＦＬｎ Ｑ
３はＤＢＵＳＩとＲＤＴＣｎＯ４に接続され、このＲＤ
ＴＣｎＯ４は、もう一つのパケット・データ転送手段で
あるステータス転送バス（以下、５ＢＬＩＳと記す）２
に接続されている。
一つであるデータ転送バス（以下、ＤＢＵＳと記す）１
と、受信パケットデータ転送制御回路（以下、ＲＤＴＣ
と記す）ｎ０４に接続され、また上記ＲＢＦＬｎ Ｑ
３はＤＢＵＳＩとＲＤＴＣｎＯ４に接続され、このＲＤ
ＴＣｎＯ４は、もう一つのパケット・データ転送手段で
あるステータス転送バス（以下、５ＢＬＩＳと記す）２
に接続されている。
また、通信回線ｎ１８に対して送信すべき実時間性の厳
しい優先パケットを格納するバッファ・メモリ（以下、
ＴＢＦＨと記す）ｎ１２は、パケット信号多重送信回路
（以下、ＭＰＸと記す）ｎ１１と、パケット・データ転
送制御回路（以下、ＴＤＴＣと記す）ｎ１４と、更に転
送パケット・データ分離回路（以下、ＢＤＭＸと記す）
ｎ１５を介してＤＢＵＳ １に接続されている。
しい優先パケットを格納するバッファ・メモリ（以下、
ＴＢＦＨと記す）ｎ１２は、パケット信号多重送信回路
（以下、ＭＰＸと記す）ｎ１１と、パケット・データ転
送制御回路（以下、ＴＤＴＣと記す）ｎ１４と、更に転
送パケット・データ分離回路（以下、ＢＤＭＸと記す）
ｎ１５を介してＤＢＵＳ １に接続されている。
通信回線ｎ１８に対して送信すべき実時間性の厳しくな
い非優先パケットを格納するバッファ・メモリ（以下、
ＴＢＦＬと記す）ｎ１３は、上記ＭＰＸｎｌｌと、ＴＤ
ＴＣ？１１４とに接続され、更にＢＤＭＸｎ １５を介
してＤＢＵＳ ｌに接続され、ＴＤＴＣｎ １４は５Ｂ
ＵＳ２とＢＤＭＸｎ １５とＴＢＦＨｎ １２ならびに
ＴＢＦＬｎ １３に接続されている。
い非優先パケットを格納するバッファ・メモリ（以下、
ＴＢＦＬと記す）ｎ１３は、上記ＭＰＸｎｌｌと、ＴＤ
ＴＣ？１１４とに接続され、更にＢＤＭＸｎ １５を介
してＤＢＵＳ ｌに接続され、ＴＤＴＣｎ １４は５Ｂ
ＵＳ２とＢＤＭＸｎ １５とＴＢＦＨｎ １２ならびに
ＴＢＦＬｎ １３に接続されている。
更に、第２図にバッファ・メモリ内の１個のデータブロ
ックの例を示すが、ここに示すようなパケット・データ
に付随した時計情報を更新し、その結果、時計情報が一
定値を超過した場合、このパケット・データをバッファ
・メモリから廃棄する機能を有する時計回路（以下、Ｔ
ＭＲと記す）ｎ０５は、ＲＢＦＨｎ ０２およびＴＢＦ
Ｈｎ１２に接続されている。
ックの例を示すが、ここに示すようなパケット・データ
に付随した時計情報を更新し、その結果、時計情報が一
定値を超過した場合、このパケット・データをバッファ
・メモリから廃棄する機能を有する時計回路（以下、Ｔ
ＭＲと記す）ｎ０５は、ＲＢＦＨｎ ０２およびＴＢＦ
Ｈｎ１２に接続されている。
次に、第１図を用いて、ＤＬＣ１００に収容された通信
回線１０８から受信されたパケット信号が、本パケット
交換装置によって交換処理され、ＤＬＣｎ ００に収容
された通信回線ｎ１８から送信される場合について説明
する。
回線１０８から受信されたパケット信号が、本パケット
交換装置によって交換処理され、ＤＬＣｎ ００に収容
された通信回線ｎ１８から送信される場合について説明
する。
ＬＤＭＸ １０１はパケットを受信すると、そのパケッ
トヘッダを解釈した上で、実時間性の厳しい優先パケッ
トならばそのパケット・データをＲＢＦＨ１０２へ格納
し、さもなければＲＢＦＬ １０３へ格納する。その際
ＬＤＭＸ １０１は、受信パケットのヘッダ変換を行い
、送信側ＤＬＣｎ ００から通信回線に送信されるべき
パケット・データであるという情報と、予め交換機内滞
留時間として定められている値を時間情報の初期値とし
て設定する。
トヘッダを解釈した上で、実時間性の厳しい優先パケッ
トならばそのパケット・データをＲＢＦＨ１０２へ格納
し、さもなければＲＢＦＬ １０３へ格納する。その際
ＬＤＭＸ １０１は、受信パケットのヘッダ変換を行い
、送信側ＤＬＣｎ ００から通信回線に送信されるべき
パケット・データであるという情報と、予め交換機内滞
留時間として定められている値を時間情報の初期値とし
て設定する。
パケットデータブロックが、−度上記ＲＢＦＨ１０２に
格納されると、そのデータブロック内の時計情報がＴＭ
Ｒ１０５によって定期的に減算される。ＴＭＲＩ Ｑ
５は、ＲＢＦＨ１０２およびＴＢＦ）１１１２内に格納
されている全てのデータブロックの時計情報を定期的に
更新する。ここで、もしも更新した後の時計情報が「０
」になったならば、このデータブロックは、交換機内滞
留時間超過と判断されて、ＲＢＦＨｌｏ ２から廃棄さ
れる。同時に、その廃棄されたイベントはＲＤＴＣ１０
４に通知され、ＲＢＦＨに関するキューインク情報が更
新される。
格納されると、そのデータブロック内の時計情報がＴＭ
Ｒ１０５によって定期的に減算される。ＴＭＲＩ Ｑ
５は、ＲＢＦＨ１０２およびＴＢＦ）１１１２内に格納
されている全てのデータブロックの時計情報を定期的に
更新する。ここで、もしも更新した後の時計情報が「０
」になったならば、このデータブロックは、交換機内滞
留時間超過と判断されて、ＲＢＦＨｌｏ ２から廃棄さ
れる。同時に、その廃棄されたイベントはＲＤＴＣ１０
４に通知され、ＲＢＦＨに関するキューインク情報が更
新される。
ＲＤＴＣ１０４は、ＲＢＦＨＩ Ｏ２ないしＲＢＦＬ１
０３にパケットが受信されると、ＲＢＦＨ内に先に格納
されたデータから優先的に送信側ＤＬＣｎ ＯＯにパケ
ット・データの転送制御を行う。
０３にパケットが受信されると、ＲＢＦＨ内に先に格納
されたデータから優先的に送信側ＤＬＣｎ ＯＯにパケ
ット・データの転送制御を行う。
先ず、５ＢＵＳ２を介してＤＬＣｎＯＯ内のＴＤＴＣｎ
１４に対し、優先パケット・データの転送要求と、こ
のパケット・データが格納されているＲＢＦＨ内のバッ
ファ・メモリ番号および転送データ量を通知する。
１４に対し、優先パケット・データの転送要求と、こ
のパケット・データが格納されているＲＢＦＨ内のバッ
ファ・メモリ番号および転送データ量を通知する。
次に、ＤＬＣｎ ００内のＴＤＴＣｎ １４は、ＢＤＭ
Ｘｎ １５を制御しながらＤＬＣ１００内のＲＢＦＨ１
０２に格納されているＤＬＣｎ ００向けのパケット・
データを、ＤＬＣｎ ００内のＴＢＦＨｎ１２に転送す
る。パケット・データの転送が完了すると、ＴＤＴＣｎ
１４は５ＢＵＳ２を介してＤＬＣＩ ＯＯ内のＲＤＴ
Ｃ１０４に、パケット・データの転送完了の旨を通知す
る。そこで、ＲＤＴＣ１０４は、ＤＬＣｎ ００内のＴ
ＢＦＨｎ １２に対して転送完了したパケット・データ
が格納されていたデータブロック面を解放し、新たなパ
ケラトの受信に備える。
Ｘｎ １５を制御しながらＤＬＣ１００内のＲＢＦＨ１
０２に格納されているＤＬＣｎ ００向けのパケット・
データを、ＤＬＣｎ ００内のＴＢＦＨｎ１２に転送す
る。パケット・データの転送が完了すると、ＴＤＴＣｎ
１４は５ＢＵＳ２を介してＤＬＣＩ ＯＯ内のＲＤＴ
Ｃ１０４に、パケット・データの転送完了の旨を通知す
る。そこで、ＲＤＴＣ１０４は、ＤＬＣｎ ００内のＴ
ＢＦＨｎ １２に対して転送完了したパケット・データ
が格納されていたデータブロック面を解放し、新たなパ
ケラトの受信に備える。
ＴＢＦＨｎ １２に格納されたパケットデータブロック
において、ＲＢＦＨ内に滞留中の時計情報がそのまま引
き継がれ、ＲＢＦＨ１０２の場合と同様にＴＭＲｎ０５
によって定期的に減算される。
において、ＲＢＦＨ内に滞留中の時計情報がそのまま引
き継がれ、ＲＢＦＨ１０２の場合と同様にＴＭＲｎ０５
によって定期的に減算される。
ここでもしも更新した後の時計情報が「Ｏ」になったな
らば、このデータブロックは交換機内滞留時間超過と判
断されて、ＴＢＦＨ１０２から廃棄される。同時に、そ
の廃棄イベントはＴＤＴＣｎ１４に通知され、ＴＢＦＨ
に関するキューイング情報が更新される。
らば、このデータブロックは交換機内滞留時間超過と判
断されて、ＴＢＦＨ１０２から廃棄される。同時に、そ
の廃棄イベントはＴＤＴＣｎ１４に通知され、ＴＢＦＨ
に関するキューイング情報が更新される。
ＤＬＣｎ ００において、ＭＰＸｎｌｌは、優先パケッ
ト・データを格納するＴＢＦＨｎ １２から優先的に通
信回線にパケット信号の送信を行う。
ト・データを格納するＴＢＦＨｎ １２から優先的に通
信回線にパケット信号の送信を行う。
パケット信号の転送が完了すると、ＭＰＸｎ １１はＲ
ＤＴＣ１０４にパケット信号送信完了の旨を通知する。
ＤＴＣ１０４にパケット信号送信完了の旨を通知する。
そこで、ＲＤＴＣ１０４は、通信回線に対して送信完了
したパケット・データの格納されていたバッファ・メモ
リ面を解放し、他のＤＬＣからの新たなパケット・デー
タの受信に備える。
したパケット・データの格納されていたバッファ・メモ
リ面を解放し、他のＤＬＣからの新たなパケット・デー
タの受信に備える。
また、ＬＤＭＸ １０１でパケットヘッダを解釈した結
果、実時間性の厳しくない非優先パケットのときは、そ
のパケット・データはＲＢＦＬ １０３からＲＢＦＬｎ
１３へ転送された後に、ＭＰＸｎｌｌを介して通信回線
ｎ１８へ送信される。ただし、ＲＢＦＬ１０３にパケッ
ト・データの受信された旨がＤＬＣｎ ＯＯに通知され
る場合と、パケット・データがＴＢＦＬｎ １３へＴＢ
ＦＬ １１３から転送される場合と、ＴＢＦＬｎ １３
から通信回線に送信される場合は、優先制御機能が働く
。
果、実時間性の厳しくない非優先パケットのときは、そ
のパケット・データはＲＢＦＬ １０３からＲＢＦＬｎ
１３へ転送された後に、ＭＰＸｎｌｌを介して通信回線
ｎ１８へ送信される。ただし、ＲＢＦＬ１０３にパケッ
ト・データの受信された旨がＤＬＣｎ ＯＯに通知され
る場合と、パケット・データがＴＢＦＬｎ １３へＴＢ
ＦＬ １１３から転送される場合と、ＴＢＦＬｎ １３
から通信回線に送信される場合は、優先制御機能が働く
。
以上説明したように本発明によれば、必ずしも完全に転
送される必要がないようなデータを大量にかつ高速に処
理する場合において、これらのパケット・データを受信
端末に渡る以前に所定の遅延時間より大になったなら廃
棄処理してしまっているので、パケット交換網のトラヒ
ックを増大させないようにすることができる。
送される必要がないようなデータを大量にかつ高速に処
理する場合において、これらのパケット・データを受信
端末に渡る以前に所定の遅延時間より大になったなら廃
棄処理してしまっているので、パケット交換網のトラヒ
ックを増大させないようにすることができる。
第１図は本発明のパケット交換装置の一実施例を示すブ
ロック構成図、第２図は本発明のパケット交換装置に適
用するパケット・データブロックを示す構成図である。 １・・・・・・データ転送バス （ＤＢＵＳ、パケット・データ転送手段）、２・・・・
・・ステータス転送ハス （ＳＢＵＳ、パケット・データ転送手段）、１００〜ｎ
００・・・・・・パケット送受信回路（ＤＬＣ）、 １０１〜ｎ０１・・・・・・解釈選別回路（ＬＤＭＸ）
、１０２〜ｎ０２・・・・・・バッファ・メモリ（ＲＢ
ＦＨ１受信側優先パケットメモリ）、１０３〜ｎ０３・
・・・・・バッファ・メモリ（ＲＢＦＬ、受信側非優先
パケットメモリ）、１０４〜ｎ０４・・・・・・受信パ
ケット・データ転送制御回路（ＲＤＴＣ）、 １０５〜ｎ０５・・・・・・時計回路（ＴＭＲ）、１１
１〜ｎｌｌ・・・・・・パケット信号多重送信回路（Ｍ
ＰＸ）、 １１２〜ｎ１２・・・・・・バッファ・メモリ（ＴＢＦ
Ｈ，送信側優先パケットメモリ）、１１３〜ｎ１３・・
・・・・バッファ・メモリ（ＴＢＦＬ、送信側非優先パ
ケットメモリ）、１１４〜ｎ１４・・・・・・送信パケ
ット・データ転送制御回路（ＴＤＴＣ）、 １１５〜ｎ１５・・・・・・転送パケット・データ分離
回路（ＢＤＭＸ）、 １０８、ｎｏ８，１１８．ｎ１８・・・・・・通信回線
。 出 願 人 日本電気株式会社 代 理 人
ロック構成図、第２図は本発明のパケット交換装置に適
用するパケット・データブロックを示す構成図である。 １・・・・・・データ転送バス （ＤＢＵＳ、パケット・データ転送手段）、２・・・・
・・ステータス転送ハス （ＳＢＵＳ、パケット・データ転送手段）、１００〜ｎ
００・・・・・・パケット送受信回路（ＤＬＣ）、 １０１〜ｎ０１・・・・・・解釈選別回路（ＬＤＭＸ）
、１０２〜ｎ０２・・・・・・バッファ・メモリ（ＲＢ
ＦＨ１受信側優先パケットメモリ）、１０３〜ｎ０３・
・・・・・バッファ・メモリ（ＲＢＦＬ、受信側非優先
パケットメモリ）、１０４〜ｎ０４・・・・・・受信パ
ケット・データ転送制御回路（ＲＤＴＣ）、 １０５〜ｎ０５・・・・・・時計回路（ＴＭＲ）、１１
１〜ｎｌｌ・・・・・・パケット信号多重送信回路（Ｍ
ＰＸ）、 １１２〜ｎ１２・・・・・・バッファ・メモリ（ＴＢＦ
Ｈ，送信側優先パケットメモリ）、１１３〜ｎ１３・・
・・・・バッファ・メモリ（ＴＢＦＬ、送信側非優先パ
ケットメモリ）、１１４〜ｎ１４・・・・・・送信パケ
ット・データ転送制御回路（ＴＤＴＣ）、 １１５〜ｎ１５・・・・・・転送パケット・データ分離
回路（ＢＤＭＸ）、 １０８、ｎｏ８，１１８．ｎ１８・・・・・・通信回線
。 出 願 人 日本電気株式会社 代 理 人
Claims (1)
- 【特許請求の範囲】 複数個のパケット送受信回路と、これらを相互に接続
するパケット・データ転送手段とを有するパケット交換
装置において、 受信したパケット信号のヘッダ部を解釈し、実時間性の
厳しい優先パケットとそれ以外の非優先パケットとに選
別する解釈選別回路と、上記受信した優先パケットを格
納する受信側優先パケットメモリと、上記受信した非優
先パケットを格納する受信側非優先パケットメモリと、
これら２種類のメモリに格納されているパケット・デー
タをパケット・データ転送手段に送出するべく制御する
受信パケット・データ転送制御回路と、を有するパケッ
ト受信部と、 上記パケット受信部からパケット・データ転送手段を介
して送られてくる優先パケットを格納する送信側優先パ
ケットメモリと、非優先パケットを格納する送信側非優
先パケットメモリと、これら２種類のメモリから取り出
されたパケット・データを通信回線にパケット信号とし
て多重化して送出するパケット信号多重送信回路と、パ
ケット・データに付加された時間情報を定期的に更新し
、その結果この時間情報が一定値に達したときに対応す
るパケット・データを送信側優先パケットメモリから廃
棄する時計回路と、上記２種類のメモリからパケット・
データを取り出し上記パケット信号多重送信回路へ送り
出すよう制御する送信パケット・データ転送制御回路と
、を有するパケット送信部 とを具備し、特定の受信パケットが一定時間以上パケッ
ト交換機内に滞留すると廃棄することにより、遅延時間
制御を行うようにしたことを特徴とするパケット交換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291768A JPH01135154A (ja) | 1987-11-20 | 1987-11-20 | パケット交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62291768A JPH01135154A (ja) | 1987-11-20 | 1987-11-20 | パケット交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135154A true JPH01135154A (ja) | 1989-05-26 |
Family
ID=17773168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62291768A Pending JPH01135154A (ja) | 1987-11-20 | 1987-11-20 | パケット交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135154A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329590A (ja) * | 1989-06-27 | 1991-02-07 | Matsushita Electric Works Ltd | 伝送処理方式 |
| JPH0494237A (ja) * | 1990-08-09 | 1992-03-26 | Fujitsu Ltd | Ａｔｍ交換通話路における優先制御方式 |
| US6829219B1 (en) | 1999-03-29 | 2004-12-07 | Nec Corporation | Routing processing method in packet transmission and system therefor |
-
1987
- 1987-11-20 JP JP62291768A patent/JPH01135154A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329590A (ja) * | 1989-06-27 | 1991-02-07 | Matsushita Electric Works Ltd | 伝送処理方式 |
| JPH0494237A (ja) * | 1990-08-09 | 1992-03-26 | Fujitsu Ltd | Ａｔｍ交換通話路における優先制御方式 |
| US6829219B1 (en) | 1999-03-29 | 2004-12-07 | Nec Corporation | Routing processing method in packet transmission and system therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793978A (en) | System for routing packets by separating packets in to broadcast packets and non-broadcast packets and allocating a selected communication bandwidth to the broadcast packets | |
| US5787084A (en) | Multicast data communications switching system and associated method | |
| US5802059A (en) | Signal receiving apparatus | |
| EP1137225A1 (en) | A switch and a switching method | |
| CA2130403C (en) | Atm switching system and cell control method | |
| US7558269B2 (en) | Method for transmitting high-priority packets in an IP transmission network | |
| EP1128612A2 (en) | Transmission of high-priority, real-time traffic on low-speed communications links | |
| CN102132535B (zh) | 在通信网中传输数据分组的方法和交换装置 | |
| EP0544454A2 (en) | Packet transmission system | |
| JPH0628361B2 (ja) | パケツト交換方式 | |
| US4583219A (en) | Trunk for packet switching | |
| US8908510B2 (en) | Communication link with intra-packet flow control | |
| JPH01135154A (ja) | パケット交換装置 | |
| JPH0471377B2 (ja) | ||
| EP0266126B1 (en) | High speed digital trunk interface and method of using same | |
| US20220209985A1 (en) | Data transmission method, segment telegram and automation communication network | |
| JPS6228905B2 (ja) | ||
| JPS61216545A (ja) | 高速パケツト交換方式 | |
| JP3500565B2 (ja) | メッセージ分割通信方法及び通信システム | |
| JPH04307831A (ja) | 送信バッファ制御装置 | |
| JP2510875B2 (ja) | トラヒック監視方式 | |
| JP2563821B2 (ja) | パケット送信装置 | |
| JPS5828979B2 (ja) | デ−タフレ−ム伝送方式 | |
| JPH0129108B2 (ja) | ||
| JP2000183966A (ja) | Ｌａｎシステムにおけるスイッチの優先度付パケット転送方式 |