JPH01135035A - Film carrier - Google Patents
Film carrierInfo
- Publication number
- JPH01135035A JPH01135035A JP62292117A JP29211787A JPH01135035A JP H01135035 A JPH01135035 A JP H01135035A JP 62292117 A JP62292117 A JP 62292117A JP 29211787 A JP29211787 A JP 29211787A JP H01135035 A JPH01135035 A JP H01135035A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- tape
- carrier
- sprocket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 238000007789 sealing Methods 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 5
- 239000011888 foil Substances 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000007687 exposure technique Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 241000283216 Phocidae Species 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000002431 foraging effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフィルムキャリアに関し、特に、当該キャリア
における配線の改良技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a film carrier, and particularly to a technique for improving wiring in the carrier.
半導体素子の組込み技術の一つにフィルムキャリア方式
がある。このフィルムキャリア方式は、別称テープキャ
リア方式とかＴＡＢ（ＴＡＰＥＡＵＴＯＭＡＴＥＤ Ｂ
ＯＮＤＩＮＧ）方式とも称されている。One of the technologies for integrating semiconductor elements is the film carrier method. This film carrier method is also known as the tape carrier method or TAB (TAPE AUTOMATED B).
It is also called the ONDING method.
当該方式は、要すれば、長尺のスプロケットホール付フ
ィルムテープに半導体素子を連続的に組込んでいく方法
である。This method is a method in which semiconductor elements are successively assembled into a long film tape with sprocket holes.
この方式における主要工程は、テープ工程とチノブ工程
と組立工程とから成り、テープ工程では、例えばポリイ
ミドフィルムを適宜幅（例工ば３５ ＩＩｍ ）にスリ
ットし、それにスプロケットホールおよびデバイスホー
ルな規格に基づきパンチングし、次いで、銅箔などの導
体箔をラミネートし、ホトレジスト技術、エツチング技
術を用いて所要のリードパターンを形成する。The main processes in this method consist of a tape process, a chinobu process, and an assembly process. In the tape process, for example, a polyimide film is slit to an appropriate width (for example, 35 IIm), and sprocket holes and device holes are slit according to specifications. After punching, a conductive foil such as copper foil is laminated, and a required lead pattern is formed using photoresist technology and etching technology.
前記スプロケットホｉルは、フィルムの送すおよび位置
合せなどのために、フィルムの幅方向両端部に複数適宜
間隔をおいて孔設される。一方、デバイスホールは牛導
体素子（チップ）を組込むためのもので、フィルムの幅
方向路中央部に複数、チップを組込むするに充分な大き
さをもって適宜間隔で孔設される。A plurality of sprocket wheels are provided at appropriate intervals at both ends of the film in the width direction for feeding and positioning the film. On the other hand, the device holes are for incorporating conductive elements (chips), and a plurality of holes are provided at appropriate intervals in the center of the widthwise path of the film and are large enough to incorporate the chips.
このデバイスホール内には前記リードパターンの先端部
が例えばフィンガ状に突出され、このフィンカ状のリー
ド（パターン）の先端部にチップをフェイスアップで位
置合せしてボンディングする。チップの電極には一般に
Ａｕバンブを形成しておき、これをテープ上のフィンガ
リードにボンディングする方法がとられるが、当ａＩＪ
−ドの先端にバンブを形成する場合もある。The tips of the lead patterns protrude into the device holes in the form of fingers, for example, and the chip is aligned face-up and bonded to the tips of the finker-shaped leads (patterns). Generally, a method is used in which Au bumps are formed on the electrodes of the chip and bonded to the finger leads on the tape.
- Sometimes a bump is formed at the tip of the blade.
フィンガリードのメツキには一般に無電解Ｓｎメツキと
電解Ａｕメツキが最も多く用いられており、前記ボンデ
ィング（熱圧着によるギヤングボンディング）Ｋ際し、
Ａ ｕ −Ｓ ｎ共晶合金を形成させるようにしてチッ
プとフィルムのフィンガリードの先端部とを接合させる
。従来の当該フィルムキャリアにおける上記テープ工程
は、テープにスプロケットホールおよびデバイスホール
を孔設しておき、銅箔をスプロケットホールの内側に（
スプロケットホールにかからないように）適当幅で貼着
して、それによりリードパターンを形成していた。Generally, electroless Sn plating and electrolytic Au plating are most often used for plating finger leads, and in the bonding (guyang bonding by thermocompression bonding) K,
The chip and the tip of the finger lead of the film are bonded to form an Au-Sn eutectic alloy. In the conventional tape process for the film carrier, sprocket holes and device holes are formed in the tape, and copper foil is placed inside the sprocket holes (
A lead pattern was formed by adhering it to an appropriate width (so as not to cover the sprocket hole).
従って、当該リードパターンはスプロケットホールの内
側にのみ形成され、尚該テープの両スプロケットホール
とテープの両端縁との間には配線は施されていなかった
。Therefore, the lead pattern was formed only inside the sprocket hole, and no wiring was provided between both sprocket holes of the tape and both edges of the tape.
なお、゛当該フィルムキャリア形成仕術について運べた
特許の例としては、特開昭５５−’６３８５７号公報が
あげられる。Incidentally, an example of a patent related to the film carrier forming method is JP-A-55-'63857.
しかるに、テープキャリアの配線パターンの設計におい
て、チップの多ピン化、大型ｒヒによりキャリアテープ
上配線の微細比が進んでいるか、近時は七の配線設計を
スプロケットホール内側だけで行うことがスペースの点
で難しくなりつつあり、キャリアテープの配線の引きま
わしのマージンがなくなってきた。However, in designing the wiring pattern of a tape carrier, perhaps due to the increase in the number of pins of chips and the increase in the size of R/H, the finer ratio of wiring on the carrier tape is progressing. This is becoming increasingly difficult, and the margin for routing the carrier tape wiring is running out.
本発明はこのような配線の引きまわし’１１／系にし、
配線設計の自由度を増すことのできる技術を提供するこ
とを目的′とする。The present invention uses such wiring routing '11/system,
The purpose is to provide technology that can increase the degree of freedom in wiring design.
本発明の前記ならびＫそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention are:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を間単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
本発明では、従来利用されていないスプロケットホール
外側のスペースに着目し、ここに配線を形成するもので
ある。The present invention focuses on the space outside the sprocket hole, which has not been used conventionally, and forms wiring there.
そして、従来法と異なった製法でフィルムキャリアを製
造するようにし、導体箔を全面に貼着し、配線ハターン
形成後に、スプロケットホールを孔設するようにする。Then, the film carrier is manufactured using a manufacturing method different from the conventional method, in which conductive foil is pasted on the entire surface, and after wiring patterns are formed, sprocket holes are formed.
”
〔作用〕
上記のように、スプロケットホール外側の空き部分にも
配線を設けることにより、配線設計の自由度が増し、ま
た、当該配線は電気メツキ用の給電配線として使用でき
るばかりでなく、エージングの際にも、東には当該配線
があることにより、フィルムキャリアにおいて問題とな
っている静“’ａｔ破壊防止効果ｔも奏することができ
ろ。” [Function] As mentioned above, by providing wiring in the empty space outside the sprocket hole, the degree of freedom in wiring design increases.In addition, the wiring can not only be used as power supply wiring for electroplating, but also can be used for aging. Even in this case, the presence of the wiring on the east side can also provide the effect of preventing static damage, which is a problem in film carriers.
次に、本発明の実施例を図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the drawings.
第１図は本発明の実施例を示す平面図、第２図は第１図
Ａ−Ａ線に涜う断面図である。FIG. 1 is a plan view showing an embodiment of the present invention, and FIG. 2 is a sectional view taken along line A--A in FIG.
これら図にて、１はチップ、２は封止樹脂、３はキャリ
アテープ、４はスプロケットホール、５は内部配線、６
は外部配線、７は電他端子（バンプ）、８は配線端子（
フィンガ状リード）、９はテスト用パッドである。キャ
リアテープ３の幅方向両端ｉＫはスプロケットホール４
が孔設され、該スプロケットホール４とキャリアテープ
３の各端縁との間には、外部配線６が当該スプロケット
ホール４に宿って形成されている。In these figures, 1 is a chip, 2 is a sealing resin, 3 is a carrier tape, 4 is a sprocket hole, 5 is an internal wiring, 6 is a
is external wiring, 7 is electrical terminal (bump), 8 is wiring terminal (
9 is a test pad. Both widthwise ends iK of the carrier tape 3 are sprocket holes 4
An external wiring 6 is formed between the sprocket hole 4 and each edge of the carrier tape 3 so as to fit in the sprocket hole 4.
キャリアテープ３の幅方向中央部にはデバイスホール１
０が孔設され、当該デバイスホール１０内に突出した配
線端子８とチップ１のバンブ７とを接続するつ
前記スプロケットホール４の外側に設けた外部配＃Ｍ６
と上記配線端子８とを内部配線５を介して接続する。There is a device hole 1 in the center of the carrier tape 3 in the width direction.
An external wiring #M6 is provided outside the sprocket hole 4 to connect the wiring terminal 8 protruding into the device hole 10 and the bump 7 of the chip 1.
and the wiring terminal 8 are connected via the internal wiring 5.
チップｌの上方向からデバイスホール１０に例えはエポ
キシ樹脂よりなる封止ｗ＠２を周知のポツティング技術
により注入し、チップ１や配線端子８の一部や該配線端
子８とチップ１のバンプ７接合部を、封止樹脂２により
封止する。A sealant w@2 made of, for example, epoxy resin is injected into the device hole 10 from above the chip 1 using a well-known potting technique, and a part of the chip 1, the wiring terminal 8, and the wiring terminal 8 and the bump 7 of the chip 1 are injected into the device hole 10 from above. The joint portion is sealed with sealing resin 2.
キャリアテープ３は長尺のもので、スプロケットホール
４に活って施された外部配Ｉｗ６および該外部配線６に
対し直角方向に施された内部配線５により、キャリアテ
ープ３に組込みされた各チップ１は接続（モジュール化
）されている。The carrier tape 3 is long and has an external wiring Iw6 formed in the sprocket hole 4 and an internal wiring 5 perpendicular to the external wiring 6, so that each chip incorporated in the carrier tape 3 is 1 is connected (modularized).
外部配線６はメツキに際しての給電配線として使用する
ことができ、配線表面に電解ＡｕメツΦを施丁ことかで
きる。これにより、銅リードの耐腐蝕性を同上させるこ
とができる。この外部配線６はメツキ終了後には、例え
ば内部配線５の外部配＠６側端部にて切断することがで
きる。The external wiring 6 can be used as a power supply wiring during plating, and electrolytic Au plating Φ can be applied to the surface of the wiring. Thereby, the corrosion resistance of the copper lead can be improved. After plating the external wiring 6, the external wiring 6 can be cut, for example, at the end of the internal wiring 5 on the external wiring @6 side.
封止樹１］！２により封止されたまたは封止前のチップ
組立品は、テスト用パッド９により、その特性などのテ
スト後に、当該テスト用パッド９の内側配線端子８の適
宜位置で当配線端子８を切断し、当該封止組立品をプリ
ント配線基板などの実装用基板に実装することができる
。第１図および第２図に示すテープキャリアは次の様に
して製造できる。Seal tree 1]! After testing the characteristics of the chip assembly sealed by 2 or before sealing using the test pad 9, the wiring terminal 8 is cut at an appropriate position on the inner wiring terminal 8 of the test pad 9. , the encapsulation assembly can be mounted on a mounting substrate, such as a printed wiring board. The tape carrier shown in FIGS. 1 and 2 can be manufactured as follows.
キャリアテープ３にデバイスホール１０を孔設後、導体
箔などをラミネートし、導体層を形成する。After forming device holes 10 in the carrier tape 3, a conductive foil or the like is laminated to form a conductive layer.
次いで、スプロケットホール４をプレスにて孔設する。Next, sprocket holes 4 are formed using a press.
該導体層上にホトレジストを塗布し、写真露光技術によ
り配Ｓ端子８をパターニングする他、外部配線６および
内部配線５をもパターニングする。A photoresist is applied onto the conductor layer, and in addition to patterning the S terminal 8 using photo exposure technology, the external wiring 6 and internal wiring 5 are also patterned.
その後、チップ１をデバイスホールｌＯ内に組込みし、
封止樹脂２による封止を行なう。After that, insert the chip 1 into the device hole lO,
Sealing with sealing resin 2 is performed.
本発明によればスプロケットホール４の外側にも配線６
を形成することにより、配＋＠ｌ’ｌ能な面積は従来の
面積に対し約３８％の増加となり、３５ ａｍ幅のテー
プキャリアにおいて、キャリアテープ３の端縁からスプ
ロケットホール４までの幅は２龍あり、第１図では１本
の配線で示しているが、０．２■ピツチで例えば１０本
の配？ＩＭを引くことができる。According to the present invention, the wiring 6 is also provided outside the sprocket hole 4.
By forming this, the area that can be arranged is increased by about 38% compared to the conventional area, and in a tape carrier with a width of 35 am, the width from the edge of the carrier tape 3 to the sprocket hole 4 is There are 2 dragons, and in Figure 1 it is shown as one wire, but for example, 10 wires are wired at 0.2■ pitch? I can get an IM.
そのため、チップ１が大型化しても配線の引きまわしが
条になる。そして、配線設計の自由度が増す。Therefore, even if the chip 1 becomes larger, the routing of wiring becomes difficult. This increases the degree of freedom in wiring design.
また、外部配線６を電気メツキの際の給電配線として利
用することができる。Furthermore, the external wiring 6 can be used as a power supply wiring during electroplating.
さらに、ポリイミドフィルムよりなるキャリアテープ３
は帯電し易（、静電気の発生により、チップ１を静電破
壊する。導体よりなる外部配線６を設けることにより、
当該静電破壊を防止することかできる。Furthermore, a carrier tape 3 made of polyimide film
is easily charged (and causes electrostatic damage to the chip 1 due to the generation of static electricity. By providing the external wiring 6 made of a conductor,
This electrostatic damage can be prevented.
さらに、外部配線６を利用して、チップ１．１間を一気
的に接続し、キャリアテープ３によるモジュールを作る
ことが可能となった〇
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Furthermore, it has become possible to connect the chips 1 and 1 at once using the external wiring 6, and to create a module using the carrier tape 3. Although the present invention has been described above, it goes without saying that the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the spirit thereof.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
本発明によれば配線設計の自由度が増し、チップの大型
化に際しても配線の引きまわしが楽になり、キャリアテ
ープによるモジュールの製造か可能となり、静電破壊な
防止でき、電気メツキやニージングチストの際の給電配
線として利用することが可能となった。According to the present invention, the degree of freedom in wiring design is increased, wiring can be easily routed even when chips are enlarged, modules can be manufactured using carrier tape, electrostatic damage can be prevented, and electroplating and It has become possible to use it as power supply wiring during
第１図は本発明の実施例を示す平面図、第２図は第１図
Ａ−Ａ線断面図である。
１・・・チ°ツブ、２・・・封止樹脂、３・・・キャリ
アテープ、４・・・スプロケットホール、５・・・内部
配線、６・・・外部配線、７・・・電極端子（バンブ）
、８・・・配線端子、９・・・テスト用パッド、１０・
・・デバイスホール。
第 １ 図
第 ２ 図FIG. 1 is a plan view showing an embodiment of the present invention, and FIG. 2 is a sectional view taken along the line A--A in FIG. 1... Chip, 2... Sealing resin, 3... Carrier tape, 4... Sprocket hole, 5... Internal wiring, 6... External wiring, 7... Electrode terminal (Banbu)
, 8... Wiring terminal, 9... Test pad, 10...
...Device hole. Figure 1 Figure 2
Claims (1)
設するとともに、当該フィルムの幅方向両端部にスプロ
ケットホールを孔設し、かつ、当該フィルム表面に配線
を施して成るフィルムキャリアにおいて、当該フィルム
の幅方向両端縁と前記スプロケットホールとの間にも更
に配線を施して成ることを特徴とするフィルムキャリア
。 ２、フィルムキャリアが、デバイスホールを孔設したフ
ィルム表面全面に導体層を形成し、該導体層による配線
を形成後に、スプロケットホールを孔設して成る、特許
請求の範囲第１項記載のフィルムキャリア。[Claims] 1. A device hole is formed in the center of the long film in the width direction, sprocket holes are formed in both ends of the film in the width direction, and wiring is provided on the surface of the film. What is claimed is: 1. A film carrier comprising: further wiring between both edges in the width direction of the film and the sprocket hole. 2. The film according to claim 1, wherein the film carrier is formed by forming a conductor layer on the entire surface of the film having device holes formed therein, and forming sprocket holes after forming wiring using the conductor layer. career.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292117A JPH01135035A (en) | 1987-11-20 | 1987-11-20 | Film carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62292117A JPH01135035A (en) | 1987-11-20 | 1987-11-20 | Film carrier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135035A true JPH01135035A (en) | 1989-05-26 |
Family
ID=17777765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62292117A Pending JPH01135035A (en) | 1987-11-20 | 1987-11-20 | Film carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135035A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379053A (en) * | 1989-08-22 | 1991-04-04 | Matsushita Electric Ind Co Ltd | Film carrier |
-
1987
- 1987-11-20 JP JP62292117A patent/JPH01135035A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379053A (en) * | 1989-08-22 | 1991-04-04 | Matsushita Electric Ind Co Ltd | Film carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5892271A (en) | Semiconductor device | |
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| KR20050023930A (en) | Tape circuit substrate and semiconductor chip package using thereof | |
| JP3569025B2 (en) | Semiconductor device and electronic device using the same | |
| WO1999035682A1 (en) | Semiconductor device, manufacture thereof, and electronic device | |
| US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
| KR20240017393A (en) | Semiconductor device and manufacturing method thereof | |
| JPH07326644A (en) | Tape carrier and semiconductor device using the same | |
| JPH0831868A (en) | Bga semiconductor device | |
| JPH11176885A (en) | Semiconductor device and manufacture thereof, film carrier tape, circuit board and the electronic device | |
| US6444494B1 (en) | Process of packaging a semiconductor device with reinforced film substrate | |
| KR100196119B1 (en) | Semiconductor device and manufacturing method thereof and electron device | |
| JPH11191574A (en) | Semiconductor device | |
| JPH01135035A (en) | Film carrier | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JP2964781B2 (en) | Semiconductor device | |
| JP2836208B2 (en) | Film carrier tape | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| JP3262262B2 (en) | Method for manufacturing semiconductor device | |
| JPS58134450A (en) | Semiconductor device and manufacture thereof | |
| JP3033541B2 (en) | TAB tape, semiconductor device, and method of manufacturing semiconductor device | |
| JP2555878B2 (en) | Method of manufacturing film carrier tape | |
| JP3161203B2 (en) | Semiconductor mounting structure of tape carrier package type | |
| KR19980068016A (en) | Ball Grid Array (BGA) Semiconductor Package Using Flexible Circuit Board and Manufacturing Method Thereof | |
| CN116190325A (en) | Electronic package module and method for manufacturing the same |