JPH01125856A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH01125856A
JPH01125856A JP28304087A JP28304087A JPH01125856A JP H01125856 A JPH01125856 A JP H01125856A JP 28304087 A JP28304087 A JP 28304087A JP 28304087 A JP28304087 A JP 28304087A JP H01125856 A JPH01125856 A JP H01125856A
Authority
JP
Japan
Prior art keywords
electrode
mesfet
layer
circuit
hbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28304087A
Other languages
Japanese (ja)
Inventor
Hiroyuki Mizukami
博之 水上
Minoru Mogi
稔 茂木
Masatoshi Oga
大鋸 正俊
Takao Shinkawa
新川 敬郎
Isao Akitake
秋武 勇夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP28304087A priority Critical patent/JPH01125856A/en
Publication of JPH01125856A publication Critical patent/JPH01125856A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

PURPOSE:To inhibit a parasitic impedance, which is the main cause of the deterioration of high-frequency characteristics and is generated in a circuit coupling, by a method wherein a MESFET and a hetero-junction bipolar transistor(HBT) are constituted on the same semiconductor substrate. CONSTITUTION:An n<+> GaAs layer 2, an n-type GaAs layer 3 which is used as a collector, a p-type GaAs layer 4 which is used as a base, an n-type AlGaAs layer 5 which is used as an emitter and an n<+> GaAs layer 6 for the ohmic contact of the emitter are constituted on a semi-insulative GaAs substrate and moreover, a p<+> base layer 7 is formed outside of the layer 4 and collector, base and emitter electrodes 8, 9 and 10 for ohmic contact are respectively formed on the layers 2, 7 and 6 to constitute an HBT 11. Moreover, a drain electrode 13 is formed on the layer 2 by ohmic contact and a gate electrode 15 for Schottky junction is formed on an n-type GaAs layer 14 constituted in the layer 2 to constitute a MESFET 12, which is formed by using in common the electrode 8 of the HBT 11 as a source electrode. Thereby, a reduction in a parasitic impedance can be contrived.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特に高周波用集積回路に適
した半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and particularly to a semiconductor device suitable for a high frequency integrated circuit.

〔従来の技術〕[Conventional technology]

従来、高周波用集積回路にはSt(シリコン)バイポー
ラトランジスタに比べ高周波特性に優れるGaAs(ガ
リウム砒素)MESFETを用いる例が多い。通信用送
受信装置内の集積回路には、増幅器、周波数変換器、発
振器等を含み、特開昭57−128057号公報、特開
昭58−39052号公報等にはこれらの集積回路につ
いて記載されている。また、発振器については特開昭6
1−131603号公報等、周波数変換器については特
開昭60−7210号公報等でも論じられている。
Conventionally, GaAs (gallium arsenide) MESFETs, which have superior high frequency characteristics compared to St (silicon) bipolar transistors, are often used in high frequency integrated circuits. The integrated circuit in the communication transmitting/receiving device includes an amplifier, a frequency converter, an oscillator, etc., and these integrated circuits are described in JP-A-57-128057, JP-A-58-39052, etc. There is. Regarding the oscillator, Japanese Patent Application Laid-open No. 6
Frequency converters are also discussed in Japanese Patent Application Laid-open No. 1-131603, etc., and Japanese Patent Application Laid-Open No. 60-7210.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

GaAsMESFETで増幅器や周波数変換器を構成す
る場合には、その広帯域特性、低雑音特性、低歪特性(
高直線性)によシ高性能な集積回路が実現でき、上記従
来技術に応用されている。
When configuring an amplifier or frequency converter with GaAs MESFET, its broadband characteristics, low noise characteristics, and low distortion characteristics (
High-performance integrated circuits can be realized by high linearity), and are applied to the above-mentioned conventional technology.

しかしながら、GaAsMESFETには以下に述べる
ような問題点がある。第1に、発振器を構成する場合に
低周波域で増加する1/f雑音が大きく、発振雑音の増
加(発振スペクトル純度の劣化)をもたらすことである
。このため従来は高域通過フィルタを用いて低周波雑音
を除去する方法や、共振回路のQを向上させる方法等で
対策しているが、装置が煩雑になることや、これらの対
策でも十分に1/f雑音が抑圧されないという問題があ
る。第2に、所要のしきい値電圧のバラツキ(すなわち
電流バラツキ)が大きいことである。
However, GaAs MESFETs have the following problems. First, when configuring an oscillator, the 1/f noise that increases in the low frequency range is large, resulting in an increase in oscillation noise (deterioration in oscillation spectrum purity). Conventionally, countermeasures have been taken to remove low-frequency noise using a high-pass filter or to improve the Q of a resonant circuit, but these methods tend to make the equipment complicated and are not sufficient. There is a problem that 1/f noise is not suppressed. Second, the variation in required threshold voltage (that is, the variation in current) is large.

このバラツキを抑えるために補償回路等が必要となシ、
回路規模が増大してしまう。第3に、負荷を電流駆動す
る場合にMESFETの電流供給能・力が大きくないこ
とである。このためFETサイズを大きくする等で対策
しているが、回路規模が増大してしまう。
In order to suppress this variation, a compensation circuit etc. is required.
The circuit scale increases. Thirdly, when driving a load with current, the MESFET's current supply capability is not large. Countermeasures have been taken to address this problem, such as increasing the FET size, but this increases the circuit scale.

これらの問題点に対し、発振器、定電流源、負荷駆動回
路をディスクリートに集積回路外で構成する方法もある
が、配線による寄生インダクタンス、パッケージによる
寄生容量等の寄生インピーダンスによシ高周波特性が劣
化してしまう。また、この寄生インピーダンスの影響を
小さくするため、Siバイポーラトランジスタfjr:
GaAs半導体基板上に埋め込む方法等もあるが、S1
バイポーラトランジスタの高周波特性がMESFETよ
シ劣ることや、両者の製造プロセスが異なシ、さらに埋
め込み等の複雑なプロセスが必要となるため、製造が容
易ではない。
To address these problems, there is a method of configuring the oscillator, constant current source, and load drive circuit discretely outside the integrated circuit, but high-frequency characteristics deteriorate due to parasitic impedance such as parasitic inductance due to wiring and parasitic capacitance due to the package. Resulting in. In addition, in order to reduce the influence of this parasitic impedance, a Si bipolar transistor fjr:
There is also a method of embedding it on a GaAs semiconductor substrate, but S1
Bipolar transistors are not easy to manufacture because their high frequency characteristics are inferior to MESFETs, their manufacturing processes are different, and they require complicated processes such as embedding.

本発明の目的は、GaAsの本来有する高周波特性を活
かし々から、上述した問題点を克服した高周波用集積回
路としての半導体装置を提供することllCある。
An object of the present invention is to provide a semiconductor device as a high-frequency integrated circuit that overcomes the above-mentioned problems by making full use of the high-frequency characteristics inherent in GaAs.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、同−半導体基体上にGa As ME 5
FETとヘテロ接合バイポーラトランジスタを形成し、
両者を各々適した回路に使い分ける、例えばヘテロ接合
バイポーラトランジスタt−発掘器、定電流源、負荷駆
動回路等に使用し、MESFE’l’を増幅器、周波数
変換器に使用することにより達成される。さらに、Ga
AsMESFETの動作層とヘテロ接合バイポーラトラ
ンジスタのいずれかの動作層を共通化することで、より
高性能化が達成される。
The above purpose is to deposit GaAs ME 5 on the same semiconductor substrate.
Form a heterojunction bipolar transistor with FET,
This is achieved by using both of them in appropriate circuits, for example, a heterojunction bipolar transistor T-excavator, a constant current source, a load drive circuit, etc., and using the MESFE'I' in an amplifier and a frequency converter. Furthermore, Ga
By making the operating layer of the AsMESFET and the operating layer of any of the heterojunction bipolar transistors common, higher performance can be achieved.

〔作用〕[Effect]

MESFETは半導体内の電流流路がゲート電極直下の
ごく近傍に形成されるチャネルに限定されるため、半導
体表面の影響を受けやすく、そのため1/f雑音が増加
することが知られている。
It is known that MESFETs are susceptible to the influence of the semiconductor surface because the current flow path in the semiconductor is limited to a channel formed in the immediate vicinity of the gate electrode, which increases 1/f noise.

これに対しヘテロ接合バイポーラトランジスタは電流流
路が半導体表面状態に依存しないため1/f雑音は小さ
い。
On the other hand, in a heterojunction bipolar transistor, the current flow path does not depend on the semiconductor surface state, so the 1/f noise is small.

また、ヘテロ接合バイポーラトランジスタはpn接合を
基にしたバイポーラトランジスタで、MESFETに比
べ負荷の電流駆動能力が高く、さらに電流#Lを決定す
る因子もMESFETよシ少ないため、一般に電流バラ
ツキが少ない。
Further, a heterojunction bipolar transistor is a bipolar transistor based on a pn junction, and has a higher load current driving ability than a MESFET, and also has fewer factors that determine the current #L than a MESFET, so it generally has less current variation.

さらKGaAsヘテロ接合バイポーラ トランジスタは
、GaAsMESFETと同等の高周波特性を有する。
Furthermore, the KGaAs heterojunction bipolar transistor has high frequency characteristics equivalent to that of a GaAs MESFET.

とのヘテロ接合バイポーラトランジスタとGaAsME
SFETを同−半導体基体上に構成し、ヘテロ接合バイ
ポーラトランジスタを発振器、定電流源、負荷駆動回路
等、GaAsMESFET k増幅器、周波数変換器等
に用いることによ)、高周波特性が良好で、発振雑音の
少ない発振器、電流バラツキの少ない定電流源、電流駆
動能力の高い負荷駆動回路、低歪、低雑音の増幅器、周
波数変換器等を有する高周波用集積回路を構成できる。
Heterojunction bipolar transistor with GaAsME
By configuring the SFET on the same semiconductor substrate and using the heterojunction bipolar transistor in the oscillator, constant current source, load drive circuit, etc., GaAs MESFET k amplifier, frequency converter, etc.), it has good high frequency characteristics and low oscillation noise. It is possible to construct a high-frequency integrated circuit having an oscillator with low current, a constant current source with low current variation, a load drive circuit with high current drive capability, an amplifier with low distortion and low noise, a frequency converter, etc.

また、Ga As ME S F E Tの動作層とヘ
テロ接合バイポーラトランジスタのいずれかの動作層を
共通化することで、配線や電極による寄生インピーダン
スを減少させることができるので、よシ高周波動作が可
能となるとともに製造プロセスを簡略化できる。
In addition, by sharing the operating layer of the GaAs MESFET and one of the operating layers of the heterojunction bipolar transistor, parasitic impedance due to wiring and electrodes can be reduced, making it possible to operate at higher frequencies. At the same time, the manufacturing process can be simplified.

〔実施例〕〔Example〕

以下、本発明を実施例管用いて詳細に説明する。 Hereinafter, the present invention will be explained in detail using example tubes.

第1図は本発明の一実施例の構造を示す断面図である。FIG. 1 is a sectional view showing the structure of an embodiment of the present invention.

同図にかいて、半絶縁性GaA、基体にnGaAs層2
、コレクタとなるn型GaAs層3、ベースとなるP型
GaAs層4、エミッタとなるn型AtGaAs Nj
 5 、エミッタのオーム性接触のためのnGaAs層
6を構成し、さらにP型GaAs層4の外部にP+型ベ
ース層7を形成し、前記n  GaAs層2、P型代−
ス層7、n  GaAs層6にそれぞれオーム接触のコ
レクタ電極8、ベース電極9、エミッタ電極1(l形成
しヘテロ接合バイポーラトランジスタ(以下、HBTと
略す)11ft構成する一方、前記n GaAs層2に
オーム性接触でドレイン電極13を、またn G3A3
層2内に構成したn型GaAs層14にショットキー接
合のゲート電極15を形成し、前記HBT11のコレク
タ電極8をソース電極として共通化して成るMESFE
T 12を構成したものである。
In the same figure, a semi-insulating GaA layer and an nGaAs layer 2 are formed on the substrate.
, an n-type GaAs layer 3 serving as a collector, a P-type GaAs layer 4 serving as a base, and an n-type AtGaAs Nj serving as an emitter.
5. An nGaAs layer 6 is formed for ohmic contact of the emitter, and a P+ type base layer 7 is formed outside the P type GaAs layer 4, and the n GaAs layer 2 and the P type base layer 7 are formed.
A collector electrode 8, a base electrode 9, and an emitter electrode 1 (1) in ohmic contact are formed on the base layer 7 and the n-GaAs layer 6, respectively, to form a 11-ft heterojunction bipolar transistor (hereinafter abbreviated as HBT). Drain electrode 13 with ohmic contact, also n G3A3
A MESFE in which a Schottky junction gate electrode 15 is formed on the n-type GaAs layer 14 formed in the layer 2, and the collector electrode 8 of the HBT 11 is shared as the source electrode.
This is the configuration of T12.

本実施例によれば、1つの半絶縁性GaAs基体1にn
GaAs層2を共通に用いてHBTllとMESFET
12を構成するため同一プロセスで処理でき、製造法の
簡略化に効果がある。また、HBTllのコレクタ電極
8とMESFET12のソース電極8の共通化によシチ
ップ面積を小さくできるうえ、電極間の接続による寄生
インピーダンスを極小にできるため高周波特性に優れる
利点を有する。
According to this embodiment, one semi-insulating GaAs substrate 1 has n
HBTll and MESFET using GaAs layer 2 in common
12, it can be processed in the same process, which is effective in simplifying the manufacturing method. Further, by making the collector electrode 8 of the HBTll and the source electrode 8 of the MESFET 12 common, the chip area can be reduced, and parasitic impedance due to the connection between the electrodes can be minimized, which has the advantage of excellent high frequency characteristics.

第1図では、HBTllのコレクタ電極8とMESFE
TM2のソース電極8t−共通化した例を示したがHB
Tllのコレクタ電極8とMESFET12のドレイン
電極13′t−共通化しても同様の効果が得られる。
In Figure 1, the collector electrode 8 of HBTll and the MESFE
TM2 source electrode 8t - An example is shown where the source electrode is shared, but HB
A similar effect can be obtained by making the collector electrode 8 of Tll and the drain electrode 13't of MESFET 12 common.

第2図は、本発明の他の実施例の構造を示す断面図であ
る。同図において、第1図におけるのと同一の部分につ
いては同一符号を付して説明は略す。第1図の場合と同
様に構成するHBTliの+ n GaAs層2の近傍に位置する他のn GaAs層
2′にオーム性接触でドレイy[極13とソース電極1
6を形成し、またn GaAs層2′に構成するn型G
aAs層14にショットキー接合のゲート電極15を形
成して成るMESFETを構成するととも((,2つの
n GaAs層2と2′間を絶縁層17を介して絶縁し
ソース電極16とコレクタ電極8全配線層18で接続し
HBTllとMESFETI2を1つの半絶縁性GaA
s基体1に構成したものでちる。
FIG. 2 is a sectional view showing the structure of another embodiment of the present invention. In this figure, the same parts as in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted. The drain y [pole 13 and source electrode 1
6 and also constitutes the n-type GaAs layer 2'.
A MESFET is constructed by forming a Schottky junction gate electrode 15 on an aAs layer 14 ((, two n GaAs layers 2 and 2' are insulated via an insulating layer 17, and a source electrode 16 and a collector electrode 8 are formed). All wiring layers 18 connect HBTll and MESFET I2 to one semi-insulating GaA
s The one constructed on the base 1 is used.

本実施例によれば、HBTllとMESFET12全同
一基体上に構成するため同一プロセスで処理でき、製造
法の簡略化に効果がある。また、HBTllとMESF
ET12の接続は配線層18によるため電極間の接続に
よる寄生インピーダンスを小さくできるため高周波特性
に優れるうえ、HBTllとMESFET12の配置に
対する制約が少ないため設計の自由度が大きい利点を有
する。
According to this embodiment, since the HBTll and MESFET 12 are all formed on the same substrate, they can be processed in the same process, which is effective in simplifying the manufacturing method. Also, HBTll and MESF
Since the connection of the ET 12 is through the wiring layer 18, the parasitic impedance caused by the connection between the electrodes can be reduced, resulting in excellent high frequency characteristics.In addition, there are fewer restrictions on the arrangement of the HBTll and the MESFET 12, so there is an advantage of a greater degree of freedom in design.

なお、配線層18でコレクタ電極8とゲート電極15、
おるいはコレクタ電極8とソース電極13を接続しても
同様の効果が得られる。
Note that in the wiring layer 18, the collector electrode 8 and the gate electrode 15,
Alternatively, the same effect can be obtained by connecting the collector electrode 8 and the source electrode 13.

第3図は本発明の他の実施例の構造を示す断面図である
。同図において第1図、第2図におけるのと同一の部分
は同一符号を付して説明を略す。
FIG. 3 is a sectional view showing the structure of another embodiment of the present invention. In this figure, the same parts as in FIGS. 1 and 2 are designated by the same reference numerals, and the description thereof will be omitted.

半絶縁性GaAs基体1にHBTllとnチャネルME
SFET12を形成し、HBT 11のベース電極9と
MESFET12のソース電極16を配線層18で接続
している。
HBTll and n-channel ME on semi-insulating GaAs substrate 1
A SFET 12 is formed, and the base electrode 9 of the HBT 11 and the source electrode 16 of the MESFET 12 are connected by a wiring layer 18.

本実施例によれば第2図の実施例と同様に製造法の簡略
化や高周波特性の向上に効果がある。なお本実施例では
、MESFET12のソース電極16とHBTllのベ
ース電極9に接続した例で説明したが、ドレイン電極1
3あるいはゲート電極15とベース電極9を接続しても
同様の効果が得られる。
This embodiment, like the embodiment shown in FIG. 2, is effective in simplifying the manufacturing method and improving high frequency characteristics. In this embodiment, the source electrode 16 of the MESFET 12 is connected to the base electrode 9 of the HBTll, but the drain electrode 1
Alternatively, the same effect can be obtained by connecting the gate electrode 15 and the base electrode 9.

第4図は本発明の他の実施例の構造を示す断面図である
。同図において第1図から第6図に示した実施例におけ
るのと同一の部分には同一符号を付して説明を略す。同
図において20は半絶縁性GBAs層である。本実施例
ではnチャネルMESFET12をHBT 11のnG
aAs層6と同時に形成し、MESFET12のソース
電極16とHBTllのエミッタ電極10を配線層18
を介して接続した構成としている。ま九、MESFET
12ではn型Ga As層3とnGaAs層6′の間に
半絶縁tGaAs層20によるアイソレーション領域を
設けている。
FIG. 4 is a sectional view showing the structure of another embodiment of the present invention. In this figure, the same parts as in the embodiment shown in FIGS. 1 to 6 are designated by the same reference numerals, and the explanation thereof will be omitted. In the figure, 20 is a semi-insulating GBAs layer. In this embodiment, the n-channel MESFET 12 is
The wiring layer 18 is formed simultaneously with the aAs layer 6, and the source electrode 16 of the MESFET 12 and the emitter electrode 10 of the HBTll are formed at the same time as the aAs layer 6.
The configuration is such that they are connected via. Maku, MESFET
12, an isolation region formed by a semi-insulating tGaAs layer 20 is provided between the n-type GaAs layer 3 and the nGaAs layer 6'.

本実施例によれば、第2図、第3図のそれと同様の効果
がらるほか、MESFETM2をHBTllの最上層の
n GaAs層6と同時に形成するため、HBTllの
nGaAs層2からn型AtGaAs層51でを形成す
る間のプロセス的手段(例えばイオン打込み、アニール
等)にMESFET12をさらすことなく、あるいは特
別の保護手段を用いることなくMESFET12を形成
できる利点を有する。なお、MESFET12のドレイ
ン電極15あるいはゲート電極15とHBTllのエミ
ッタ電極10t−接続しても同様の効果が得られる。
According to this embodiment, in addition to the same effects as those in FIGS. 2 and 3, since the MESFET M2 is formed simultaneously with the n-type GaAs layer 6 of the uppermost layer of the HBTll, the n-type AtGaAs layer is layered from the nGaAs layer 2 of the HBTll. This has the advantage that the MESFET 12 can be formed without exposing the MESFET 12 to process measures (eg, ion implantation, annealing, etc.) during the formation of the MESFET 51 or without using special protection measures. Note that the same effect can be obtained by connecting the drain electrode 15 or gate electrode 15 of the MESFET 12 to the emitter electrode 10t of the HBTll.

第5図は本発明の他の実施例の構造を示す断面図である
。同図において第1図におけるのと同一の部分には同一
の符号を付して説明を略す。19はPチャネルMESF
ET12のP型ゲート拡散層、7′はMESFETのP
 ドレイン拡散層である。
FIG. 5 is a sectional view showing the structure of another embodiment of the present invention. In this figure, the same parts as in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted. 19 is P channel MESF
The P-type gate diffusion layer of ET12, 7' is the P-type gate diffusion layer of MESFET.
This is a drain diffusion layer.

共通とすることによj9MEsFET12のソース電極
9とHBTllのベース電極9を共通化している。
By making them common, the source electrode 9 of the j9MEsFET 12 and the base electrode 9 of the HBTll are made common.

本実施例によれば、MESFET12のP ソース層と
)iBTllのP+ベース層全共通に用いるため、同一
プロセスで1つの半絶縁性GaAs基体1上にMEST
’ET12とHBTllを構成できるため、製造法の簡
略化に効果がある。さらに、HBTllのベース電極9
とMESFETM2のソース電極9の共通化によシチツ
プ面積を小さくできるりえ、電極間の寄生インピーダン
スを極小にできるため高周波特性に優れる利点を有する
According to this embodiment, since the P source layer of the MESFET 12 and the P+ base layer of the iBTll are used in common, the MEST is formed on one semi-insulating GaAs substrate 1 in the same process.
'ET12 and HBTll can be configured, which is effective in simplifying the manufacturing method. Furthermore, the base electrode 9 of HBTll
By sharing the source electrode 9 of MESFET M2 and MESFET M2, the chip area can be reduced, and the parasitic impedance between the electrodes can be minimized, which has the advantage of excellent high frequency characteristics.

なお、本実施例では、MESFET12のソース電極9
とHBT 11のベース電極9を共通として説明したが
、MESFET12のドレイン電極13と)(BTll
のベース電極9t−共通とした場合も同様の効果が得ら
れる。
Note that in this embodiment, the source electrode 9 of the MESFET 12
Although the explanation has been made assuming that the base electrode 9 of the HBT 11 and the drain electrode 13 of the MESFET 12 are common,
A similar effect can be obtained when the base electrode 9t is used in common.

第6図は本発明の他の実施例の構造を示す断面図である
。同図において、第1図、第5図におけるのと同一の部
分には同一〇符号を付して説明を略す。本実施例は、M
ESFET12をHBT 11のn”GHAB層6と同
時に形成し、MESFET12のソース電極10とHB
Tllのエミッタ電極10を共通化した構造でおるが、
MESFET12ではnWGaAs層3とn型AtGa
As層5の間に半絶縁性GaAa層20t−形成し、M
ESFE712の直下に寄生トランジスタが形成される
ことを防止している。
FIG. 6 is a sectional view showing the structure of another embodiment of the present invention. In this figure, parts that are the same as those in FIGS. 1 and 5 are given the same symbols, and their explanations will be omitted. In this example, M
The ESFET 12 is formed simultaneously with the n''GHAB layer 6 of the HBT 11, and the source electrode 10 of the MESFET 12 and the HB
Although it has a structure in which the emitter electrode 10 of Tll is shared,
In MESFET 12, nWGaAs layer 3 and n-type AtGa
A semi-insulating GaAa layer 20t is formed between the As layer 5, and M
This prevents a parasitic transistor from being formed directly under the ESFE 712.

本実施例では、1つの半絶縁性GaAs基体1上に、n
 GaAs層6を共通に用いてMESFET12とHB
Tllを構成するため同一プロセスで処理できるうえ、
共用するn GaAs層6が最上層であるため、MES
FET12を保護する工程が不要となシ製造法の簡略化
に効果が大きい。また、電極の共通化で小さなチップ面
積で優れた高周波特性を得ることができる。なお、ME
SFET12のドレイン電極13とHBTのエミッタ電
極10を共通化しても同様の効果が得られる。
In this example, n
MESFET 12 and HB using GaAs layer 6 in common
Since it configures Tll, it can be processed in the same process, and
Since the shared n GaAs layer 6 is the top layer, the MES
A process for protecting the FET 12 is not required, which is very effective in simplifying the manufacturing method. Furthermore, by using common electrodes, excellent high-frequency characteristics can be obtained with a small chip area. In addition, ME
A similar effect can be obtained even if the drain electrode 13 of the SFET 12 and the emitter electrode 10 of the HBT are made common.

第7図は本発明の他の実施例の構造を示す断面図である
。同図において第6図、第4図におけるのと同一の部分
には同一符号を付して説明を略す。
FIG. 7 is a sectional view showing the structure of another embodiment of the present invention. In this figure, the same parts as in FIGS. 6 and 4 are designated by the same reference numerals, and their explanation will be omitted.

本実施例はHBT11ykコレクタトップ型に構成した
例で、MESFET12とHBTMlの断面形状は第1
図のそれに類似している。HBTllとMESFET1
2のnGIAgGaAs層6同時に形成し、HBTll
のエミッタ電極10とMESFET12のソース電極1
0を共通化した構成で、その上KHBT 11のベース
電極9.コレクタ電極8を順次形成したものである。
This example is an example in which the HBT11yk is configured as a collector top type, and the cross-sectional shape of MESFET12 and HBTML is the first type.
Similar to that in fig. HBTll and MESFET1
2 nGIAgGaAs layers 6 are formed simultaneously, HBTll
Emitter electrode 10 of MESFET 12 and source electrode 1 of MESFET 12
0 in common, and in addition, the base electrode 9 of the KHBT 11. Collector electrodes 8 are sequentially formed.

本実施例では、第1図のそれと同様の効果が得られる。In this embodiment, the same effect as that in FIG. 1 can be obtained.

また共通化する電極をドレインとしだ場合も同様である
The same applies when the common electrode is the drain.

なお、本実施例のようにHBTllをコレクタトップ壓
に構成し、MESFET12?第5図および第6図に示
した実施例と同様に接続しても同様の効果が得られる。
In addition, as in this embodiment, HBTll is configured as a collector top block, and MESFET12? Similar effects can be obtained by connecting in the same manner as in the embodiments shown in FIGS. 5 and 6.

第8図は本発明をチューナ等に用いる高周波用集積回路
に応用した一応用例を示す回路図である。
FIG. 8 is a circuit diagram showing an example of application of the present invention to a high frequency integrated circuit used in a tuner or the like.

同図において、′50は信号入力端子、31はMESF
ETを用いた増幅器、32はHBTを用いた発振器、3
3はMESFETを用いた周波数変換器、34はMES
FETを用いたIF増幅器、35は信号出力端子である
In the same figure, '50 is a signal input terminal, 31 is MESF
An amplifier using ET, 32 an oscillator using HBT, 3
3 is a frequency converter using MESFET, 34 is MES
An IF amplifier using FET, 35 is a signal output terminal.

端子30から入力した信号を増幅器51で増幅し、周波
数変換器33で発振器62からの発掘信号によりIF倍
信号周波数変換し、IP増幅器34で増幅して端子35
から出力する。各々の回路ブロックに要求される特性は
、増幅器61、周波数変換器33には低歪、低雑音、広
帯域特性、発振器32には低発振雑音、増幅器34には
低歪特性である。これらの特性を満足するため、増幅器
31、!14、周波数変換器33にはMESFET1発
振器32にはHBTt−用いている。また、HBTt一
定電流源として用いることによ、りMESFETの電流
バラツキを低減する構成としている。
The signal input from the terminal 30 is amplified by the amplifier 51, the frequency converter 33 performs IF multiplication signal frequency conversion using the excavation signal from the oscillator 62, the signal is amplified by the IP amplifier 34, and the signal is sent to the terminal 35.
Output from. The characteristics required for each circuit block are that the amplifier 61 and the frequency converter 33 have low distortion, low noise, and wideband characteristics, the oscillator 32 has low oscillation noise, and the amplifier 34 has low distortion characteristics. In order to satisfy these characteristics, the amplifier 31,! 14. The frequency converter 33 uses MESFET1, and the oscillator 32 uses HBTt-. Furthermore, by using the HBT as a constant current source, the current variation of the MESFET is reduced.

本発明では各回路に用いる少なくとも半導体素子を同一
半導体基板上に構成し、基体上で接続することによシ回
路間を接続する際の寄生インピーダンスを低減し、よシ
高周波動作を可能とした集積回路を実現できる。さらに
第1図に示した実施例のようにMESFETの動作層と
HBTのいずれかの動作層を共通化して接続することに
より“、さらに寄生インピーダンスを低減できるため、
よシ高周波動作が可能となる。
In the present invention, at least the semiconductor elements used in each circuit are formed on the same semiconductor substrate, and by connecting them on the substrate, the parasitic impedance when connecting the circuits is reduced, and the integrated circuit is capable of operating at a higher frequency. A circuit can be realized. Furthermore, as in the embodiment shown in FIG. 1, by connecting the operating layer of the MESFET and one of the operating layers of the HBT in common, the parasitic impedance can be further reduced.
High frequency operation becomes possible.

第9図は、第1図に示した実施例、すなわちHBTI7
)コレクタ電極!極とMESFETのソース電極を共通
化した実施例の具体的回路を示す回路図である。同図に
おいて、40.55はHBT、50゜51.52.80
はMESFET、41,42,44.66は容量、46
はインダクタ、45,46゜61.62.64,65.
66は抵抗、47はベース電圧供給端子、54.55.
58,60.81はバイアス供給端子、56.57は信
号出力端子、59は信号入力兼バイアス供給端子である
FIG. 9 shows the embodiment shown in FIG.
) Collector electrode! FIG. 2 is a circuit diagram showing a specific circuit of an embodiment in which a pole and a source electrode of a MESFET are shared. In the same figure, 40.55 is HBT, 50°51.52.80
is MESFET, 41, 42, 44.66 is capacity, 46
is an inductor, 45, 46° 61. 62. 64, 65.
66 is a resistor, 47 is a base voltage supply terminal, 54.55.
58, 60.81 are bias supply terminals, 56.57 are signal output terminals, and 59 is a signal input/bias supply terminal.

なお少なくともHBT40,5!l、MESFET50
.51,52.80は同一半導体基体上に構成し、HB
T40のコレクタ電極とMESFET80のソース電極
およびHBT53のコレクタ電極とMESFET52の
ソース電極を共通化している。
At least HBT40.5! l, MESFET50
.. 51, 52.80 are constructed on the same semiconductor substrate, and HB
The collector electrode of T40, the source electrode of MESFET 80, the collector electrode of HBT 53, and the source electrode of MESFET 52 are shared.

HBT40は発振用でインダクタ46.容ff144か
ら成る並列共振回路を結合容量41を介してベースに接
続し、ベース、エミッタ間に帰還容量42を接続し、コ
レクタにインピーダンスの低いMESFET80のソー
スを接続したコレクタ接地形発振回路を形成している。
HBT40 is for oscillation and inductor 46. A parallel resonant circuit consisting of a capacitor FF144 is connected to the base via a coupling capacitor 41, a feedback capacitor 42 is connected between the base and the emitter, and the source of a low impedance MESFET 80 is connected to the collector to form a grounded collector oscillation circuit. ing.

発掘回路から出力した発振信号はバッファ用MESFE
T80を介してシングルバランス形の周波数変換器を構
成するMESFET50のゲートに入力する。MESF
ET5 +のゲートは本実施例では発振信号を不平衡入
力にしていることから容量63で接地している。
The oscillation signal output from the excavation circuit is sent to the buffer MESFE.
The signal is input via T80 to the gate of MESFET 50, which constitutes a single-balanced frequency converter. MESF
The gate of ET5+ is grounded through a capacitor 63 since the oscillation signal is input as an unbalanced input in this embodiment.

入力信号は端子59からMESFET52のゲートに入
力し増幅されたのち周波数変換用ME S F ET5
0,51のソースから入力し、周波数変換した信号を端
子56.57より平衡信号で出力する。
The input signal is input from the terminal 59 to the gate of MESFET52, amplified, and then sent to the MESFET5 for frequency conversion.
0.51, and the frequency-converted signal is output as a balanced signal from terminals 56 and 57.

MESFET52のソースには)iBT53のコレクタ
を接続し、端子60からHBT53のベースに定電圧を
印加することによシ、定電流源として動作させている。
The collector of an iBT 53 is connected to the source of the MESFET 52, and a constant voltage is applied from a terminal 60 to the base of the HBT 53, thereby operating it as a constant current source.

このようK、発振器にHBT40t−用いることによシ
発振雑音を低減できるとともに、周波数変換器にMES
FET50,51.52を用いることによシ低歪特性を
有し、さらに定電流源にHBT53を用いることによシ
ミ流バラツキを低減することができる。
In this way, by using HBT40T in the oscillator, it is possible to reduce oscillation noise, and also to use MES in the frequency converter.
By using the FETs 50, 51, and 52, it has low distortion characteristics, and by using the HBT 53 as a constant current source, it is possible to reduce the variation in spot current.

また、第1図に示した実施例のようにMESFETのソ
ース電極とHBTのコレクタ電極を共通化することで寄
生インピーダンスが低減できるのでHBT40とMES
FET80については、HBT40のコレクタの接地イ
ンピーダンスが安定し、HBT53とMESFET52
については、MESFET52のソースインピーダンス
が安定するため、よシ高周波動作が可能となるとともに
、チップ面積を減少させることができる。
In addition, parasitic impedance can be reduced by sharing the source electrode of the MESFET and the collector electrode of the HBT as in the embodiment shown in FIG.
Regarding FET80, the ground impedance of the collector of HBT40 is stable, and HBT53 and MESFET52
Since the source impedance of the MESFET 52 is stabilized, much higher frequency operation is possible and the chip area can be reduced.

なお、発振器、周波数変換器は本実施例に限るものでは
ない。
Note that the oscillator and frequency converter are not limited to those in this embodiment.

第10図は、第1図に示した実施例の他の具体的回路を
示す回路図である。同図において第9図におけるのと同
一機能を有するものは同一記号を付して、説明を略す。
FIG. 10 is a circuit diagram showing another specific circuit of the embodiment shown in FIG. 1. In this figure, parts having the same functions as those in FIG. 9 are given the same symbols, and their explanations are omitted.

なお、第9図と同様、少なくともHBT40,53、M
ESFET80,50゜51.52,50’、51’、
52’は同一半導体基体上に構成し、HBT40のコレ
クタ電極とMESFET8oのソース電極およびHBT
55のコレクタ電極とMESFET 52 、52’の
ソース電極を共通化している。
In addition, as in FIG. 9, at least HBT40, 53, M
ESFET80,50゜51.52,50',51',
52' is constructed on the same semiconductor substrate, and the collector electrode of HBT40, the source electrode of MESFET8o, and the HBT
The collector electrode of MESFET 55 and the source electrode of MESFET 52 and 52' are shared.

本実施例はダブルバランス形の周波数変換器を用いてお
)、入力端子59.59’ よシ平衡入力信号をMES
FET 52 、52’のゲートに入力し、増幅して周
波数変換用MESFET50,51゜50’、 51’
のソースから入力する。発振器、定電流源については第
9図に示した回路と同様である。
In this embodiment, a double-balanced frequency converter is used.
It is input to the gates of FETs 52 and 52', amplified and sent to frequency conversion MESFETs 50 and 51°50' and 51'.
input from the source. The oscillator and constant current source are the same as the circuit shown in FIG.

本回路においても第9図に示した回路と同様の効果があ
るほか、ダブルバランス形の周波数変換器を用いたこと
によ)、さらに低歪となるとともに発振信号等の漏洩も
低減できる。
This circuit also has the same effects as the circuit shown in FIG. 9, and because of the use of a double-balanced frequency converter), distortion can be further reduced and leakage of oscillation signals, etc. can also be reduced.

第11図は、第1図に示した実施例の他の具体的回路を
示す回路図である。同図において第9図におけるのと同
一機能を有するものは同一記号を付し説明を略す。なお
第9図と同様少なくともHBT40、MESFET80
,50.51は同一半導体基体上に構成し、HBT40
のコレクタ電極とMESFET80のソース電極を共通
化している。
FIG. 11 is a circuit diagram showing another specific circuit of the embodiment shown in FIG. 1. In this figure, parts having the same functions as those in FIG. 9 are denoted by the same symbols, and explanations thereof will be omitted. In addition, as in Fig. 9, at least HBT40 and MESFET80
, 50.51 are constructed on the same semiconductor substrate, and HBT40
The collector electrode of MESFET 80 and the source electrode of MESFET 80 are shared.

本回路では発振器からの発振信号をMESFET80t
−介してシングルバランス形の周波数変換器を構成する
MESFET50.51のソースに入力し、端子58 
、58’からゲートに入力した平衡信号と周波数変換を
行ない端子56.57から出力する。周波数変換器、定
電流源として発振器を用いることによ)回路の簡略化が
図れる。バッファ用MESFET80は発振信号を周波
数変換器のソースに供給するとともに周波数変換器のソ
ースから発振回路に供給するmsの安定化を図っている
In this circuit, the oscillation signal from the oscillator is connected to MESFET 80t.
- input to the source of MESFET 50.51 constituting a single-balanced frequency converter through terminal 58.
, 58' to the gate, frequency conversion is performed and output from terminals 56 and 57. By using an oscillator as a frequency converter and a constant current source, the circuit can be simplified. The buffer MESFET 80 supplies the oscillation signal to the source of the frequency converter and stabilizes the ms supplied from the source of the frequency converter to the oscillation circuit.

本回路例は以上の効果のほか、第1図に示した実施例の
構成を用いているため、HB T 40のコレクタとM
ESFET80のソースを接続する際の寄生インピーダ
ンスが低減でき、よう高周波動作が可能となる等、第9
図に示した回路例と同様の効果が得られる。
In addition to the above-mentioned effects, this circuit example uses the configuration of the embodiment shown in FIG.
Parasitic impedance when connecting the source of ESFET 80 can be reduced, enabling high frequency operation, etc.
The same effect as the circuit example shown in the figure can be obtained.

第12図は第1図に示した実施例の他の具体的回路を示
す回路図である。同図において第9図におけるのと同一
機能を有するものには同一記号を付し説明を略す。70
はHBT、71はバイアス供給端子である。本回路例は
第11図に示した回路例のバッファ用MESFET80
′(i−HBT70に置換した例である。HBT70の
エミッタからの入力インピーダンスはMESFET80
のソースからの入力インピーダンスに比べて低いことか
ら、発振用HBT40のコレクタがよ)低いインピーダ
ンスで接地し、発振特性の安定化が図れる。本回路例で
は以上の効果のほか、第9図に示した回路例と同様の効
果が得られる。
FIG. 12 is a circuit diagram showing another specific circuit of the embodiment shown in FIG. 1. In this figure, parts having the same functions as those in FIG. 9 are given the same symbols, and explanations thereof will be omitted. 70
is an HBT, and 71 is a bias supply terminal. This circuit example is a buffer MESFET 80 of the circuit example shown in FIG.
'(This is an example of replacing with i-HBT70. The input impedance from the emitter of HBT70 is MESFET80.
Since the input impedance from the source is lower than the input impedance from the source, the collector of the oscillation HBT 40 is grounded with a low impedance, thereby stabilizing the oscillation characteristics. In addition to the above-mentioned effects, this circuit example also provides the same effects as the circuit example shown in FIG. 9.

第13図は、第5図に示した実施例、すなわちHBTの
ベース電極とMESFETのドレイン電極を共通化した
実施例の具体的回路を示す回路図である。同図において
、100はMESFET、101は信号入力兼バイアス
供給端子、102,105.106,108は抵抗、1
04,105はバイアス供給端子、107はHBT、1
09は出力端子である。また少なくともMESFET 
100とHBT107は同一半導体基体上に構成し、M
ESFET 100のドレイン電極と)(BT107の
ベース電極を共通化し又いる。HMESFETIDOの
ゲートから信号を入力し、増幅後HBT107のエミッ
タフォロワ回路から出力する回路である。
FIG. 13 is a circuit diagram showing a specific circuit of the embodiment shown in FIG. 5, that is, an embodiment in which the base electrode of the HBT and the drain electrode of the MESFET are shared. In the figure, 100 is a MESFET, 101 is a signal input/bias supply terminal, 102, 105, 106, and 108 are resistors, and 1
04, 105 are bias supply terminals, 107 is HBT, 1
09 is an output terminal. Also at least MESFET
100 and HBT 107 are constructed on the same semiconductor substrate, and M
The drain electrode of the ESFET 100 and the base electrode of the BT 107 are shared.This circuit inputs a signal from the gate of the HMESFET IDO and outputs it from the emitter follower circuit of the HBT 107 after amplification.

本回路例では、ゲートから信号を入力するため高インピ
ーダンスで入力でき、入力端子101を接続する回路に
与える影響が少ない。また、ME5FET100で増幅
するので低歪で増幅でき、さらKHBTl 07のエミ
ッタフォロワ回路で出力するため、低インピーダンスで
の出力が可能で、インピーダンス変換器として用いるこ
とができるほか、負荷の電流駆動能力が高い。
In this circuit example, since the signal is input from the gate, it can be input with high impedance, and the influence on the circuit connected to the input terminal 101 is small. In addition, since it is amplified by ME5FET100, it can be amplified with low distortion, and since it is outputted by the emitter follower circuit of KHBTl 07, it is possible to output with low impedance, and it can be used as an impedance converter, and the current driving ability of the load can be improved. expensive.

本回路例では以上の効果のほか、第5図に示した実施例
のようにMESFET 100のドレイン電極とHBT
 1070ベース電極を共通化して寄生インピーダンス
を低減できるため、よシ高周波までの広帯域動作が可能
となる。
In addition to the above-mentioned effects, this circuit example has the effect that the drain electrode of the MESFET 100 and the HBT
Since the 1070 base electrode can be shared and parasitic impedance can be reduced, wideband operation up to very high frequencies is possible.

第14図は、第5図に示した実施例の他の具体的回路を
示す回路図でおる。同図において第9図におけるのと同
一機能を有するものは同一記号を付し説明を略す。67
は発振信号入力兼バイアス供給端子、68.72はバイ
アス供給端子、73゜74はHBT、75.76は抵抗
、77.78は信号出力端子である。また少なくともM
ESFET50.51.52、HBT55.73.74
は同一半導体基体上に構成し、MESFET50のドレ
イン電極とHBT73のベース電極およびMESFET
51のドレイン電極とHBT740ベース電極を共通化
している。
FIG. 14 is a circuit diagram showing another specific circuit of the embodiment shown in FIG. In this figure, parts having the same functions as those in FIG. 9 are denoted by the same symbols, and explanations thereof will be omitted. 67
is an oscillation signal input and bias supply terminal, 68.72 is a bias supply terminal, 73.74 is an HBT, 75.76 is a resistor, and 77.78 is a signal output terminal. Also at least M
ESFET50.51.52, HBT55.73.74
are constructed on the same semiconductor substrate, and the drain electrode of MESFET 50, the base electrode of HBT 73, and the MESFET
The drain electrode of 51 and the base electrode of HBT740 are shared.

周波数変換器のMESFET50のゲートに端子67か
ら発振信号を入力し、MESFET52のゲートに端子
59から入力信号を入力し、周波数変換した信号をME
SFET50.51のドレインからHBT75.74の
ベースに入力し、エミツタ7オロワ回路を通して端子7
7.78から出力する。出力バッファ回路’eHBTを
用いたエミッタフォロワ回路とすることで低出力インピ
ーダンスの安定した出力特性を得ることができるととも
に負荷の電流駆動能力を高くできる。
An oscillation signal is input from the terminal 67 to the gate of MESFET 50 of the frequency converter, an input signal is input from the terminal 59 to the gate of MESFET 52, and the frequency-converted signal is input to the MESFET 50.
Input from the drain of SFET50.51 to the base of HBT75.74, and connect to terminal 7 through the emitter 7 lower circuit.
Output from 7.78. By using an emitter follower circuit using the output buffer circuit 'eHBT, stable output characteristics with low output impedance can be obtained, and the current driving capability of the load can be increased.

本回路例では以上の効果のほか、第5図に示した実施例
のように、MESFETのドレインとHBTのベースを
接続する際の寄生インピーダンスを低減でき、よシ高周
波動作が可能となる。また、HBT53を用いることで
シングルバランス形同波数変換器の電流バラツキを低減
できる。
In addition to the above effects, this circuit example can reduce the parasitic impedance when connecting the drain of the MESFET and the base of the HBT, as in the embodiment shown in FIG. 5, and can operate at a much higher frequency. Furthermore, by using the HBT 53, it is possible to reduce current variations in the single-balanced same wave number converter.

第15図は、第5図に示した実施例の他の具体的回路を
示す回路図である。同図において第13図に示したそれ
と同一機能を有するものは同一記号を付し説明を略す。
FIG. 15 is a circuit diagram showing another specific circuit of the embodiment shown in FIG. In the same figure, parts having the same functions as those shown in FIG. 13 are given the same symbols and their explanations are omitted.

また少なくともMESFETlooとHBT 107は
同一半導体基体上に構成し、NESFET 100のソ
ース電極とHBT107のベース電極を共通化している
。MESFETlooのゲートから信号を入力し、ソー
スフォロワ回路で低インピーダンスに変換後、さらにH
BT107のエミッタフォロワ回路を通して端子109
から出力する。
Furthermore, at least the MESFET loo and the HBT 107 are constructed on the same semiconductor substrate, and the source electrode of the NESFET 100 and the base electrode of the HBT 107 are made common. A signal is input from the gate of MESFETloo, converted to low impedance by the source follower circuit, and then further
Connect terminal 109 through the emitter follower circuit of BT107.
Output from.

本回路例においても第16図に示した回路例と同様に、
高入力インピーダンスによシ端子101に接続する回路
に与える影響を低威し、出力側は低出力インピーダンス
に変換するとともに、負荷の電流駆動能力が高い。また
以上の効果の他、第5図に示した実施例のようにMES
FBTlooのソース電極とHBT1070ベース電極
を共通化して寄生インピーダンスを低減できるため、よ
シ高固vまでは広帯域動作が可能となる。
In this circuit example, similarly to the circuit example shown in FIG.
The high input impedance reduces the influence on the circuit connected to the terminal 101, converts the output side to a low output impedance, and has a high current driving ability of the load. In addition to the above effects, MES
Since the source electrode of the FBTloo and the base electrode of the HBT1070 can be shared to reduce parasitic impedance, wideband operation is possible up to a very high voltage.

第16図は、第6図もしくは第7図に示した実施例、す
なわちHBTのエミッタ電極とMESFETのソース電
極を共通化した実施例の具体的回路を示す回路図である
。同図において第9図、第14図におけるのと同一機能
を有するものには同一記号を付し説明を略す。82はH
BT、8!lは。
FIG. 16 is a circuit diagram showing a specific circuit of the embodiment shown in FIG. 6 or 7, that is, an embodiment in which the emitter electrode of the HBT and the source electrode of the MESFET are shared. In this figure, parts having the same functions as those in FIGS. 9 and 14 are denoted by the same symbols, and explanations thereof will be omitted. 82 is H
BT, 8! l is.

発振信号入力兼バイアス供給端子、84は抵抗である。The oscillation signal input/bias supply terminal 84 is a resistor.

また少なくともHBT82とMESFET50.51は
同一半導体基体上に構成し、HBT82のエミッタ電極
とMESFET50.51のソース電極全共通化してい
る。HBT82はエミッタフォロワ回路t−構成してお
シ、出力をエミッタから周波数変換用MESFETs 
o、s 1のソースへ入力する。HBT82を流れるコ
レクタ電流はバラツキが少ないためMESFET50.
51のソース電位はバラツキが少なく、またHBT82
のベースの入力インピーダンスが高いため端子83に接
続する回路に与える影響が少ない。
Furthermore, at least the HBT 82 and the MESFET 50.51 are constructed on the same semiconductor substrate, and the emitter electrode of the HBT 82 and the source electrode of the MESFET 50.51 are all shared. HBT82 is configured as an emitter follower circuit, and the output is converted from the emitter to MESFETs for frequency conversion.
o, s Input to the source of 1. Since the collector current flowing through HBT82 has little variation, MESFET50.
There is little variation in the source potential of HBT82.
Since the input impedance of the base is high, the influence on the circuit connected to the terminal 83 is small.

以上の効果の他、第6図もしくは第7図に示した実施例
のようにHBT82のエミッタ電極とMESFET50
.51のソース電極を接続する際の寄生インピーダンス
を低減できるので、よシ高周波動作が可能となる。
In addition to the above effects, as in the embodiment shown in FIG. 6 or 7, the emitter electrode of the HBT 82 and the MESFET 50
.. Since the parasitic impedance when connecting the source electrodes of 51 can be reduced, much higher frequency operation is possible.

第17図は第6図もしくは第7図例示した実施例の他の
具体的回路を示す回路図である。同図において第16図
におけるのと同一機能を有するものには同一記号を付し
説明を略す。85はMESFET、86はバイアス供給
端子、87は抵抗、88は信号入力端子、89は信号出
力端子である。
FIG. 17 is a circuit diagram showing another specific circuit of the embodiment illustrated in FIG. 6 or 7. FIG. In this figure, parts having the same functions as those in FIG. 16 are given the same symbols and their explanations are omitted. 85 is a MESFET, 86 is a bias supply terminal, 87 is a resistor, 88 is a signal input terminal, and 89 is a signal output terminal.

寸た少々くともHB T 82とMESFET85は同
−牛導体基体上に構成し、HBT82のエミッタ電極と
MESFET85のソース1!極を共通化している。
At least HBT 82 and MESFET 85 are constructed on the same conductive substrate, and the emitter electrode of HBT 82 and the source 1 of MESFET 85 are connected to each other. The poles are shared.

本回路は発振器からの発振信号を周波数変換器に入力す
るバッファ回路で、発振信号はHBT82のエミッタフ
ォロワ回路を経てMESFET85のソースに入力し、
増幅後置波数変換器に入力する。HB T 82を流れ
るドレイン電流はバラツキが少ないためMESFET8
5のソース電位はバラツキが少々<、マたHBT82の
ベースの入力インピーダンスが高いためベースに接続す
る発振回路62に辱える影響が少ないため、発振信号出
力部の設計自由度が高い。
This circuit is a buffer circuit that inputs the oscillation signal from the oscillator to the frequency converter, and the oscillation signal is input to the source of MESFET85 through the emitter follower circuit of HBT82.
Input to post-amplification wavenumber converter. The drain current flowing through HB T82 has little variation, so MESFET8
The source potential of the HBT 82 has a little variation in its source potential, and since the input impedance of the base of the HBT 82 is high, there is little influence on the oscillation circuit 62 connected to the base, so there is a high degree of freedom in designing the oscillation signal output section.

以上の効果の他、第6図もしくは第7図に示した実施例
のようにHBT82のエミッタ電極とMESFET85
のソース電極を接続する際の寄生インピーダンスを低減
できるので、よシ高周波動作が可能となる。
In addition to the above effects, as in the embodiment shown in FIG. 6 or 7, the emitter electrode of the HBT82 and the MESFET85
Since the parasitic impedance when connecting the source electrode of the device can be reduced, much higher frequency operation is possible.

第18図は第6図もしくは第7図に示した実施例の他の
具体的回路を示す回路図である。同図において第14図
におけるのと同一機能を有するものには同一記号を付し
説明を略す。90はHBT、91は定電圧源、92.9
5は抵抗、94は容量である。また少なくともHBT5
3,90、MESFET50,51は同一半導体基体上
に構成し、HBT9 Qのエミッタ電極とMESFET
50 。
FIG. 18 is a circuit diagram showing another specific circuit of the embodiment shown in FIG. 6 or FIG. 7. In this figure, parts having the same functions as those in FIG. 14 are given the same symbols and their explanations will be omitted. 90 is HBT, 91 is constant voltage source, 92.9
5 is a resistance, and 94 is a capacitance. Also at least HBT5
3,90, MESFET50,51 are constructed on the same semiconductor substrate, and the emitter electrode of HBT9Q and MESFET
50.

51のドレイン電極および、HBT53のコレクタ電極
とMESFET50.51のソース電極を共通化してい
る。本回路例は定電圧、定電流回路を付帯した検波回路
である。
The drain electrode of 51, the collector electrode of HBT 53, and the source electrode of MESFET 50.51 are shared. This example circuit is a detection circuit with constant voltage and constant current circuits.

定電圧源91でベース電位を固定し九HBT90によシ
、電源供給端子54に供給する電圧が変動してもMES
FET50.51のドレイン電位は変動しない。さらに
、HBT90のエミッタインピーダンスは低いため、広
帯域にわたシ安定な動作を行なう。またHBT55で構
成した定電流源は電流バラツキが少なく、MESFET
 5 G 、 51に流れる電流バラツキを低減できる
。このように本回路例ではバイアスが安定した検波回路
を構成できる他、第6図もしくは第7図および第1図に
示しだ実施例のように、HBT9[]のソース電極とM
ESFET50.51のドレイン電極および、HBT5
3のコレクタ電極とMESFET50.51のソース電
極を接続する際の寄生インピーダンスを低減できるので
、より高周波まで広帯域な動作が可能となる。
Since the base potential is fixed by the constant voltage source 91 and the nine HBTs 90 are used, even if the voltage supplied to the power supply terminal 54 fluctuates, the MES
The drain potential of FET50.51 does not change. Furthermore, since the emitter impedance of the HBT 90 is low, it operates stably over a wide band. In addition, the constant current source configured with HBT55 has little current variation, and is similar to MESFET.
5G and 51 can be reduced. In this way, in this circuit example, it is possible to construct a detection circuit with a stable bias, and, as in the embodiments shown in FIGS.
Drain electrode of ESFET50.51 and HBT5
Since the parasitic impedance when connecting the collector electrode of MESFET 3 and the source electrode of MESFET 50.51 can be reduced, wideband operation up to higher frequencies is possible.

〔発明の効果〕〔Effect of the invention〕

以上、本発明によれば、MESFETとHBTを同一半
導体基体上に構成するため、高周波特性劣化要因である
回路結合に生ずる寄生インピーダンスを抑圧でき、また
、チューナ等に用いる集積回路において、発振回路およ
び定電流源回路には発振雑音が少なく電流バラツキの小
さいHBTを用い、周波数変換回路および増幅回路には
低雑音で低歪特性のMESFETを用いることができる
ため、バラツキ補償回路等を必要としない簡単な構成で
、高周波特性に優れ、かつ発振雑音が少なく、低雑音特
性、低歪特性を有し、電流バラツキの小さい安定な高周
波集積回路を構成できる効果がある。
As described above, according to the present invention, since the MESFET and the HBT are configured on the same semiconductor substrate, it is possible to suppress the parasitic impedance that occurs in circuit coupling, which is a cause of high frequency characteristic deterioration. HBTs with low oscillation noise and small current variations can be used for the constant current source circuit, and MESFETs with low noise and low distortion characteristics can be used for the frequency conversion circuit and amplifier circuit, so it is simple and does not require a variation compensation circuit. With this configuration, it is possible to construct a stable high-frequency integrated circuit that has excellent high-frequency characteristics, low oscillation noise, low noise characteristics, and low distortion characteristics, and has small current variations.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第7図はそれぞれ本発明の一実施例の構造を
示す断面図、第8図は本発明の応用例を示すブロック図
、第9図乃至第18図はそれぞれ本発明の応用例を示す
回路図、である。 符号の説明 1・・・・・・Ga As基体、2・・・・・・n G
aAs層、3・・・・・・n Ga As層、4−”P
GaAs層、5 ”=・n AtGaAs層、6 ”・
・・・n Ga As層、7−・” P  Ga As
層、8・・・・・・コレクタ電極、9・・・・・・ベー
ス電極、1o・・・・・・エミッタ電極、11・・曲ヘ
テロ接合バイポーラトランジスタ、12・・・・・・M
ESFETl 13・・・・・・ドレイン電極、14・
・・・・・nG2A3層、15・・・・・・ゲー計電極
、16・・・・・・ソース電極 代理人 弁理士 並 木 昭 夫 第 1 図 ゝ1 薯 2 図 第3 図 ′1 T 4 α 男 5 図 ゝ1 叢 6 ス 滴 第7図 第 9 図 第11 図 第127 冨14 図 $13図@15e 嬉16図 頁17図 第1S図
FIGS. 1 to 7 are cross-sectional views showing the structure of an embodiment of the present invention, FIG. 8 is a block diagram showing an application example of the invention, and FIGS. 9 to 18 are application examples of the invention, respectively. It is a circuit diagram showing. Explanation of symbols 1...Ga As substrate, 2...n G
aAs layer, 3...n Ga As layer, 4-"P
GaAs layer, 5”=・n AtGaAs layer, 6”・
... n Ga As layer, 7-" P Ga As
Layer, 8...Collector electrode, 9...Base electrode, 1o...Emitter electrode, 11...Curved heterojunction bipolar transistor, 12...M
ESFETl 13...Drain electrode, 14.
... nG2A 3 layer, 15... Gate electrode, 16... Source electrode Patent attorney Akio Namiki No. 1 Figure ゝ1 薯 2 Figure 3 Figure '1 T 4 α Man 5 Figure ゝ1 Plexus 6 Droplet Figure 7 Figure 9 Figure 11 Figure 127 Tomi 14 Figure $13 Figure @15e Happy Figure 16 Page 17 Figure 1S Figure

Claims (1)

【特許請求の範囲】 1、コレクタ電極とベース電極とエミッタ電極を持ち、
そのエミッタ・ベース接合或いはコレクタ・ベース接合
の少なくとも一方がヘテロ接合からなるヘテロ接合バイ
ポーラトランジスタと、 導電型半導体動作層上にソース電極、ドレイン電極、及
びショットキー接触からなるゲート電極を設けてなるM
ESFETと、 を共通の一つの半導体基体上に形成して成ることを特徴
とする半導体装置。 2、特許請求の範囲第1項記載の半導体装置において、
前記ヘテロ接合バイポーラトランジスタ及びMESFE
Tがそれぞれ複数個から成り、ヘテロ接合バイポーラト
ランジスタに含まれる電極とMESFETに含まれる電
極との間、或るヘテロ接合バイポーラトランジスタに含
まれる電極と他のヘテロ接合バイポーラトランジスタに
含まれる電極との間、或いは或るMESFETに含まれ
る電極と他のMESFETに含まれる電極との間を配線
層を介して接続したことを特徴とする半導体装置。 3、特許請求の範囲第1項記載の半導体装置において、
前記MESFETを構成する導電型半導体動作層と前記
ヘテロ接合バイポーラトランジスタを構成する導電型半
導体動作層の何れか一つとを共通の動作層で形成したこ
とを特徴とする半導体装置。
[Claims] 1. Having a collector electrode, a base electrode, and an emitter electrode,
A heterojunction bipolar transistor in which at least one of the emitter-base junction or collector-base junction is a heterojunction, and a source electrode, a drain electrode, and a gate electrode made of a Schottky contact on a conductive semiconductor operating layer.
1. A semiconductor device comprising an ESFET and an ESFET formed on a common semiconductor substrate. 2. In the semiconductor device according to claim 1,
The heterojunction bipolar transistor and MESFE
T consists of a plurality of T's, and between an electrode included in a heterojunction bipolar transistor and an electrode included in a MESFET, and between an electrode included in a certain heterojunction bipolar transistor and an electrode included in another heterojunction bipolar transistor. , or a semiconductor device characterized in that an electrode included in one MESFET and an electrode included in another MESFET are connected via a wiring layer. 3. In the semiconductor device according to claim 1,
A semiconductor device characterized in that a conductive type semiconductor active layer constituting the MESFET and one of the conductive type semiconductor active layers constituting the heterojunction bipolar transistor are formed of a common active layer.
JP28304087A 1987-11-11 1987-11-11 Semiconductor device Pending JPH01125856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28304087A JPH01125856A (en) 1987-11-11 1987-11-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28304087A JPH01125856A (en) 1987-11-11 1987-11-11 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH01125856A true JPH01125856A (en) 1989-05-18

Family

ID=17660436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28304087A Pending JPH01125856A (en) 1987-11-11 1987-11-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH01125856A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368166A (en) * 1989-08-05 1991-03-25 Matsushita Electric Ind Co Ltd Compound semiconductor device
KR100319738B1 (en) * 1998-10-27 2002-03-08 오길록 A method of fabricating hetero-junction bipolar transistors having the same ohmic metal as electrodes
JP2015153777A (en) * 2014-02-10 2015-08-24 富士電機株式会社 Semiconductor device, control ic for switching power supply, and switching power supply device
JP2019135766A (en) * 2012-06-14 2019-08-15 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Power amplifier modules including tantalum nitride terminated through-wafer via and related systems, devices and methods
US11984423B2 (en) 2011-09-02 2024-05-14 Skyworks Solutions, Inc. Radio frequency transmission line with finish plating on conductive layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206263A (en) * 1985-03-09 1986-09-12 Fujitsu Ltd Hetero-bipolar type semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206263A (en) * 1985-03-09 1986-09-12 Fujitsu Ltd Hetero-bipolar type semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368166A (en) * 1989-08-05 1991-03-25 Matsushita Electric Ind Co Ltd Compound semiconductor device
KR100319738B1 (en) * 1998-10-27 2002-03-08 오길록 A method of fabricating hetero-junction bipolar transistors having the same ohmic metal as electrodes
US11984423B2 (en) 2011-09-02 2024-05-14 Skyworks Solutions, Inc. Radio frequency transmission line with finish plating on conductive layer
JP2019135766A (en) * 2012-06-14 2019-08-15 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Power amplifier modules including tantalum nitride terminated through-wafer via and related systems, devices and methods
JP2015153777A (en) * 2014-02-10 2015-08-24 富士電機株式会社 Semiconductor device, control ic for switching power supply, and switching power supply device

Similar Documents

Publication Publication Date Title
US11606065B2 (en) Body tie optimization for stacked transistor amplifier
US7928804B2 (en) Power amplifier
US5227734A (en) Broadband bipolar transistor distributed amplifier
US7642859B2 (en) Power amplifier
JP4272142B2 (en) Switching element, antenna switch circuit and high-frequency module using the same
JPH11195939A (en) Hemt-hbt cascode distributed amplifier
JPH09246877A (en) Hemt-hbt composite device with low noise/high linearity
JPWO2018179088A1 (en) Current reuse type field effect transistor amplifier
US20030218500A1 (en) Power amplifier capable of switching gain while suppressing noise power in reception band
JP2011249485A (en) Switching element, high frequency signal switch and high frequency signal amplification module
JPH01125856A (en) Semiconductor device
JP2005501459A (en) High frequency power amplifier circuit
JP2006279316A (en) Switch circuit device
JPH11168099A (en) Semiconductor device
US10778159B2 (en) Power amplifier and compound semiconductor device
US7880549B1 (en) Transistor including intrinsic harmonic trap
JP2012004777A (en) High-frequency amplifier
JP2007194412A (en) Active element and switching circuit device
US11309852B2 (en) Power amplifier and compound semiconductor device
WO1999027646A1 (en) High-frequency amplifier circuit device and high-frequency transmission system using the same
JPH08293746A (en) High frequency power amplifier
JP3116335B2 (en) Mixer circuit
JPH09294026A (en) Semiconductor circuit
JP3442619B2 (en) High frequency mixer and high frequency mixer integrated circuit
TW201642582A (en) Low-noise amplifier