JPH01125641A - バッファメモリ制御方式 - Google Patents

バッファメモリ制御方式

Info

Publication number
JPH01125641A
JPH01125641A JP62283237A JP28323787A JPH01125641A JP H01125641 A JPH01125641 A JP H01125641A JP 62283237 A JP62283237 A JP 62283237A JP 28323787 A JP28323787 A JP 28323787A JP H01125641 A JPH01125641 A JP H01125641A
Authority
JP
Japan
Prior art keywords
data
resident
row
priority
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62283237A
Other languages
English (en)
Inventor
Iwaji Kawada
川田 岩治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62283237A priority Critical patent/JPH01125641A/ja
Publication of JPH01125641A publication Critical patent/JPH01125641A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置のバッファメモリ制御方式に係り
、特にバッファメモリのデータ常駐制御に好適なバッフ
ァメモリ制御方式に関する。
〔従来の技術〕
汎用の情報処理装置は、一般に主記憶装置上の使用頻度
の高い一部データの写しを格納する高速バッファメモリ
(ワークストレージ、キャッシュメモリ等)を備え、メ
モリアクセス要求があると、該バッファメモリから所望
データを入手することにより処理の高速化を図っている
バッファメモリは複数のカラム、複数のロウがら構成さ
れており、主記憶装置から読み込まれたデータは14換
アルゴリズムに従って、該当方ラムの任意のロウに格納
される。従来、この格納動作は、リース1−・リセント
リ・ユーズト法(以下LRU法と略称する)などを用い
て使用頻度の少ないロウのエントリを追い出すことで行
われている。
さらに、特開昭57−24084号公報に記載のように
、オペレーティングシステムの基本制御部などバッファ
メモリに常駐させたいデータをバッファメモリの容量に
応じて常駐させることで性能の向上を目ざしているもの
もある。
〔発明が解決しようとする問題点〕
上記従来技術は、情報処理装置において実行されるプロ
グラムが、ある特定の期間を見た場合、−度アクセスさ
れた近辺のアドレスにアクセスが集中する傾向が強いと
いうメモリアクセスの局所性と呼ばれる性質が存在する
ことに着目し、長期的に使用頻度の高いデータをバッフ
ァメモリに常駐させるという考えに基づくものである。
しかしながら、多重処理システムにおいては、実行する
プログラムによって常駐させたいデータは絶えず変化し
てくるため、常駐させたいデータでも使用頻度が低下し
た時点で、常駐データが格納されていたバッファメモリ
のロウを他の常駐データまたは、非常駐のデータに使用
させる配慮がされておらず、バッファメモリの使用効率
に問題があった。
本発明の目的は、オペレーティングシステムの基本制御
部などの使用頻度の高いデータに常駐優先権を与え、該
データがバッファメモリに格納されたとき、常駐権付デ
ータとして扱って、バッファメモリから追い出されなく
し、しかも、常駐権付データでも使用頻度が下がると常
駐権を失ない、バッファメモリから追い出され易くする
ことによって、バッファメモリの使用効率を向上せしめ
るバッファメモリ制御方式を提供することにある。
〔問題点を解決するための手段〕
上記目的は、主記憶装置内の特定領域のデータに常駐優
先権を指示する指示手段と、常駐優先権の指示手段によ
り指示された常駐優先権付データまたは非常優先権付デ
ータをバッファメモリに格納する時、常駐権付データが
格納されていないロウまたは未登録エントリのロウを選
択するロウ選択手段と、常駐優先権の指示手段により指
示された常駐優先権付データをロウ選択手段により選択
されたロウに常駐権付データとして格納する場合、常駐
権付データを格納したロウ番号を登録するとNもに、既
に格納済の常駐権付データの常駐権を撤回させる常駐ロ
ウ番号登録手段とを設け、バッファメモリ内のデータ置
換動作時、主記憶装置の特定領域のデータをバッファメ
モリに常駐させる権利を制御することによって達成され
る。
〔作 用〕
主記憶装置から読出したデータをバッファメモリの該当
カラムの任意のロウに割付けるにあたり。
バッファメモリに空きロウがある場合は、主記憶装置の
特定領域の常駐優先権指示の有無に関係なしにバッファ
メモリの空きロウに順番に格納する。
バッフメモリの該当カラムの各ロウが満杯で常駐優先権
指示がない場合は、通常のLRU法によってバッファメ
モリへのデータの置換が行われる。
バッファメモリが満杯で常駐優先権指示があり、常駐権
のあるデータがバッファメモリにない場合は、LRU法
で最も遠い時期にアクセスしたデータを追い出し、新た
にデータを格納する。このとき、バッファメモリの該当
カラムのとのロウに常駐権付データが格納されたかを登
録する。以後、常駐優先権のないデータアクセスが続く
限り常駐権付データは追い出されることがない。
次に常駐優先権付データのアクセスがあり、そのデータ
がバッファメモリにない場合は、常駐権のないデータの
ロウの中からLRU法に従って一つを選択して該データ
を追い出し、新たに常駐優先権付データを格納し、バッ
ファメモリのどの該当カラムのどの日つに常駐権付デー
タを格納したかを登録する。この登録数は、バッファメ
モリのロウ数以内であれば複数登録できるが、多く登録
できるようにすると、常駐優先領域のデータ処理は速く
なるが、非常駐領域のデータ処理が遅くなるので好まし
くない。こぎでは、該当カラム中の複数ロウに常駐権デ
ータが一個だけ許容できるものとする。
常駐権付データが格納されたロウの登録数が一個の場合
、前に登録された常駐権付データは常駐権が撤回され通
常のデータとして扱われ、LRU法の対象となって、あ
る一定期間アクセスがないと他のデータと置換されるが
、置換されて追い出される前に再度アクセスがあると常
駐種付データとして再登録される。このことによって、
局所性の低いプログラム等によって、ある期間に使用頻
度の高いプログラムが常駐権によって追い出され雅くな
リバッファメモリのヒツト率が向上できる6さらに、常
駐権のあるデータでも、その使用頻度が低下すると常駐
権を失なうことによって不必要にバッファメモリに常駐
することなく他の使用頻度の高い常駐優先権を持ったデ
ータに常駐権を譲ることで、バッファメモリの使用効率
を向上できる。
〔実施例〕
以下、本発明の一実施例を図面を用いて詳細に説明する
第2図は、本発明を適用した情報処理装置のブロック図
である1本情報処理装置は、主記憶装置1、記憶制御装
置2、命令プロセッサ4、入出カプロセッサ6から構成
されており、主記憶装置1のデータの流れは中間バッフ
ァメモリであるワークストレージ(以下wSと略称する
)3を経由し、命令プロセッサ4内のキャッシュメモリ
5または、入出カプロセッサ6と転送される。以下、本
発明を中間バッファメモリであるWS3に適用した場合
について説明する。
第1図は本発明の一実施例のブロック図で、記憶制御装
置2内の本発明に関係のある構成を示したものである。
アドレスアレイ(WAA)11は複数カラム、複数ロウ
がらなり、WS3に格納されるデータの主記憶アドレス
を登録する。本実施例では、各カラムは4個のロウから
なるとする。
該W A A 11のカラム、ロウはWS3のカラム、
ロウと一対一に対応している。リプレースメントアレイ
(RA)12はWS3のデータを置換するためのLRU
ビットを格納する。プライオリティメモリ(PM)13
は常駐種付データを格納しているロウ番号を登録し、プ
ライオリティバリッドビット14は9M13の有効性を
示す。RA12.9M13は複数カラムからなり、WA
AIIのカラムと一対一に対応している。常駐優先権有
効ビット15は、常駐優先権指示の有無を示すものであ
る。実アドレスレジスタ17にはメモリアクセス要求の
主記憶装置1の実アドレスが格納される。
常駐指定領域レジスタ群18は主記憶装置1の常駐優先
権領域の上限及び下限アドレスを指示する。
判定回路19は実アドレスレジスタ17の実アドレスが
常駐優先領域内かどうかを判定する。
置換回路16は上記WAAI 1.RA12.9M13
、バリッドビット14、常駐優先権有効バット15及び
判定回路19の出力を取込み、WS3のデータを置換す
るための制御を行う。第3図にロウ置換動作の手順を示
す。
常駐優先権有効ビット15がOのとき(ステップ301
)、実アドレスレジスタ17の実アドレスで示すメモリ
アクセスがあると、該実アドレスのWSカラムアドレス
102によってWAAIIのカラムを選択する。該当カ
ラムの4個のロウの中に必要とする実アドレスが9.録
されていれば、WS3の該当するカラム/ロウのデータ
を使用する。必要とする実アドレスがWAAIIに登録
されていなければ、未g、録エントリのロウがあるが判
定しくステップ302)、あれば未登録エン1〜りを持
つロウに新しくに1録しくステップ3o3)、なければ
LRU法によって最も過去に使われたロウを置換する(
ステップ3o4)。この置換動作時、9M13に既に常
駐種付データが登録されていた場合、該常駐種付データ
は常駐権が無効となり、4個のロウでLRU法に従って
置換が行われるが、9M13にべl@されているロウ番
号の常駐種付データが追い出されときに9M13のプラ
イオリティバリッドビット14がゼロに書き換えられる
常駐優先権有効ビット15が1のときは(ステップ30
1)、実アドレスレジスタ17の実アドレスで示すメモ
リアクセスがあると、該実アドレスを常駐指定領域レジ
スタ群18と比較し、常駐優先権付データアクセスがど
うが判定回路19で判定し、判定結果を常駐指示線10
5に出す(ステップ305)。
常駐指示線105が0であれば、主記憶装置内の特定領
域の常駐優先権付データのアクセスでないことを意味す
る。実アドレスレジスタ17のWSカラムアドレスでW
AAIIを参照し、必要とする実アドレスが該当カラム
に登録されているが未登録か調べ、未登録の場合、該当
カラムに未登録エントリを持つロウがあるか判定する(
ステップ306)。未9:、録エントリのロウがあれば
、WS3の該当ロウに該データを登録し、WAAIIの
該当ロウには実アドレスを登録する(ステップ307)
。未登録エントリのロウがなければ、該当カラムの4個
のロウに既に常駐種付データがあるか判定しくステップ
308)、あれば該ロウを除いた3個のロウの中からL
RU法で置換しくステップ309)、なければ4個のロ
ウからLRU法で置換する(ステップ310)。
一方、常駐指示線105が1であれば、常駐優先権付デ
ータアクセスを意味する。WAAIIを参照し、必要と
する実アドレスが登録されているか未登録かを調べる。
該常駐優先権付データが未g、録で、該当カラムに未登
録エントリを持っロウがあるときには、未登録エントリ
を持っロウに該常駐優先権付データを9.録し、常駐種
付データとなる(ステップ311,312)、、::(
7)時、WAAllのロウには実アドレスを登録し、常
駐種付データがどのロウに登録したかを示す置換ロウ番
号106をPM13に登録する。常駐優先権付データが
未登録で該当カラムに未登録エントリを持つロウがない
ときには、既に常駐種付データが該当カラムの4個のど
れかのロウに登録されているか判定しくステップ313
)、登録されていると、そのロウを除いた3個のロウの
中からLRUrAで置換し、PM13を更新する(ステ
ップ314)。
これにより、古い常駐種付データは新しい常駐優先権付
データに常駐権を渡し、古い常駐種付データは常駐優先
権付データとしてw’ga上に存在し、LR1J法で古
い常駐優先権付データが追い出される前に該常駐優先権
データへのアクセスがあれば常駐権を取り戻すことがで
きる。これにより、常駐優先権を持っている領域のデー
タは、常駐権を失っても常駐優先権のない領域のデータ
よりWSから追い出され難くなる。該当カラムの4個の
ロウのどれにも常駐種付データが登録されていない場合
は、4個のロウの中からLRU法で置換するロウを決め
る(ステップ315)。
第4図に第1図の置換回路16の詳細構成を示す。置換
回路16は、ロウバリッドビット線101がデータの未
登録を示しているときLRUデータ線104の順序を変
更する順序変更回路22、常駐種付データが登録されて
いるロウ番号を示すロウアドレス線103、常駐有効ビ
ット線107、常駐指示線105の条件から割付置換抑
止を行う割付置換抑止回路23、割付置換ロウを決定し
置換ロウを作成する順序判定デコード回路24から構成
される6 順序変更回路22でRA12より読出されたLRUデー
タ(使用順序を記録する6ビツトの情報L RU a 
” f )は、線101上のWAAIIのロウバリッド
ビットvO〜v3で修飾され割付置換ロウヒ回路23へ
入力する。ロウバリッドビットVO〜v3は、アドレス
の一致のとれたロウに対応するビットが1、それ以外は
Oとなるものである。
割付置換禁止回路23では、常駐指示線105と常駐有
効ビット線107がいずれも′1″で、常駐優先権が有
効である場合、デコード回路2oでPM13のロウアド
レス103がデコードされ、割付置換禁止するロウが決
定され、常駐種付データが登録されているロウが常駐化
される。次に順序判定デコード回路24で常駐優先権の
ないデータが登録されている3個のロウの中から置換ロ
ウが決定される。順序判定デコード回路24内のエンコ
ード回路21は、PM13に新たに常駐種付データが登
録された置換ロウ番号を線106に出力し、PM13に
登録する。
次に、主記憶装置1へのアクセスに対して、どのように
常駐優先領域を決定するか、また、常駐優先権有効ビッ
ト線15をどのように制御するかについて、ソフトウェ
アとハードウェアの2つの面から述べる。
ソフトウェアの面からは、使用頻度の高いオペレーティ
ングシステムの基本制御部の主記憶領域にシステム設計
に応じて、複数の常駐優先領域をシステムジェネレーシ
ョンのとき設定しておく。
システム運用時、常駐優先領域レジスタ群18にアドレ
スを設定しておけば、プログラム環境に追従して、複数
の常駐優先領域のうちから必要な領域がハードウェアに
よって制御され常駐権が与えられる。たとえば、入出力
動作中心のプログラムが実行されるときは、オペレーテ
ィングシステムの入出力制御部に常駐権が与えられ、W
S3のヒツト率が高くなる。入出力動作が少なくなり、
他の常駐優先領域のデータアクセスが多くなると入出力
制御部の常駐権が失われる。また、常駐優先権のない特
定プログラムでも、WS3を頻繁に使用し処理速度の低
下が問題となるものについては。
常駐優先権有効ビットをオフとすることによって、常駐
格付データによるバッファメモリの見かけ上の容量低下
を向上させることができ、特定プログラムの処理速度を
向上させることができる。
ハードウェアの面からは、ハードウェアが使用する特定
の領域(ファームウェア処理に伴うハードウェアアクセ
ス領域など)について、ハードウェアが常駐優先権領域
を指定すればハードウェアの内部処理の速度が向上する
本実施例では、各々のカラムに対して常駐格付データを
登録できるのが1個となっているが、4個のロウの場合
、最大3個までの常駐格付データを登録できる。これは
、4個になると全てのロウが常駐格付データで専有され
、動作しなくなる。
2個または3個の常駐格付データが登録できる場合、ど
のロウの常駐格付データから常駐権を撤回するかを決定
する必要がある。これを実現するためには、PMLa用
のLRUメモリを付加することによって、最も遠い時期
にアクセスのあった常駐格付データから常駐権を撤回す
る方法をとることによって行うことができる。
本実施例によれば、局所性の低いプログラム等によって
、ある期間に使用頻度の高いプログラムが常駐によって
追い出され難くなりバッファメモリのヒツト率を向上で
きる効果がある。また、4個のロウの中で、どれかひと
つのロウのデータに常駐権が既に与えられているときは
、次の異なる常駐優先権付データのアクセスがあると、
常駐優先権を持ったデータ間の置換でなく非常駐権デー
タとLRU法で置換される。このとき前の常駐格付デー
タの常駐権を失なわせWS3にデータを残すことによっ
て、当該データにすぐアクセスがあると常駐権をまた取
り戻すことができる。つまり使用頻度の高い常駐優先権
付データは追い出され鑑くなるが、使用頻度が低下する
とWS3から追い出され易くなることによって、WS3
の使用効 ・率が向上する。
また、常駐優先権のない短期的にバッファメモリの使用
頻度の高いプログラムであって、処理速度が問題となる
場合は、常駐優先権有効ビット15を「0」とすること
によって、常駐格付データによる見かけ上のバッファメ
モリの容量低下を防止することができ、バッファメモリ
の4個のロウを使用できるので、処理速°度の低下防止
に効果がある。
〔発明の効果〕
以上説明したように、本発明によれば、使用頻度の高い
データがバッファメモリに優先的に常駐する権利を持つ
が、常駐権を持ったデータでも使用頻度が低下すると、
常駐権を失ないLRU法等によって置換対象となり、常
駐優先権を持ったデータの中でも常に使用頻度の高いデ
ータだけをバッファメモリに常駐させることによって、
プログラム環境への追従が速くなり、バッファメモリの
使用効率を向上させる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2回は本発
明を適用した情報処理装置のブロック図、第3図は本発
明によるロウの置換手順例を示す図、第4図は第1図で
示す置換回路の詳細論理構成例を示す図である。 1・・・主記憶装置、 2・・・記憶制御装置。 3・・・ワークストレージ(WS)、 4・・・命令プロセッサ、  5・・・キャッシュメモ
リ、6・・・入出カプロセッサ、 11・・・アドレスアレイ(WAA)、12・・・リプ
レースメントアレイ(RA)、13・・・プライオリテ
ィメモリ(PM)、14・・・プライオリティバリッド
、 15・・・常駐優先権有効ビット、 16・・・置換回路、  17・・・実アドレス、18
・・・常駐優先領域レジスタ群、 19・・・判定回路。

Claims (1)

    【特許請求の範囲】
  1. (1)主記憶装置の一部データの写しを格納する複数カ
    ラム、複数ロウからなるバッファメモリを具備してなる
    情報処理装置において、 主記憶装置内の特定領域のデータに常駐優先権を指示す
    る指示手段と、 前記常駐優先権の指示手段により指示された常駐優先権
    付データまたは非常駐優先権付データをバッファメモリ
    に格納する時、該当カラム内の常駐権付データが格納さ
    れていないロウまたは未登録エントリのロウを選択する
    ロウ選択手段と、 前記常駐優先権の指示手段により指示された常駐優先権
    付データを前記ロウ選択手段により選択されたロウに常
    駐権付データとして格納する場合、該常駐権付データを
    格納したロウ番号を登録するとゝもに、既に格納済の常
    駐権付データの常駐権を撤回させる常駐ロウ番号登録手
    段と、 を有することを特徴とするバッファメモリ制御方式。
JP62283237A 1987-11-11 1987-11-11 バッファメモリ制御方式 Pending JPH01125641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62283237A JPH01125641A (ja) 1987-11-11 1987-11-11 バッファメモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62283237A JPH01125641A (ja) 1987-11-11 1987-11-11 バッファメモリ制御方式

Publications (1)

Publication Number Publication Date
JPH01125641A true JPH01125641A (ja) 1989-05-18

Family

ID=17662865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62283237A Pending JPH01125641A (ja) 1987-11-11 1987-11-11 バッファメモリ制御方式

Country Status (1)

Country Link
JP (1) JPH01125641A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787471A (en) * 1993-09-08 1998-07-28 Matsushita Electric Industrial Co., Ltd. Cache memory management apparatus having a replacement method based on the total data retrieval time and the data size
US8892260B2 (en) 2007-03-20 2014-11-18 Irobot Corporation Mobile robot for telecommunication
US8930019B2 (en) 2010-12-30 2015-01-06 Irobot Corporation Mobile human interface robot
US8935005B2 (en) 2010-05-20 2015-01-13 Irobot Corporation Operating a mobile robot
US8965579B2 (en) 2011-01-28 2015-02-24 Intouch Technologies Interfacing with a mobile telepresence robot
US9014848B2 (en) 2010-05-20 2015-04-21 Irobot Corporation Mobile robot system
US9251313B2 (en) 2012-04-11 2016-02-02 Intouch Technologies, Inc. Systems and methods for visualizing and managing telepresence devices in healthcare networks
US9498886B2 (en) 2010-05-20 2016-11-22 Irobot Corporation Mobile human interface robot

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787471A (en) * 1993-09-08 1998-07-28 Matsushita Electric Industrial Co., Ltd. Cache memory management apparatus having a replacement method based on the total data retrieval time and the data size
US8892260B2 (en) 2007-03-20 2014-11-18 Irobot Corporation Mobile robot for telecommunication
US9296109B2 (en) 2007-03-20 2016-03-29 Irobot Corporation Mobile robot for telecommunication
US8935005B2 (en) 2010-05-20 2015-01-13 Irobot Corporation Operating a mobile robot
US9014848B2 (en) 2010-05-20 2015-04-21 Irobot Corporation Mobile robot system
US9498886B2 (en) 2010-05-20 2016-11-22 Irobot Corporation Mobile human interface robot
US9902069B2 (en) 2010-05-20 2018-02-27 Irobot Corporation Mobile robot system
US8930019B2 (en) 2010-12-30 2015-01-06 Irobot Corporation Mobile human interface robot
US8965579B2 (en) 2011-01-28 2015-02-24 Intouch Technologies Interfacing with a mobile telepresence robot
US9251313B2 (en) 2012-04-11 2016-02-02 Intouch Technologies, Inc. Systems and methods for visualizing and managing telepresence devices in healthcare networks

Similar Documents

Publication Publication Date Title
KR100813370B1 (ko) 캐시 메모리 및 그 제어방법
US5689679A (en) Memory system and method for selective multi-level caching using a cache level code
EP0950223B1 (en) Cache replacement policy with locking
JP3370683B2 (ja) キャッシュシステム
US7321954B2 (en) Method for software controllable dynamically lockable cache line replacement system
US7676632B2 (en) Partial cache way locking
US6877067B2 (en) Shared cache memory replacement control method and apparatus
EP0377970B1 (en) I/O caching
US20100318742A1 (en) Partitioned Replacement For Cache Memory
US6996679B2 (en) Cache allocation mechanism for saving multiple elected unworthy members via substitute victimization and imputed worthiness of multiple substitute victim members
US6993628B2 (en) Cache allocation mechanism for saving elected unworthy member via substitute victimization and imputed worthiness of substitute victim member
US7493448B2 (en) Prevention of conflicting cache hits without an attendant increase in hardware
US6026470A (en) Software-managed programmable associativity caching mechanism monitoring cache misses to selectively implement multiple associativity levels
US6662173B1 (en) Access control of a resource shared between components
JPS6111865A (ja) メモリアクセス制御方式
JPH01125641A (ja) バッファメモリ制御方式
US6598050B1 (en) Apparatus and method for limited data sharing in a multi-tasking system
US6901450B1 (en) Multiprocessor machine and cache control method for providing higher priority to shared cache that is accessed by multiprocessors
JPWO2008155851A1 (ja) 演算処理装置、エントリ制御プログラムおよびエントリ制御方法
KR100486240B1 (ko) 분리된 캐쉬 메모리를 구비한 마이크로프로세서 및 메모리 액세스 방법
JPH11143774A (ja) キャッシュ制御機構
EP0377971B1 (en) I/O bus caching
JPH05233454A (ja) キャッシュメモリ装置
JP2000293437A (ja) キャッシュメモリ装置及びキャッシュメモリ制御方法
JPH06161896A (ja) 半導体記憶装置及びアドレス記憶方式