JPH01122537A - Matrix switch input device - Google Patents
Matrix switch input deviceInfo
- Publication number
- JPH01122537A JPH01122537A JP62279854A JP27985487A JPH01122537A JP H01122537 A JPH01122537 A JP H01122537A JP 62279854 A JP62279854 A JP 62279854A JP 27985487 A JP27985487 A JP 27985487A JP H01122537 A JPH01122537 A JP H01122537A
- Authority
- JP
- Japan
- Prior art keywords
- matrix switch
- switch
- lines
- input device
- electric signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 40
- 238000012545 processing Methods 0.000 claims abstract description 14
- 230000000994 depressogenic effect Effects 0.000 abstract 3
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
発明の目的
[産業上の利用分野]
本発明は、マトリックススイッチの押下箇所を検出する
マトリックススイッチ入力装置に関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention [Field of Industrial Application] The present invention relates to a matrix switch input device that detects a pressed position of a matrix switch.
[従、来の技術]
従来のマトリックススイッチ入力装置は、所謂シリアル
スキャン処理、即ち、第7図に示されるスキャン手段と
しての電子制御装置50が、選択切替回路51を介して
マトリックススイッチ52の所定の行線を選択すると共
に、選択切替回路53を介して総ての列線を順次選択す
る処理を総ての行線について行なう処理、を行なってマ
トリックススイッチ52の押下箇所を検出している。[Background Art] A conventional matrix switch input device performs a so-called serial scan process, in which an electronic control device 50 as a scan means shown in FIG. The pressed position of the matrix switch 52 is detected by selecting the row line and sequentially selecting all the column lines via the selection switching circuit 53 for all the row lines.
該マトリックススイッチ入力装置に関する発明や提案と
しては、特願昭62−144504号等を挙げることが
できる。Inventions and proposals regarding the matrix switch input device include Japanese Patent Application No. 144504/1983.
[発明が解決しようとする問題点]
しかしながら、従来のマトリックススイッチ入力装置に
おいては、次のような問題があった。即ち、
(a)マトリックススイッチ入力装置のコネクタ54の
端子数、プルアップ回路55のプルアップ抵抗器の数、
選択切替回路51及び53の選択スイッチの数、接続パ
ターン56の数は、各々、行線及び列線の数に対応した
数だけ必要とするという問題、特に、接続パターン56
においては、これに相当する基板面積を確保しなければ
ならないことから、その弊害は大きい。[Problems to be Solved by the Invention] However, the conventional matrix switch input device has the following problems. That is, (a) the number of terminals of the connector 54 of the matrix switch input device, the number of pull-up resistors of the pull-up circuit 55,
The problem is that the number of selection switches of the selection switching circuits 51 and 53 and the number of connection patterns 56 are required to correspond to the number of row lines and column lines, respectively.
In this case, it is necessary to secure a substrate area corresponding to this, so the disadvantage is significant.
(b)また、上述したスキャン処理は、行線及び列線の
数を各々X、Yとすると、1回のスキャン処理について
X−Y回の選択切替回路51及び53の切替え(スキャ
ン)処理を行なわなければならない。従って、スキャン
処理時間が大きいという問題、
があった。上記(a)、(b)の問題は、行線及び列線
の数が多いほど大きい。(b) In addition, in the above-mentioned scan process, if the numbers of row lines and column lines are X and Y, respectively, the switching (scanning) process of the selection switching circuits 51 and 53 is performed X-Y times for one scan process. must be done. Therefore, there was a problem that the scan processing time was long. The problems (a) and (b) above become more serious as the number of row lines and column lines increases.
本発明のマトリックススイッチ入力装置は、簡易な構成
により、上記問題を解決することを目的として為された
ものである。The matrix switch input device of the present invention is intended to solve the above problems with a simple configuration.
発明の構成
[問題点を解決するための手段]
本発明のマトリックススイッチ入力装置は、第1図にそ
の基本構成を例示する如く、
複数の行線(XiないしXn>と列線(YlないしYm
)とがマトリックススイッチ状に配置され、押下する
ことにより所定の行線と所定の列線とを短絡あるいは開
放するマトリックススイッチ(Ml)と、上記行線(X
lないしXn>又は列線(YlないしYm)に接続され
る第1の選択手段(M2)と、上記列線(YlないしY
m)又は行線(XlないしXn)に接続される第2の選
択手段(M3)と、を備え、第1の選択手段(M2)及
び第2の選択手段(M3)を介してスキャン手段(M4
)がスキャン処理を行なうことにより上記マトリックス
スイッチ(Ml)の押下箇所を検出するマトリックスス
イッチ入力装置において、上記行線(XIないしXn)
又は列線(YlないしYm )の一方の内任意の3本の
線の一方端を互いに短絡した組(M5)を設け、この組
(M5)の内の2本の線の夫々に対し上記短絡点と上記
マトリックススイッチ(Ml)とに夫々互いに逆向きの
ダイオード(M6)を介装すると共に、上記短絡点を上
記第1の選択手段(M2)又は第2の選択手段(M3)
に接続したことを特徴とする。Structure of the Invention [Means for Solving the Problems] The matrix switch input device of the present invention has a plurality of row lines (Xi to Xn>) and column lines (Yl to Ym), as shown in FIG.
) are arranged in the shape of a matrix switch, and a matrix switch (Ml) which short-circuits or opens a predetermined row line and a predetermined column line when pressed, and
a first selection means (M2) connected to the column line (Yl to Ym);
a second selection means (M3) connected to the first selection means (M2) and the second selection means (M3); M4
) detects the pressed position of the matrix switch (Ml) by scanning the row line (XI to Xn).
Alternatively, a set (M5) is provided in which one end of any three lines of one of the column lines (Yl to Ym) are short-circuited to each other, and the short-circuit is applied to each of the two lines in this set (M5). Diodes (M6) having opposite directions are interposed between the point and the matrix switch (Ml), respectively, and the short-circuit point is connected to the first selection means (M2) or the second selection means (M3).
It is characterized by being connected to.
[作用]
上記構成を有する本発明のマトリックススイッチ入力装
置は次のように作用する。[Function] The matrix switch input device of the present invention having the above configuration functions as follows.
スキャン手段(M4)は、まず、第1の選択手段(M2
)を介し所定の行線、例えば行線X1をを選択してその
電気信号を検出する。このとき、所定の組(M5)と行
線X1とで形成する3つのスイッチ(S’lないしS3
)の内、電気信号と順方向にダイオード(M6)を介装
させたスイッチ(Sl)又はダイオード(M6〉を介装
させないスイッチ(S2)が押下されていれば、同じ所
定の電気信号(以下、電気信号■1と呼ぶ)が検出され
る。また、電気信号と逆方向にダイオード(M6)を介
装させたスイッチ(S3)が押下されていれば、あるい
はいづれのスイッチ(Slないし83)も押下されてい
なければ、上記電気信号■1と異なる所定の電気信号(
以下、電気信号■2と呼ぶ)が検出される。続いて、ス
キャン手段(M4)は、第2の選択手段(M3)を介し
上記所定の組(M5)を選択してその電気信号を検出す
る。このとき、電気信号と順方向にダイオード(M6)
を介装させたスイッチS3又はダイオードを介装させな
いスイッチS2が押下されていれば、上記電気信号11
が検出される。また、スイッチS1が押下されていれば
、あるいはいづれのスイッチ(81ないしS3)も押下
されていなければ、上記電気信号■2が検出される。従
って、電気信号■1と12との4通りの組み合せにより
、いづれのスイッチ(Slないし33)が押下されたか
否かが、検出される。つまり、2回のスキャン処理によ
り3つのスイッチの押下判定処理を行なうことができる
。The scanning means (M4) first selects the first selection means (M2
), a predetermined row line, for example row line X1, is selected and its electrical signal is detected. At this time, three switches (S'l to S3) are formed by the predetermined set (M5) and the row line X1.
), if the switch (Sl) with a diode (M6) interposed in the forward direction of the electric signal or the switch (S2) without the diode (M6>) is pressed, the same predetermined electric signal (hereinafter , electrical signal (referred to as 1) is detected.Also, if a switch (S3) with a diode (M6) interposed in the opposite direction to the electrical signal is pressed, or any switch (Sl to 83) is detected. If neither is pressed, a predetermined electrical signal (different from the above electrical signal ①)
Hereinafter, an electrical signal (hereinafter referred to as "2") is detected. Subsequently, the scanning means (M4) selects the predetermined set (M5) via the second selection means (M3) and detects the electric signal thereof. At this time, a diode (M6) is connected to the electrical signal in the forward direction.
If the switch S3 with a diode inserted or the switch S2 without a diode is pressed, the electrical signal 11
is detected. Further, if the switch S1 is pressed down, or if none of the switches (81 to S3) are pressed down, the electrical signal (2) is detected. Therefore, it is detected which switch (Sl to 33) is pressed by the four combinations of the electric signals 1 and 12. In other words, three switch press determination processes can be performed by performing two scan processes.
[実施例]
次に、本発明のマトリックススイッチ入力装置の構成を
一層明らかにするために好適な実施例を図面と共に説明
する。[Example] Next, a preferred example will be described with reference to the drawings in order to further clarify the configuration of the matrix switch input device of the present invention.
第2図に示すように、本実施例のマトリックススイッチ
入力装置は、大きくは、複数の行線X1ないしxnと複
数の列線y1ないしym(mは3の倍数)とを各マトリ
ックス状に配置してなるマトリックススイッチ1と、上
記行線xコないしXnの各々の一方端に接続され所定の
行線を選択する第1の選択手段としての選択切替回路2
と、上記列線y1ないしym側に接続される第2の選択
手段としての選択切替回路3と、選択切替回路2及び3
を介してマトリックススイッチ1のスキャン処理を行な
うスキャン手段としての電子制御装置4等とから構成さ
れている。As shown in FIG. 2, the matrix switch input device of this embodiment has a plurality of row lines X1 to xn and a plurality of column lines y1 to ym (m is a multiple of 3) arranged in each matrix. a selection switching circuit 2 connected to one end of each of the row lines x to Xn and serving as a first selection means for selecting a predetermined row line;
, a selection switching circuit 3 as a second selection means connected to the column lines y1 to ym, and selection switching circuits 2 and 3.
It is comprised of an electronic control device 4 and the like as a scanning means that performs scanning processing of the matrix switch 1 via the matrix switch 1.
上記列線y1ないしymは、順次、3本毎に各々の一方
端を互いに短絡した組P1ないしPiを形成する。これ
らの組P1ないしPiの各々の短絡点は、各々、コネク
タ10及びプルアップ回路11を介して上述した選択切
替回路3に接続されている。また、組P1ないしPiは
、各々、3本の列線の内所定の2本に対し各々の短絡点
とマトリックススイッチ1とに各々互いに逆向きのダイ
オードDコないしDlを介装する。尚、プルアップ回路
11は、組P1ないしPlの各々の短絡点を所定電位に
プルアップしている。同様に、行線X1ないしxnの選
択切替回路2側に介装されたプルアップ回路12は、各
々コネクタ13を介して打線X1ないしxnを所定電位
にプルアップしている。The above-mentioned column lines y1 to ym sequentially form sets P1 to Pi in which one end of each three lines is shorted to each other. The short-circuit points of each of these sets P1 to Pi are connected to the selection switching circuit 3 described above via a connector 10 and a pull-up circuit 11, respectively. Further, in each of the sets P1 to Pi, diodes Dco to Dl having opposite directions are interposed between the respective short circuit points and the matrix switch 1 for predetermined two of the three column lines. Note that the pull-up circuit 11 pulls up each short circuit point of the sets P1 to Pl to a predetermined potential. Similarly, pull-up circuits 12 interposed on the selection switching circuit 2 side of the row lines X1 to xn pull up the row lines X1 to xn to predetermined potentials via connectors 13, respectively.
電子制御装置4は、周知のCPU4a、ROM4b及び
RAM4Cを中心とし、これらと外=Cインターフェイ
ス回路4dとをバス4eにより相互に接続した論理演算
回路として構成されている。The electronic control device 4 is configured as a logic operation circuit mainly consisting of a well-known CPU 4a, ROM 4b, and RAM 4C, and these and an external C interface circuit 4d interconnected by a bus 4e.
電子制御装置4のCPU4aは、直接、信号線15を介
して選択切替回路2、信号線16を介して選択切替回路
3を各々切り替えると共に、信号線17を介して選択切
替回路2の出力する信号、信号線18を介して選択切替
回路3の出力する信号を各々直接に入力する。The CPU 4 a of the electronic control device 4 directly switches the selection switching circuit 2 through the signal line 15 and the selection switching circuit 3 through the signal line 16 , and also directly switches the selection switching circuit 2 through the signal line 17 . , the signals output from the selection switching circuit 3 are directly inputted through the signal lines 18, respectively.
上記構成を有する本実施例の作用を第3図及び第4図と
共に説明する。ここで、第3図は、マトリックススイッ
チ1内の打線X1と組Piの列線Vm−2ないしymと
で形成されるスイッチSW1ないしSW3を示すもので
あり、第4図は、スイッチSW1ないしSW3が押下さ
れたか否かを判決する「スキャン判定処理」を示す。The operation of this embodiment having the above configuration will be explained with reference to FIGS. 3 and 4. Here, FIG. 3 shows the switches SW1 to SW3 formed by the batting line X1 in the matrix switch 1 and the column lines Vm-2 to ym of the group Pi, and FIG. 4 shows the switches SW1 to SW3. This shows the "scan determination process" that determines whether or not has been pressed.
電子制御装置4のCPU4aにより実行される「スキャ
ン判定処理」に処理が移行すると、まず、選択切替回路
2を切り替えて打線x1をロウレベルにすると共に、選
択切替回路3を切り替えて組Piを選択する処理を行な
う(ステップ5100)。続いて、CPU4aは、信号
線18を介して入力される組Piの電圧レベル(以下、
レベルv1と呼ぶ)を検出しRAM4cに記録する処理
を行なう(ステップS’l 10)。When the process shifts to the "scan determination process" executed by the CPU 4a of the electronic control unit 4, first, the selection switching circuit 2 is switched to set the batting line x1 to a low level, and the selection switching circuit 3 is switched to select group Pi. Processing is performed (step 5100). Subsequently, the CPU 4a receives the voltage level of the set Pi (hereinafter referred to as
level v1) is detected and recorded in the RAM 4c (step S'l 10).
このとき、ステッチSW1又はSW2が押下されていれ
ば、打線X1がロウレベルにされていることにより電流
が流れ、検出されるレベルV1はロウレベルを示す。一
方、スイッチSW3か押下された場合には、ダイオード
DIが逆方向に介装されていることにより電流が流れな
いので、検出されるレベル■1はハイレベルを示す。同
様に、いづれのスイッチSW1ないしSW3も押下され
ていない場合にも、ハイレベルを示す。At this time, if stitch SW1 or SW2 is pressed down, current flows because the stroke line X1 is at a low level, and the detected level V1 indicates a low level. On the other hand, when the switch SW3 is pressed down, no current flows because the diode DI is interposed in the opposite direction, so the detected level 1 indicates a high level. Similarly, a high level is also indicated when none of the switches SW1 to SW3 is pressed.
続く、ステップS120では、上述したステップ510
0と逆の切り替え処理が行なわれる。即ち、CPU4a
は、組Piをロウレベルにすると共に、行線X1を選択
する処理を行なう。続いて、上記ステップ8110の処
理と同様、信号線17を介して入力される行線X1の電
圧レベル(以下、レベルv2と呼ぶ)を検出しRAM4
Gに記憶する処理を行なう(ステップ3130)。Subsequently, in step S120, step 510 described above is performed.
A switching process opposite to 0 is performed. That is, CPU4a
sets the set Pi to a low level and performs processing to select the row line X1. Subsequently, similar to the process in step 8110 above, the voltage level of the row line X1 inputted via the signal line 17 (hereinafter referred to as level v2) is detected and
The process of storing the data in G is performed (step 3130).
このとき、スイッチSW2又はSW3が押下されていれ
ば、組P1がロウレベルにされていることにより電流が
流れ、検出されるレベルはロウレベルを示す。一方、ス
イッチSW1が押下された場合には、ダイオードD1−
1により電流が流れないので、検出されるレベル■2は
ハイレベルを示す。同様に、いづれのスイッチSW1’
>いしSW3も押下されていない場合にも、ハイレベル
を示す。At this time, if the switch SW2 or SW3 is pressed down, a current flows because the set P1 is set to a low level, and the detected level indicates a low level. On the other hand, when switch SW1 is pressed down, diode D1-
1, no current flows, so the detected level 2 indicates a high level. Similarly, which switch SW1'
>Even if SW3 is not pressed, it also indicates a high level.
続く、ステップ8140では、記憶されたレベルV1及
び■2の値により、次表第1表のマツプに従ってスイッ
チSW1ないしSW3の押下判定処理を行なう。Subsequently, in step 8140, a depression determination process for the switches SW1 to SW3 is performed according to the map shown in Table 1 below, using the stored values of level V1 and ■2.
第1表
即ち、レベルv1がロウレベルを示しレベルV2がハイ
レベルを示すときはスイッチSW1、レベルV1及びV
2が共にロウレベルを示すときはスイッチSW2、レベ
ルv1がハイレベルを示しレベルv2がロウレベルを示
すときはスイッチSW3、が各々押下されたと判定し、
レベルV1及び2が共にハイレベルを示すときは押下さ
れたスイッチは無いと判定する。In Table 1, when level v1 is low level and level V2 is high level, switch SW1, level V1 and V
It is determined that switch SW2 has been pressed when both of 2 indicate a low level, and switch SW3 is determined when level v1 indicates a high level and level v2 indicates a low level,
When levels V1 and V2 both indicate a high level, it is determined that no switch has been pressed.
上記ステップ3140に続くステップ8150では、ス
イッチSW1ないしSW3以外の他のスイッチの押下判
定処理を行ない、この後、処理はrRETURNjに扱
ける。In step 8150 following step 3140, a process is performed to determine whether a switch other than switches SW1 to SW3 has been pressed, and thereafter, the process can proceed to rRETURNj.
以上、詳細に説明した本実施例によると、3つのスイッ
チSW1ないしSW3の押下判定処理は、2回のスキャ
ン処理(ステップ8100及び5120)を行なうだけ
でよい。従って、マトリックススイッチ1内の総てのX
n−Ym個のスイッチの押下判定処理は、2/3 ・X
n−Ym回のスキャン処理を行なうだけでよく、スキャ
ン回数を従来の2/3回に減少させることができる。こ
れにより、スキャン処理時間を短くして一層迅速な判定
処理を行なうことができるという優れた効果を秦する。According to the present embodiment described in detail above, the depression determination process for the three switches SW1 to SW3 only requires performing two scan processes (steps 8100 and 5120). Therefore, all X in matrix switch 1
The press determination process for n-Ym switches is 2/3 ・X
It is only necessary to perform scan processing n-Ym times, and the number of scans can be reduced to 2/3 of the conventional number. This provides an excellent effect of shortening the scan processing time and allowing faster determination processing.
また、列線Y1ないしYmから選択切替回路3への配線
数も従来の173にすることができると共に、これに伴
ってコネクタ10の端子数、プルアップ回路11のプル
アップ抵抗器の数、選択切替回路3の選択スイッチの数
等も従来の173にすることができる。これにより、第
2図に示す基板面積areを著るしく小さくすることが
できると共に、ひいては製品のコストダウンを図ること
ができるといった効果を有する。In addition, the number of wires from the column lines Y1 to Ym to the selection switching circuit 3 can be reduced to 173 compared to the conventional number, and the number of terminals of the connector 10, the number of pull-up resistors of the pull-up circuit 11, and the number of selection switching circuits 3 can be reduced to 173. The number of selection switches in the switching circuit 3 can also be reduced to 173, which is the conventional number. As a result, the substrate area shown in FIG. 2 can be significantly reduced, and the cost of the product can also be reduced.
本発明のマトリックススイッチ入力装置は、上記実施例
に何等限定されるものではなく、本発明の要旨を逸脱し
ない範囲において種々の態様で実施可能である。例えば
、マトリックススイッチとして、第5図に示される複数
の短冊状の透明導電膜(ITO>よりなる所謂メンブレ
ンタッチパネルを用いてもよい。この場合には、透明導
電膜の周囲に銀印刷の接続パターンを配線することにな
るので、基板面積を小さくすることの効果は特に大きい
。また、第4図に示した「スキャン判定処理」として、
第6図に示す「スキャン判定処理」を実行してもよい。The matrix switch input device of the present invention is not limited to the above-mentioned embodiment in any way, but can be implemented in various forms without departing from the gist of the present invention. For example, a so-called membrane touch panel made of a plurality of rectangular transparent conductive films (ITO) as shown in Fig. 5 may be used as the matrix switch. The effect of reducing the board area is particularly large because the wiring must be done.Also, as for the "scan judgment processing" shown in Fig. 4,
The "scan determination process" shown in FIG. 6 may be executed.
この場合には、2回のスキャン処理(ステップ8200
、ステップ8220又は5230)を行なうことは、第
4図に示す「スキャン判定処理」と同じであるが、ステ
ップ5210とステップ8240 (又はステップ52
50>との判定処理によりRAM4cに記憶する処理を
必要とすることなく各スイッチの押下判定を行なうこと
ができる(ステップ5260ないし5290)。In this case, two scan processes (step 8200
, step 8220 or 5230) is the same as the "scan determination process" shown in FIG.
50>, it is possible to determine whether each switch has been pressed without requiring the process of storing it in the RAM 4c (steps 5260 to 5290).
発明の効果
本発明のマトリックススイッチ入力装置によるとスキャ
ン回数を従来の273回に減少させることができ、スキ
ャン処理時間を短くして一層迅速な判定処理を行なうこ
とができるという優れた効果を有する。また、打線又は
列線から各々の選択切替回路への配線数も従来の173
にすることができると共に、これに伴ってコネクタの端
子数、プルアップ抵抗器の数、選択切替回路の選択スイ
ッチの数も従来より激減させることができる。従って、
基板面積を小さくし、製品のコストダウンを図かること
ができるといった優れた効果を有する。Effects of the Invention According to the matrix switch input device of the present invention, the number of scans can be reduced to 273 times compared to the conventional method, and the scanning processing time can be shortened to perform faster determination processing, which is an excellent effect. In addition, the number of wires from the batting line or column line to each selection switching circuit is 173 compared to the conventional one.
At the same time, the number of terminals of the connector, the number of pull-up resistors, and the number of selection switches of the selection switching circuit can also be drastically reduced compared to the conventional one. Therefore,
This has an excellent effect of reducing the substrate area and reducing the cost of the product.
第1図は本発明にマトリックススイッチ入力装置の基本
構成を例示する基本構成図、第2図は本発明一実施例の
マトリックススイッチ入力装置を示す概略構成図、第3
図はマトリックススイッチ1内の一部を示す詳細図、第
4図は「スキャン判定処理」を示すフローチャート、第
5図はマトリックススイッチ1としてのメンブレンタッ
チパネルを示す説明図、第6図は第2実施例の「スキャ
ン判定処理」を示すフローチャー1−1第7図は従来の
マトリックススイッチ入力装置を示す概略構成図、であ
る。
Ml・・・マトリックススイッチ
M2・・・第1の選択手段
M3・・・第2の選択手段
M4・・・スキャン手段
M5・・・組
M6・・・ダイオード
1 ・・・マトリックススイッチ
2.3・・・選択切替回路
4 ・・・電子制御装置
PlないしPi・・・組
DlないしDl・・・ダイオード
代理人 弁理士 足立 勉(ばか1名)第4図
第6図
第5図FIG. 1 is a basic configuration diagram illustrating the basic configuration of a matrix switch input device according to the present invention, FIG. 2 is a schematic configuration diagram showing a matrix switch input device according to an embodiment of the present invention, and FIG.
The figure is a detailed diagram showing a part of the inside of the matrix switch 1, FIG. 4 is a flowchart showing the "scan judgment process", FIG. 5 is an explanatory diagram showing a membrane touch panel as the matrix switch 1, and FIG. 6 is a second implementation. Flowchart 1-1 showing an example of "scan determination processing" FIG. 7 is a schematic configuration diagram showing a conventional matrix switch input device. Ml...Matrix switch M2...First selection means M3...Second selection means M4...Scanning means M5...Set M6...Diode 1...Matrix switch 2.3. ...Selection switching circuit 4...Electronic control device Pl or Pi...Group Dl or Dl...Diode agent Patent attorney Tsutomu Adachi (one idiot) Figure 4 Figure 6 Figure 5
Claims (1)
することにより所定の行線と所定の列線とを短絡あるい
は開放するマトリックススイッチと、 上記行線又は列線に接続される第1の選択手段と、 上記列線または行線に接続される第2の選択手段と、 を備え、第1の選択手段及び第2の選択手段を介してス
キャン手段がスキャン処理を行なうことにより上記マト
リックススイッチの押下箇所を検出するマトリックスス
イッチ入力装置において、上記行線又は列線の一方の内
任意の3本の線の一方端を互いに短絡した組を設け、こ
の組の内の2本の線の夫々に対し上記短絡点と上記マト
リックススイッチとに夫々互いに逆向きのダイオードを
介装すると共に、上記短絡点を上記第1の選択手段又は
第2の選択手段に接続したことを特徴とするマトリック
ススイッチ入力装置。[Scope of Claims] A matrix switch in which a plurality of row lines and column lines are arranged in a matrix, and which short-circuits or opens a predetermined row line and a predetermined column line by pressing the switch; a first selection means connected to the column line or the row line, and a second selection means connected to the column line or the row line, and the scanning means performs scanning processing via the first selection means and the second selection means. In the matrix switch input device that detects the pressed position of the matrix switch by performing diodes having opposite directions are interposed between the short-circuit point and the matrix switch for each of the two lines, and the short-circuit point is connected to the first selection means or the second selection means. A matrix switch input device featuring:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62279854A JPH01122537A (en) | 1987-11-05 | 1987-11-05 | Matrix switch input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62279854A JPH01122537A (en) | 1987-11-05 | 1987-11-05 | Matrix switch input device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01122537A true JPH01122537A (en) | 1989-05-15 |
Family
ID=17616868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62279854A Pending JPH01122537A (en) | 1987-11-05 | 1987-11-05 | Matrix switch input device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01122537A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6045902A (en) * | 1992-11-06 | 2000-04-04 | Daicel Chemical Industries Ltd. | Easy tearable films and method of producing the same |
US6343684B1 (en) | 1996-08-05 | 2002-02-05 | Mannesmann Sachs Ag | Torsional vibration damper |
KR20020045718A (en) * | 2000-12-11 | 2002-06-20 | 이계안 | Engine control method on abnormal output of mass air flow sensor |
CN103228957A (en) * | 2010-11-24 | 2013-07-31 | 丰田自动车株式会社 | Vehicular power transmission device |
-
1987
- 1987-11-05 JP JP62279854A patent/JPH01122537A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6045902A (en) * | 1992-11-06 | 2000-04-04 | Daicel Chemical Industries Ltd. | Easy tearable films and method of producing the same |
US6054209A (en) * | 1992-11-06 | 2000-04-25 | Daicel Chemical Industries, Ltd. | Easy tearable films and method of producing the same |
US6343684B1 (en) | 1996-08-05 | 2002-02-05 | Mannesmann Sachs Ag | Torsional vibration damper |
KR20020045718A (en) * | 2000-12-11 | 2002-06-20 | 이계안 | Engine control method on abnormal output of mass air flow sensor |
CN103228957A (en) * | 2010-11-24 | 2013-07-31 | 丰田自动车株式会社 | Vehicular power transmission device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN2669264Y (en) | Keyboard scanning circuit | |
JPH07160401A (en) | Coordinate input device | |
JPH01122537A (en) | Matrix switch input device | |
US6509846B1 (en) | Key matrix circuit | |
CN104104392B (en) | Key judgment method and device | |
CN115294903B (en) | Display panel, driving method thereof and display device | |
CN202472565U (en) | Keyboard circuit, keyboard and input device | |
CN210867651U (en) | Three-line key scanning device for T-type scanning key expansion | |
US7158055B2 (en) | Key input circuit, power supply control apparatus, and power supply control method | |
KR0172890B1 (en) | Input device for electronic brush and its scanning method | |
CN113986036A (en) | Touch panel mother board and detection method thereof | |
KR100442370B1 (en) | Key scan apparatus and method for mobile communication terminal | |
CN100573428C (en) | Touch-screen | |
US5583498A (en) | Input device | |
CN1251053C (en) | Keyboard signal sensor | |
US20230259218A1 (en) | Key Matrix Circuit Device And Input Device | |
CN218676007U (en) | Drive PCB board layout structure and touch screen | |
CA1333924C (en) | Keyboard | |
JPS5935226A (en) | Keyboard input circuit | |
JPS63206819A (en) | Key input device | |
CN1418047A (en) | Mainboard supporting different connectros of various pins and its design method | |
RU34815U1 (en) | Discrete Information Conversion System | |
JPH0792057A (en) | Output circuit with output monitor | |
JPS63123114A (en) | Key matrix circuit | |
JPH01295319A (en) | Key input device |