JPH01120931A - Multiple access multiplex exchange system - Google Patents

Multiple access multiplex exchange system

Info

Publication number
JPH01120931A
JPH01120931A JP27980287A JP27980287A JPH01120931A JP H01120931 A JPH01120931 A JP H01120931A JP 27980287 A JP27980287 A JP 27980287A JP 27980287 A JP27980287 A JP 27980287A JP H01120931 A JPH01120931 A JP H01120931A
Authority
JP
Japan
Prior art keywords
time division
circuit
hdt
division switch
idle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27980287A
Other languages
Japanese (ja)
Inventor
Hideo Takahashi
英雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27980287A priority Critical patent/JPH01120931A/en
Publication of JPH01120931A publication Critical patent/JPH01120931A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To utilize a digital line with an opposite station efficiently by accommodating a multiple access multiplex circuit to a time division switch, connecting an output port to a digital line through the time division switch and increasing/decreasing the link number dynamically in response to the traffic. CONSTITUTION:When a call request is given from a terminal equipment DTE 12, a central control circuit CC 5 reads attribute information of the calling terminal equipment DTE 12 to identify its bit rate and selects an idle input port of a multiple access multiplex circuit HDT 4 and an idle slot on a multiplexed output port and the DTE 12 is connected to a DST 13 via a time division switch TDSW 2, an HDT 4 and a TDSW 3 (link). In selecting the idle slot, if an idle input port of the HDT 4 exists and no idle spot is on the output port, the circuit CC 5 sets a new link between the HDT 4 and the DTI to assign a call from the DTE 12 on the time slot. The circuit CC 5 controls the revision of number of links in response to the traffic.

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は多元多重交換方式に関し、特に時分割交換機を
デジタル伝送路で接続して構成されたデジタルネットワ
ークにおける多元多重交換方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multiplex multiplexing system, and more particularly to a multiplex multiplexing system in a digital network configured by connecting time division switches via digital transmission lines.

〔従来の技術〕[Conventional technology]

時分割交換機で交換する呼のビットレイトには種々めも
のがある。例えば、音声呼の場合は64kbps、32
kbps、16kbps、9.6kbpsが、またデー
タ呼の場合は2.4kbps。
There are various bit rates for calls exchanged by a time division switch. For example, for voice calls, 64kbps, 32kbps
kbps, 16kbps, 9.6kbps, and 2.4kbps for data calls.

4.8kbps、9.6kbps、19.2kbps等
、各種の速度のものが使用されており、これら多元呼を
効率良く伝送する必要がある。
Various speeds are used, such as 4.8 kbps, 9.6 kbps, and 19.2 kbps, and it is necessary to efficiently transmit these multiple calls.

従来、この種の多元交換方式としては、パケット交換方
式により実現した例や、回線交換方式において多元交換
用に特別に設計されたスイッチを用いた例がある。従来
、標準的に用いられている64kbps単元の回線交換
機においては多元交換は不可能なため、少しでも伝送効
率を上げるなめにとットレイト種別毎に伝送路上のタイ
ムスロットをあらかじめ固定的に割り当てておくのが一
服的であった。
Conventionally, as this type of multiple switching system, there are examples realized by a packet switching system and examples using a switch specially designed for multiple switching in a circuit switching system. Conventionally, multiple switching is not possible with the standard 64 kbps unit circuit switching equipment, so in order to improve transmission efficiency even a little, time slots on the transmission path are fixedly allocated in advance for each rate type. It was just a temporary thing.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、上述したタイムスロットを固定的に割り
当゛てる従来方式では、事前に定めたビットレイト毎の
割当の比率と実際の呼の発生状況とは異なるため、伝送
効率が最適化されないという欠点がある。
However, the conventional method of fixedly allocating time slots described above has the disadvantage that transmission efficiency is not optimized because the predetermined allocation ratio for each bit rate differs from the actual call occurrence situation. be.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の多元多重交換方式は、時分割スイッチと独立に
設けられた多元多重回路の入出力ポートを前記時分割ス
イッチに収容し、前記多元多重回路の入力ポートを前記
時分割スイッチを通して発着呼端末へ接続し出力ポート
を前記時分割スイッチを通してデジタル回線インタフェ
ース回路へ接続して成り、前記出力ポートとデジタル回
線インタフェース回路間の接続リンク数を呼の発生状況
に応じて変更可能に制御する中央制御回路を備えること
を特徴とする。
The multiplex multiplexing system of the present invention accommodates the input/output ports of a multiplex circuit provided independently of a time division switch in the time division switch, and connects the input port of the multiplex circuit to a calling terminal through the time division switch. a central control circuit that connects the output port to the digital line interface circuit through the time division switch, and controls the number of connection links between the output port and the digital line interface circuit so as to be changeable according to call occurrence conditions; It is characterized by having the following.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の多元多重交換方式の一実施例を示すシ
ステムブロック図である。
FIG. 1 is a system block diagram showing an embodiment of the multiplex multiplexing system of the present invention.

第1図において、時分割スイッチ(以下TDSW)2に
は端末装置(以下DTE)11,12゜13が収容され
ている。TDSW2にはデジタル中継線インタフェース
回路(以下DTI)3を介して対向局へのデジタル中継
線が接続されている。
In FIG. 1, a time division switch (hereinafter referred to as TDSW) 2 accommodates terminal equipment (hereinafter referred to as DTE) 11, 12, and 13. A digital trunk line to the opposite station is connected to the TDSW 2 via a digital trunk line interface circuit (hereinafter referred to as DTI) 3.

多元多重回路(以下HDT)4の入力ポートはTDSW
2を通して発着DTE]、2.13に接続され、HD 
′T’ 4 ノ出力ポートはTDSW2を通して複数の
リンクでDTI3に接続される。中央制御回路(以下C
C)5は時分割交換機のすべてのシーケンス制御を司る
The input port of the multiplex circuit (HDT) 4 is TDSW.
2 through arrival/departure DTE], connected to 2.13, HD
The 'T' 4 output port is connected to DTI3 with multiple links through TDSW2. Central control circuit (hereinafter referred to as C
C) 5 is in charge of all sequence control of the time division switch.

なお、DTI3は64kbpsXj’タイムスロツト、
HDT4の入力側は64kbpsXmタイムスロット、
HDT4の出力側は64kbpsXnタイムスロツトで
構成されているものとする。
In addition, DTI3 has a 64kbpsXj' time slot,
The input side of HDT4 is 64kbpsXm time slot,
It is assumed that the output side of HDT4 is composed of 64kbpsXn time slots.

またDTEllは64kbpsのビットレイトを持つ端
末装置であるものとする。
It is also assumed that DTell is a terminal device with a bit rate of 64 kbps.

ここで、HDT4の出力ポートとDTI3の入力との間
のタイムスロット数nはトラフィック状況に応じてCC
5によって設定される。種々のビットレイトを持つDT
El2,13はHDT4の入力ポートに接続され、HD
T4において64kbps上に多重化される。
Here, the number n of time slots between the output port of HDT4 and the input of DTI3 depends on the CC
Set by 5. DT with various bit rates
El2, 13 are connected to the input port of HDT4,
Multiplexed on 64 kbps at T4.

続いて本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

例えばDTEl 2から発呼要求が出されると、一般に
知られているようにこの発呼要求が検出されたときCC
5は発呼端末DTE12の属性情報を読み取ってそのビ
ットレイトを識別する。このビットレイトが64kbp
s以外であるので、CC5はHDT4の入力ポートの空
きと、多重された出力ポート上の空スロットとを選択す
る。両者に空きのものが選択されると、DTEl 2は
TDSW2.HDT4.TDSW12 <リンク)を介
してDTI3と接続される。
For example, when a call request is issued from DTEL 2, when this call request is detected, the CC
5 reads the attribute information of the calling terminal DTE 12 and identifies its bit rate. This bit rate is 64kbp
s, the CC5 selects an empty input port of the HDT4 and an empty slot on the multiplexed output port. If both are empty, DTEl 2 selects TDSW2. HDT4. Connected to DTI3 via TDSW12 <link).

この空き選択の際、HDT4の入力ポートには空きがあ
り、且つ出力ポート上に空スロットがないときは、CC
5はHDT4とDTI間に新たにリンクを設定し、その
タイムスロ・Jト上にI)TE12からの呼を割り付け
る。また、復旧時にHDT4の出力ポート上に他で使用
中のタイムスロットがなければ上記リンクを復旧させる
At the time of this vacant selection, if there is a vacant slot on the input port of HDT4 and there is no vacant slot on the output port, CC
Step 5 establishes a new link between HDT4 and DTI, and allocates the call from I) TE12 to that time slot. Furthermore, if there is no other time slot in use on the output port of the HDT 4 at the time of restoration, the link is restored.

つまり本実施例では、CC5がトラヒツトに応じてリン
ク数を変更する制御を行なっている。
In other words, in this embodiment, the CC 5 performs control to change the number of links according to traffic.

なお、DTEIIは64kbpsのビットレイトを持つ
ので、DTEllからの呼はH[)T4を経由せずにT
D’SW2を介して直接DTI3と接続される。
Note that since DTEII has a bit rate of 64kbps, calls from DTEll are routed to T without going through H[)T4.
It is directly connected to DTI3 via D'SW2.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、多元多重回路を時分割ス
イッチへ収容し、その多元多重回路の出力ポートを時分
割スイッチを通してデジタル回線へ接続し、そのリンク
数をトラフィックに応じて動的に増減させることにより
、DTIの入力ポート、すなわち対向局との間のデジタ
ル回線を効率よく使用できる効果がある。
As explained above, the present invention accommodates a multiple multiplex circuit in a time division switch, connects the output port of the multiple multiplex circuit to a digital line through the time division switch, and dynamically increases or decreases the number of links depending on the traffic. This has the effect of making it possible to efficiently use the digital line between the DTI input port, that is, the opposite station.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の多元多重交換方式の一実施例を示すブ
ロック図である。 2・・・時分割スイッチ(TDSW) 、3・・・デジ
タル中継線インタフェース回路(DTI)、4・・・多
元多重回路(HDT)、5・・・中央制御回路(CC)
、11,12.13・・・端末装置(DTE)。 代理人 弁理士  内 原  晋 喘1 閃
FIG. 1 is a block diagram showing an embodiment of the multiplex multiplexing system of the present invention. 2... Time division switch (TDSW), 3... Digital trunk interface circuit (DTI), 4... Multiplex circuit (HDT), 5... Central control circuit (CC)
, 11, 12.13...Terminal equipment (DTE). Agent Patent Attorney Shinkou Uchihara 1 Sen

Claims (1)

【特許請求の範囲】[Claims] 時分割スイッチと独立に設けられた多元多重回路の入出
力ポートを前記時分割スイッチに収容し、前記多元多重
回路の入力ポートを前記時分割スイッチを通して発着呼
端末へ接続し出力ポートを前記時分割スイッチを通して
デジタル回線インタフェース回路へ接続して成り、前記
出力ポートとデジタル回線インタフェース回路間の接続
リンク数を呼の発生状況に応じて変更可能に制御する中
央制御回路を備えることを特徴とする多元多重交換方式
The input/output ports of a multiple multiplex circuit provided independently of the time division switch are accommodated in the time division switch, the input ports of the multiple multiplex circuit are connected to the calling/receiving terminal through the time division switch, and the output ports are connected to the time division multiplex circuit. A multi-source multiplexing device connected to a digital line interface circuit through a switch, and comprising a central control circuit that controls the number of connection links between the output port and the digital line interface circuit so as to be changeable according to call occurrence conditions. Exchange method.
JP27980287A 1987-11-04 1987-11-04 Multiple access multiplex exchange system Pending JPH01120931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27980287A JPH01120931A (en) 1987-11-04 1987-11-04 Multiple access multiplex exchange system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27980287A JPH01120931A (en) 1987-11-04 1987-11-04 Multiple access multiplex exchange system

Publications (1)

Publication Number Publication Date
JPH01120931A true JPH01120931A (en) 1989-05-12

Family

ID=17616119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27980287A Pending JPH01120931A (en) 1987-11-04 1987-11-04 Multiple access multiplex exchange system

Country Status (1)

Country Link
JP (1) JPH01120931A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533022A (en) * 1990-06-18 1996-07-02 Hitachi, Ltd. Digital interface system for offices connected by plural digital lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533022A (en) * 1990-06-18 1996-07-02 Hitachi, Ltd. Digital interface system for offices connected by plural digital lines

Similar Documents

Publication Publication Date Title
US5784561A (en) On-demand video conference method and apparatus
EP0361760B1 (en) ISDN, basic rate interface arranged for quad voice
JP3865805B2 (en) Communication system topology providing dynamic allocation of B-channels
US4955019A (en) Multimedia information exchanging system and equipment therefor
JPS62189895A (en) Method and apparatus for establishing wide band communication facility through communication network with narrow band channel
JPS61196652A (en) Voice/data total service system
JP2570141B2 (en) Mobile communication switching system
JPH01120931A (en) Multiple access multiplex exchange system
JPS62178040A (en) Composite switching system
US6603775B1 (en) Dynamic allocation of communication resources within a communication system
JPS6235296B2 (en)
JPH08331171A (en) Method for controlling band assignment
JP2567878B2 (en) Relay line connection control method
JPH02231829A (en) Time division multiplexer
JP2581443B2 (en) Multiplexer
JPH0338197A (en) Multi-media exchange system
JPH0677886A (en) Mobile communication system
JP2675008B2 (en) Time division multiplexer
JPS6113843A (en) Hybrid exchange system
JPS612454A (en) Multiple exchange system
JPS58123258A (en) Circuit and packet combined exchange system
JPS61171243A (en) Time slot assignment system of multi-channel frame
JPS6370630A (en) Channel assignment system
JPS6028346A (en) Line exchange control system
JPS63237698A (en) Information communication network