JPH01109693A - Driving method for el luminous element - Google Patents

Driving method for el luminous element

Info

Publication number
JPH01109693A
JPH01109693A JP62266892A JP26689287A JPH01109693A JP H01109693 A JPH01109693 A JP H01109693A JP 62266892 A JP62266892 A JP 62266892A JP 26689287 A JP26689287 A JP 26689287A JP H01109693 A JPH01109693 A JP H01109693A
Authority
JP
Japan
Prior art keywords
channel
voltage
light
circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62266892A
Other languages
Japanese (ja)
Inventor
Koichi Ishii
石井 浩市
Yuzo Ozaki
雄三 尾崎
Seiji Haneda
聖治 羽田
Hidetoshi Uehara
上原 秀俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP62266892A priority Critical patent/JPH01109693A/en
Publication of JPH01109693A publication Critical patent/JPH01109693A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

PURPOSE:To simplify the structure of a driving circuit and reduce the cost by applying the pulse voltage with the same voltage and the same phase to both electrodes pinching a layer not desired for the luminescence of an EL element with multiple luminous layers to suppress its luminescence. CONSTITUTION:In an EL element with two luminous layers EL1 and EL2, for example, when a circuit constituted of high-withstand voltage CMOS, A, B, C, switches SW1, SW2, SW3, SW4, SW5, photocouplers PC1, PC2, PC3, PC4, PC5 and resistors R1 and R2 is driven by a logic circuit, the luminous layers are optionally illuminated. The switches SW2 and SW4, photocouplers PC2 and PC4, and resistors R1 and R2 are eliminated in this complicated circuit, the channel (p) and (n) gates of CMOS, A, C are connected in common, the same voltage in the same phase is applied to both electrodes pinching the preset luminous layer, and its luminescence is suppressed. The driving circuit is simplified and the cost is reduced by omitting the constituting components.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はエレクトロルミネッセンス(以下Elという)
を用いた表示装置、特に複数個のEL素子で発光部を構
成する表示¥!t@の駆動方法に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to electroluminescence (hereinafter referred to as El).
A display device using , especially a display whose light emitting part is composed of multiple EL elements! This relates to a method of driving t@.

〈従来の技術〉 第5図はEL素子をW4層した多色発光体の従来例を示
す断面構成図である。図において1は基板。
<Prior Art> FIG. 5 is a cross-sectional configuration diagram showing a conventional example of a multicolor light emitting body in which EL elements are arranged in W4 layers. In the figure, 1 is the board.

2は透明電極、3.5.7.9は絶縁層、4は下部発光
層、6は中間透明電極、8は上部発光層。
2 is a transparent electrode, 3.5.7.9 is an insulating layer, 4 is a lower light emitting layer, 6 is an intermediate transparent electrode, and 8 is an upper light emitting layer.

10は背面電極である。ここで上部発光層8は例えばz
ns : Tl)Faなどの緑色のEL素子が用いられ
、下部発光層4はZnS:SmF3等の赤色ELNt子
が用いられる。これらの発光層は絶縁層9ど7.および
5と3に挟まれており、上部発光層8は背面電極10と
中間透明1極6.下部発光M4は中間透明電極6と透明
電極2の間に電源11a、11bから交8!電圧が加え
られて各発光層特有の可視光を発光する。
10 is a back electrode. Here, the upper light emitting layer 8 is, for example, z
A green EL element such as ns:Tl)Fa is used, and the lower light emitting layer 4 is a red EL element such as ZnS:SmF3. These light emitting layers are insulating layers 9 and 7. 5 and 3, the upper light emitting layer 8 is sandwiched between the back electrode 10 and the intermediate transparent single pole 6. The lower light emission M4 is connected between the intermediate transparent electrode 6 and the transparent electrode 2 from the power sources 11a and 11b. When a voltage is applied, each light-emitting layer emits visible light unique to it.

上記EL素子において緑色、赤色の中間色を出しその色
調を制御する駆動回路として本出願人は特願昭62−2
13627号を提案している。
As a drive circuit for producing an intermediate color between green and red in the EL element and controlling the color tone, the present applicant applied for patent application No. 62-2.
No. 13627 is proposed.

第6図は前記先願に記載された模式的な電気回路であり
、この例では3つの高耐圧CMO8,A。
FIG. 6 is a schematic electrical circuit described in the above-mentioned prior application, and in this example, three high-voltage CMOs 8 and A are connected.

B、Cが並列に接続され、Aのドレイン端子と8のドレ
イン端子の間には第5図で示す緑の素子EL1が、Bの
ドレイン端子とCのドレイン端子側には同図の赤の素子
EL2が接続されており、それぞれの0MO8のnチャ
ンネルのソース端子側は高圧直流′Fi源■2に接続さ
れ、nチャンネル側のそれぞれのソース端子はグランド
側に接続されている。CLKは0MO8のそれぞれをス
イッチングするクロック信号であり、への0MO8のゲ
ート端子へはスイッチS W +を介して、Bの0MO
8のゲート端子へはインバータ[nを介して接続され、
Cの0MO8のゲート端子にはスイッチS W 2を介
して接続されている。
B and C are connected in parallel, and the green element EL1 shown in Figure 5 is between the drain terminal of A and the drain terminal of 8, and the red element EL1 shown in the figure is between the drain terminal of B and the drain terminal of C. Element EL2 is connected, the source terminal side of the n channel of each 0MO8 is connected to the high voltage DC 'Fi source 2, and the source terminal of each n channel side is connected to the ground side. CLK is a clock signal that switches each of the 0MO8, and the gate terminal of the 0MO8 is connected to the 0MO8 of B via the switch SW+.
The gate terminal of 8 is connected via an inverter [n,
It is connected to the gate terminal of 0MO8 of C via a switch SW2.

第7図は第6図の模式図を具体的に表わした回路図であ
る。図ではAの0MO8のpチャンネルのゲート端子に
は負荷抵抗R2を介してCMO8駆動電駆動電圧中2さ
れ、同時にこのゲートには電圧V+およびV2により駆
動される回路を分離するためのフォトカプラP C+の
出力端子が接続されている。またこのP C+の入力端
子には負荷抵抗R+ 、SW+を介して電圧v1が印加
されている。Aの0MO3のnチャンネルのゲートには
負荷抵抗R2を介してCMO8駆動電駆動電圧中2され
、同時にこの入力端子には電圧V+およびv2により駆
動される回路を分離するためのフォトカプラP C2の
出力端子が接続されている。また、このP C2の入力
端子には負荷抵抗R+ 、 SW2を介して電圧v1が
印加されている。
FIG. 7 is a circuit diagram specifically representing the schematic diagram of FIG. 6. In the figure, the gate terminal of the p-channel of 0MO8 in A is connected to the CMO8 drive voltage through a load resistor R2, and at the same time, this gate is connected to a photocoupler P for separating the circuit driven by the voltage V+ and V2. The output terminal of C+ is connected. Further, a voltage v1 is applied to the input terminal of this P C+ via a load resistor R+ and SW+. The n-channel gate of MO3 of A is connected to the CMO8 drive voltage through a load resistor R2, and at the same time, this input terminal is connected to a photocoupler PC2 for isolating the circuit driven by the voltages V+ and v2. Output terminal is connected. Further, a voltage v1 is applied to the input terminal of this PC2 via a load resistor R+ and SW2.

同じ<p、nチャンネルのゲート同士が接続されたBの
0MO8のゲートには負荷抵抗R2を介してCMO8駆
動電駆動電圧中2され、同時にこのゲート端子には電圧
■1およびV2により駆動される回路を分離するための
フォトカプラPC5の出力端子が接続されている。また
このPO2の入力端子には負荷抵抗R1,SW5を介し
て電圧■1が印加されている。
The gates of B's 0MO8, in which the gates of the same <p, n channels are connected, are connected to the CMO8 drive voltage 2 through a load resistor R2, and at the same time, this gate terminal is driven by voltages 1 and V2. The output terminal of a photocoupler PC5 for isolating the circuit is connected. Further, a voltage 1 is applied to the input terminal of PO2 via load resistors R1 and SW5.

また、Cの0MO8のpチャンネルのゲート端子にはA
の0MO8と同様、負荷抵抗R2を介してCMO8駆動
電駆動電圧中2され、同時にこの入力端子には電圧V+
およびv2により駆動される回路を分離するためのフォ
トカプラPC3の出力端子が接続されている。またこの
PO2の入力端子には負荷抵抗R+ 、SWコを介して
電圧v1が印加されている。Cの0MO8のnチャンネ
ルのゲート端子には負荷抵抗R2を介してCMO8駆動
電駆動電圧中2され、同時にこのゲート端子には電圧v
1および■2により駆動される回路を分離するためのフ
ォトカプラPC4の出力端子が接続されている。またこ
のPO2の入力端子には負荷抵抗R+、SWaを介して
電圧V1が印加されている。ここで各電圧および抵抗値
はV、は5V、V2 は250V、R+ Gtl kΩ
、R2kL15にΩ程度である。なお、この例ではSW
がオンのときフォトカプラがオンとなるものを使用する
ものとする。
Also, the gate terminal of the p channel of C0MO8 has A
Similarly to the 0MO8, the CMO8 drive voltage is applied to the drive voltage through the load resistor R2, and at the same time, the voltage V+ is applied to this input terminal.
and an output terminal of a photocoupler PC3 for isolating the circuit driven by v2. Further, a voltage v1 is applied to the input terminal of this PO2 via a load resistor R+ and a SW. The CMO8 drive voltage is applied to the gate terminal of the n-channel of the C0MO8 through the load resistor R2, and at the same time, the voltage V is applied to this gate terminal.
The output terminal of a photocoupler PC4 for separating the circuits driven by 1 and 2 is connected. Further, a voltage V1 is applied to the input terminal of this PO2 via a load resistor R+ and SWa. Here, each voltage and resistance value is V, is 5V, V2 is 250V, R+ Gtl kΩ
, R2kL15 is approximately Ω. In addition, in this example, SW
A photocoupler that turns on when is on shall be used.

上記構成の回路において1図示しない制御装置の演舜結
果に基づいた信号がクロックに同期してスイッチS W
 I’−S W5を第8図に示す様な状態でオン・オフ
する。すなわら、あるクロックに対して緑色発光素子E
L+を発光させる場合はSW+ 、SW2 、SW4を
オンとしSWコ、SWsをオフとする。この状態ではA
の0MO8のpチャンネルはオン、nチャンネルはオフ
となり、Bの0MO8のpチャンネルはオフ、nチャン
ネルはオン、Cの0MO8はp、nチャンネルともオフ
となる。その結果、電源■2の電圧がAの0MO8のp
チャンネルを介してEL+  (緑)に印加され発光す
る。
In the circuit with the above configuration, a signal based on the result of the operation of the control device (not shown) is synchronized with the clock to switch SW.
I'-SW5 is turned on and off as shown in FIG. In other words, for a certain clock, the green light emitting element E
To make L+ emit light, turn on SW+, SW2, and SW4, and turn off SW and SWs. In this state A
The p channel of 0MO8 of B is turned on and the n channel is turned off, the p channel of 0MO8 of B is turned off and the n channel is on, and both the p and n channels of 0MO8 of C are turned off. As a result, the voltage of power supply ■2 is A of 0 MO8 p
EL+ (green) is applied through the channel to emit light.

次のクロックでS W +〜S W 3をオフとし、S
W a 、 S W sをオンとする。この状態ではA
の0MO8のpチャンネルはオフ、nチャンネルはオン
となり、8の0MO8のpチャンネルはオン。
At the next clock, turn off S W + ~ S W 3, and turn off S
Turn on W a and S W s. In this state A
The p-channel of 0MO8 is off, the n-channel is on, and the p-channel of 0MO8 of 8 is on.

nチャンネルはオフ、Cの0MO84,tp、nチャン
ネルともオフのままである。その結果Bの0MO8のp
チャンネルを介して電源v2の電圧がEL+  (緑)
に印加され発光する。
The n-channel is off, and the C 0MO84, tp, and n-channel remain off. As a result, p of 0MO8 of B
Voltage of power supply v2 via channel is EL+ (green)
is applied to emit light.

さらに、赤色発光素子EL2および両方の発光素子を発
光させる場合についても第8図に示す様な状態にスイッ
チングすることにより、それぞれ発光させることが出来
る。また、これらのスイッチを図示しないロジック回路
で駆動することにより各色を任意に発光させることが出
来る。
Furthermore, when the red light emitting element EL2 and both light emitting elements are caused to emit light, they can be caused to emit light by switching to the state shown in FIG. 8. Further, by driving these switches with a logic circuit (not shown), each color can be emitted arbitrarily.

〈発明が解決しようとする問題点〉 しかしながら、上記の駆動方法においては発光を望まな
い素子に対しては0MO8のpチャンネル、nチャンネ
ルの両者共にオフとしている。このためそれぞれのチャ
ンネルにυノ御回路が必要となり駆動回路の素子数が多
くなってしまうという問題点があった。
<Problems to be Solved by the Invention> However, in the above driving method, both the p-channel and n-channel of 0MO8 are turned off for elements that are not desired to emit light. For this reason, a υ control circuit is required for each channel, resulting in a problem that the number of elements in the drive circuit increases.

本発明は上記従来技術の問題点に鑑みて成されたもので
、発光を望まないEL素子の一方の側の0MO8をオフ
にすることなく、EL素子の両端に同電圧、同位相のパ
ルスを印加することにより駆動回路およびロジック部へ
の負担を軽減させ。
The present invention has been made in view of the above-mentioned problems of the prior art, and it applies pulses of the same voltage and the same phase to both ends of the EL element without turning off the 0MO8 on one side of the EL element where light emission is not desired. By applying this voltage, the load on the drive circuit and logic section is reduced.

さらにSWやフォトカプラの部品を削除することにより
コストの低減をはかったEL発光素子の駆動方法を実現
することを目的とする。
Furthermore, it is an object of the present invention to realize a method of driving an EL light emitting element that reduces costs by eliminating SW and photocoupler components.

く問題点を解決するための手段〉 上記問題点を解決するための本発明の構成は。Means to solve problems〉 The structure of the present invention for solving the above problems is as follows.

基板、?i明電極層、2?i以上の複数層からなる発光
層および背面電極で構成される発光素子において、前記
発光層と絶縁層が交互に積層されており。
substrate,? i Bright electrode layer, 2? In a light-emitting element composed of a light-emitting layer and a back electrode consisting of i or more layers, the light-emitting layer and the insulating layer are alternately stacked.

前記各発光層のうち発光を望まない層に同電圧。The same voltage is applied to the layer that is not desired to emit light among the light emitting layers.

同位相のパルス電圧を印加するように構成したことを特
徴とするものである。
The device is characterized in that it is configured to apply pulse voltages of the same phase.

〈実施例〉 第1図は第5図に示ず構成の積層発光EL素子を用いて
従来の問題点を解決した本発明の一実施例を示ずもので
、この例では第7図の従来例に示すAの0MO8のnチ
ャンネルのスイッチング索子SW2 、Fe2 、R+
 、R2およびCの0MO8のnチャンネルのスイッチ
ング素子S W4. FCa 、R+ 、R2を削除し
、A、Cの0MO8のp、nチャンネルのゲート端子を
共通接続し、その共通接続点にSW+ 、R+ 、R2
、FC+およびSW、3 、R+ 、R2、Fe2をそ
れぞれ接続している。
<Example> Figure 1 does not show an example of the present invention in which the conventional problems were solved using a stacked light emitting EL element having a configuration not shown in Figure 5. A's 0MO8 n-channel switching cable SW2, Fe2, R+ shown in the example
, R2 and C 0MO8 n-channel switching element SW4. Delete FCa, R+, R2, connect the p and n channel gate terminals of 0MO8 of A and C in common, and connect SW+, R+, R2 to the common connection point.
, FC+ and SW, 3, R+, R2, and Fe2 are connected, respectively.

上記構成において、各スイッチは第2図に示ず様にスイ
ッチングする。すなわち演算結果に塁づいた信号により
、あるクロックのタイミングでEL+  (緑)を発光
させたい場合にはSWlをオンとし、SW3およびS 
W 5をそれぞれオフとする。
In the above configuration, each switch performs switching as shown in FIG. In other words, if you want to make EL+ (green) emit light at a certain clock timing using a signal based on the calculation result, turn on SWl, and turn on SW3 and S.
Turn off each W5.

この状態においてAの0MO8のpチャンネルはオン、
nチャンネルはオフとなり、BおよびCの0MO8のp
チャンネルはオフ、nチャンネルはオンとなる。その結
果電源■2の電圧がAの0MO8のpチャンネルを介し
てEL+  (緑)に印加され発光するが、この状態で
はEL2(赤)の両端は同電位となるので発光しない。
In this state, the p channel of A's 0MO8 is on,
n channel is off and p of B and C 0MO8
Channel is off and n channel is on. As a result, the voltage of the power supply (2) is applied to EL+ (green) through the p-channel of A's 0MO8, and light is emitted, but in this state, both ends of EL2 (red) are at the same potential, so no light is emitted.

次のクロックにおいてS W +をオフとし、SW3お
よびS W 5をそれぞれオンとする。この状態におい
てAの0MO8のpチャンネルはオフ、nチャンネルは
オンとなり、B、f5よびCの0MO8のpチャンネル
はオン、nチャンネルはオフとなる。その結果、電源v
2の電圧がBの0MO8のnチャンネルを介してEL+
に印加され発光するが、この状態においてもEL2(赤
)の両端は同電位となるので発光しない。
At the next clock, SW+ is turned off, and SW3 and SW5 are each turned on. In this state, the p channel of the 0MO8 of A is turned off and the n channel is turned on, and the p channel of the 0MO8 of B, f5 and C is turned on and the n channel is turned off. As a result, the power supply v
The voltage of 2 is EL+ through the n channel of B's 0MO8.
However, even in this state, both ends of EL2 (red) are at the same potential, so no light is emitted.

上記の様に本発明ではスイッチSW+、SWコ。As mentioned above, in the present invention, the switches SW+ and SW.

SWsの3個のスイッチのみを用い9発光を望まないE
L素子に同電圧、同位相のパルスを与えることにより発
光を阻止することが出来る。従って部品点数を削減する
ことが出来、制御スイッチ数が減少することによりロジ
ック(演算)部の負担も減少する。
E using only 3 switches of SWs and not wanting 9 light emission
Light emission can be prevented by applying pulses of the same voltage and phase to the L elements. Therefore, the number of parts can be reduced, and the load on the logic (calculation) section is also reduced by reducing the number of control switches.

第3図、第4図は他の実施例を示ずものでEL素子を3
層にした電気回路と各スイッチの動作状態を示している
。この様にEl素子の種類を3色とし、各素子の発光時
間を時分割で制御することにより混色の色M、M’J4
を制御ことが出来る。
Figures 3 and 4 do not show other embodiments, and three EL elements are used.
It shows the layered electrical circuit and the operating status of each switch. In this way, by using three types of El elements and controlling the emission time of each element in a time-sharing manner, the mixed colors M, M'J4
can be controlled.

なお、EL素子は発光層に電圧を交流的に印加出来る構
造であれば良く、また1発光層の成性(薄膜2分散膜等
)、積層順序等いずれにおいても可能である。また、駆
動回路は図示した回路に限ることなく、EL発光素子、
高耐圧スイツチ部。
It should be noted that the EL element may have any structure as long as it is capable of applying an alternating voltage to the light emitting layer, and any structure of one light emitting layer (thin film, two dispersed films, etc.), lamination order, etc. may be used. Further, the drive circuit is not limited to the circuit shown in the figure, but may include an EL light emitting element,
High pressure switch part.

高電圧電源部、スイッチング制御部で構成されていれば
動作可能である。また1表示方式は固定パターン用でも
マトリックス表示用でもよい、さらに駆動方法としては
、交流電源をスイッチングしてもよくマトリックスパネ
ルで用いられるリフレッシュパルス駆動法で−もよい。
It is possible to operate if it consists of a high voltage power supply section and a switching control section. Further, the single display method may be for a fixed pattern display or for a matrix display, and the driving method may be switching an AC power supply or a refresh pulse drive method used in matrix panels.

〈発明の効果〉 以上、実施例とともに具体的に説明したように本発明に
よれば1発光を望まないEL素子の両端に同電圧、同電
位のパルスを印加するようにしたので、スイッチの数が
減少し、駆動回路およびロジック部への負担を軽減させ
、コストの低減をはかったEL発光素子の駆動方法を実
現することが出来る。
<Effects of the Invention> As specifically explained above in conjunction with the embodiments, according to the present invention, a pulse of the same voltage and potential is applied to both ends of an EL element that does not want to emit light, so that the number of switches is reduced. It is possible to realize a method for driving an EL light emitting element that reduces the amount of noise, reduces the burden on the drive circuit and logic section, and reduces costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は2つのEL素子を駆動する本発明の一実施例を
示す電気回路図、第2図は2つのEL素子を駆動する為
のスイッチの状態を示す図、第3図、第4図は3つのE
L素子を駆動する本発明の他の実施例を示す、電気回路
図およびスイッチの状態を示す図、第5図はEL素子を
積層した多色発光体の一例を示す断面構成図、第6図は
従来のEL素子の駆動回路の模式図、第7図は第6図の
具体的電気ロ路図、第8図は第7図の2つのEL索子を
駆動する為のスイッチの状態を示す図である。 1・・・基板、2・・・透明電極、3.5.7.9・・
・絶縁層、4・・・下部発光層、6・・・申開透明電極
、8・・・上部発光層、10・・・背面電極、A−D・
・・高耐圧CMO8,SW嘗〜SW5・・・スイッチ、
FC+〜FC4・・・フォトカプラ。 第1図 尾2図 第5図 第6図
Fig. 1 is an electric circuit diagram showing an embodiment of the present invention for driving two EL elements, Fig. 2 is a diagram showing the states of switches for driving two EL elements, Figs. 3 and 4. are the three E's
FIG. 5 is a cross-sectional configuration diagram showing an example of a multicolor light emitting body in which EL elements are laminated; FIG. 7 is a schematic diagram of a conventional EL element drive circuit, FIG. 7 is a specific electrical path diagram of FIG. 6, and FIG. 8 is a state of the switch for driving the two EL elements of FIG. 7. It is a diagram. 1... Substrate, 2... Transparent electrode, 3.5.7.9...
- Insulating layer, 4... Lower light emitting layer, 6... Open transparent electrode, 8... Upper light emitting layer, 10... Back electrode, A-D.
・・High voltage CMO8, SW 嘗~SW5...Switch,
FC+~FC4...Photo coupler. Figure 1 Tail Figure 2 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims]  基板,透明電極層,2層以上の複数層からなる発光層
および背面電極で構成される発光素子において,前記発
光層と絶縁層が交互に積層されており,前記各発光層の
うち発光を望まない層を挟む電極双方に同電圧,同位相
のパルス電圧を印加するように構成したことを特徴とす
るEL発光素子の駆動方法。
In a light-emitting element composed of a substrate, a transparent electrode layer, a light-emitting layer consisting of two or more layers, and a back electrode, the light-emitting layer and the insulating layer are alternately laminated, and one of the light-emitting layers desired to emit light is 1. A method for driving an EL light emitting device, characterized in that pulse voltages of the same voltage and phase are applied to both electrodes sandwiching a layer between them.
JP62266892A 1987-10-22 1987-10-22 Driving method for el luminous element Pending JPH01109693A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62266892A JPH01109693A (en) 1987-10-22 1987-10-22 Driving method for el luminous element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62266892A JPH01109693A (en) 1987-10-22 1987-10-22 Driving method for el luminous element

Publications (1)

Publication Number Publication Date
JPH01109693A true JPH01109693A (en) 1989-04-26

Family

ID=17437102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62266892A Pending JPH01109693A (en) 1987-10-22 1987-10-22 Driving method for el luminous element

Country Status (1)

Country Link
JP (1) JPH01109693A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234676A (en) * 1991-12-24 1993-09-10 Nippondenso Co Ltd El display device
JP2000238325A (en) * 1999-02-23 2000-09-05 Futaba Corp Organic el print head
JP2011044372A (en) * 2009-08-24 2011-03-03 National Institute Of Advanced Industrial Science & Technology Sb-ADDED SnO2 HEAT RESISTANT TRANSPARENT ELECTRODE THIN FILM, INORGANIC ELECTROLUMINESCENT ELEMENT USING IT

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142689A (en) * 1984-12-15 1986-06-30 日立マクセル株式会社 Luminescence apparatus and driving thereof
JPS61213894A (en) * 1985-03-20 1986-09-22 スタンレー電気株式会社 El element driver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142689A (en) * 1984-12-15 1986-06-30 日立マクセル株式会社 Luminescence apparatus and driving thereof
JPS61213894A (en) * 1985-03-20 1986-09-22 スタンレー電気株式会社 El element driver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234676A (en) * 1991-12-24 1993-09-10 Nippondenso Co Ltd El display device
JP2000238325A (en) * 1999-02-23 2000-09-05 Futaba Corp Organic el print head
JP2011044372A (en) * 2009-08-24 2011-03-03 National Institute Of Advanced Industrial Science & Technology Sb-ADDED SnO2 HEAT RESISTANT TRANSPARENT ELECTRODE THIN FILM, INORGANIC ELECTROLUMINESCENT ELEMENT USING IT

Similar Documents

Publication Publication Date Title
TWI483417B (en) Single driver for multiple light emitting diodes
CN101026914B (en) Light emitting apparatus and control method thereof
US20100328367A1 (en) Pixel driving circuit for a display device and a driving method thereof
US20070171180A1 (en) Light source driving circuit, lighting apparatus, display apparatus, field sequential color liquid crystal display apparatus, and information appliance
CN111326105A (en) LED display device capable of reducing wiring and driving mode thereof
JPH01109693A (en) Driving method for el luminous element
US11399419B2 (en) Electrical load set circuit, light strip and control apparatus therefor
WO2011030527A1 (en) Organic electroluminescent apparatus
JPH01225092A (en) Driving of el luminous element
KR100745414B1 (en) Driving circuit for organic electroluminescent devices
JPH01227393A (en) Driving method for el luminous element
JPH01227394A (en) Driving method for el luminous element
JP2897695B2 (en) EL device driving device
JPH0954566A (en) El display device
JP2693238B2 (en) Driving method of display device
US20240127747A1 (en) Compensation circuit and driving circuit of light-emitting elements, and led display device
JPS63289792A (en) El display device
US10810933B1 (en) Control circuit for driving pixel circuit
JP2000331781A (en) Organic electroluminescent display device
KR20030012366A (en) Dual voltage power source device for multi color led drive
JPS63104095A (en) Light emitting diode display device
JPS5942591A (en) Light emitting diode driving circuit
JPS63266483A (en) 7-segment led
JPH04218292A (en) Color display electroluminescence light emission element and drive thereof
JPH03129698A (en) Method for driving matrix display device