JPH01105614A - Signal converter - Google Patents

Signal converter

Info

Publication number
JPH01105614A
JPH01105614A JP26309987A JP26309987A JPH01105614A JP H01105614 A JPH01105614 A JP H01105614A JP 26309987 A JP26309987 A JP 26309987A JP 26309987 A JP26309987 A JP 26309987A JP H01105614 A JPH01105614 A JP H01105614A
Authority
JP
Japan
Prior art keywords
voltage
time width
converter
conversion circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26309987A
Other languages
Japanese (ja)
Inventor
Yoshio Oguma
小熊 良雄
Takashi Ezure
隆 江連
Hiroshi Onoda
洋 小野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP26309987A priority Critical patent/JPH01105614A/en
Publication of JPH01105614A publication Critical patent/JPH01105614A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To combine both the functions of an A-D converter and time width- analog voltage converter precisely and accompanied with little rise of cost, and at the same time, to obtain a signal converter with a perfectly isolated built-in A-D converting function by using a constitution element in common in a device using the A-D converter and the time width-analog voltage converter. CONSTITUTION:A first analog-digital converter to convert the analog voltage Ex to be converted, into a digital signal is constituted of a voltage-time width conversion circuit VT, a gate control circuit GC, a gate G, a counter COU and a micro-processor muP. Besides, a second analog-digital converter to convert the analog voltage EX' to be converted, into the potentially isolated digital signal, is constituted of the voltage-time width conversion circuit VT; a photoisolator PI, the gate control circuit GC, the counter COU and the microprocessor muP. First and second analog-digital converters are automatically switched by a selector switch SW controlled by the micro-processor muP.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ・ディジタル変換器と時間幅−アナ
ログ電圧変換器を共通の構成要素を用いて構成した信号
変換器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a signal converter in which an analog-to-digital converter and a time width-to-analog voltage converter are constructed using common components.

〔従来の技術〕[Conventional technology]

アナログ・ディジタル変換器(以下、単にA−D変換器
という)として積分器で構成される電圧−時間幅変換回
路を用い、得られた時間幅信号なディジタル的に計数す
るようにしたものが知られている。一方、時間幅−アナ
ログ電圧変換器として同様に積分器を用いた電圧−時間
幅変換回路を利用し、その時間幅信号よりアナログ電圧
を得るようにした回路も知られている。信号変換器(電
圧発生器)として1台の装置にA−D変換器と時間幅−
アナログ電圧変換器を内蔵したものがあるが、上記のよ
うに再変換器は共通した部品が多い。
A well-known analog-to-digital converter (hereinafter simply referred to as an A-D converter) uses a voltage-to-time width conversion circuit composed of an integrator and digitally counts the obtained time width signal. It is being On the other hand, a circuit is also known in which a voltage-to-time width conversion circuit similarly using an integrator is used as a time-to-analog voltage converter, and an analog voltage is obtained from the time width signal. A-D converter and time width in one device as a signal converter (voltage generator)
There are some that have a built-in analog voltage converter, but as mentioned above, the re-converter has many common parts.

又、このような信号変換器において、A−D変換器を構
成する電圧−時間幅変換回路とディジタル変換部とが絶
縁されていることが必要な場合がある。
Further, in such a signal converter, it may be necessary to insulate the voltage-time width conversion circuit and the digital conversion section that constitute the AD converter.

〔発明が解決しようとする間層点〕[The interlayer point that the invention attempts to solve]

本発明はA−D変換器と時間幅−アナログ電圧変換器を
必要とし、かつ絶縁されたA−D変換部が必要とされる
高精度の信号変換器を、構成要素を共通化し、もって全
体として極めて簡単な構成で安価に実現したものである
The present invention provides a high-precision signal converter that requires an A-D converter, a time-width-to-analog voltage converter, and an isolated A-D converter, by making the components common, thereby making the whole This has been realized with an extremely simple configuration and at low cost.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記の目的を達成するために、第1゜1!2の
電圧−時間幅変換回路、第1の電圧−時間幅変換回路に
おける積分器の出力と基準電圧とを比較する比較器1回
路全体のシーケンスを制御して補正係数を演算する前記
マイクロプロセッサを含むディジタル変換回路、状態制
御信号を絶縁して第2の電圧−時間幅変換回路における
各スイッチを駆動させる為のアイソレータ、及びIll
の電圧−時間幅変換回路における積分器の出力をサンプ
ル・ホールドするサンプル・ホールド回路とで構成した
ものである。以下、実施例について詳細に説明する。
In order to achieve the above object, the present invention includes a first voltage-time width conversion circuit, a comparator 1 that compares the output of an integrator in the first voltage-time width conversion circuit with a reference voltage. A digital conversion circuit including the microprocessor that controls the sequence of the entire circuit and calculates a correction coefficient, an isolator for insulating the state control signal and driving each switch in the second voltage-time width conversion circuit, and Ill.
This circuit consists of a sample and hold circuit that samples and holds the output of the integrator in the voltage-time width conversion circuit. Examples will be described in detail below.

〔実施例〕〔Example〕

第1図は本発明に係る信号変換器の一実施例のブロック
図である0図において、VTは電圧−時間幅変換回路で
ある。この変換回路において、EXは被変換のアナログ
電圧、81〜S3はスイッチ、±Esは正、負の基準電
圧源、INGはアンプAと、入力抵抗R及び帰還抵抗C
よりなる積分器である。電圧ExはスイッチS1を介し
て、又基準電圧±EsはスイッチS2.S3を介して夫
々積分器INGに加えられる。S4はコンデンサCのリ
セット用スイッチ、CPIは零ボルトを参照電圧とし積
分器INGの出力を比較する比較器、SDはスイッチ駆
動ロジックである。AS、BSはスイッチ81〜S3の
状態を制御する制御信号で、この信号は後述するマイク
ロプロセッサから与えられる。VT’ は電圧−時間幅
変換回路VTと同一構成の電圧−時間幅変換回路で、V
Tと同一部分は同一符号に「゛」を付してその説明は省
略する。PIはフォトアイソレータで、変換回路VT’
 においてはスイッチ81〜S3の状態制御信号As、
BSはこのアイツレ゛−夕を介してスイッチ駆動ロジッ
クSDL’ に与えられる。
FIG. 1 is a block diagram of an embodiment of a signal converter according to the present invention. In FIG. 0, VT is a voltage-time width conversion circuit. In this conversion circuit, EX is the analog voltage to be converted, 81 to S3 are switches, ±Es are positive and negative reference voltage sources, ING is amplifier A, input resistor R, and feedback resistor C.
It is an integrator consisting of The voltage Ex is passed through the switch S1, and the reference voltage ±Es is passed through the switch S2. are respectively applied to the integrator ING via S3. S4 is a switch for resetting the capacitor C, CPI is a comparator that uses zero volts as a reference voltage and compares the output of the integrator ING, and SD is a switch drive logic. AS and BS are control signals that control the states of the switches 81 to S3, and these signals are given from a microprocessor that will be described later. VT' is a voltage-time width conversion circuit having the same configuration as the voltage-time width conversion circuit VT;
The same parts as T are given the same reference numerals with a ``゛'' and their explanation will be omitted. PI is a photo isolator, and conversion circuit VT'
In the case, the state control signals As of the switches 81 to S3,
BS is applied to the switch drive logic SDL' via this array.

SWは電圧−時間幅変換回路VT、VT’の比較器CP
I、CPI’の出力を切換える切換スイッチで、CPI
の出力は直接に、CPI’の出力はアイソレータPIを
介して切換スイッチSWに与えられる。CF2は比較器
で、+Esを参照電圧として電圧−時間幅変換回路VT
における積分器INGの出力を比較する。Gはゲート、
CLはクロックパルス、GCは比較!1cP2の出力と
、比較器CPI又はCP1’の出力を受け、ゲートGを
通過するクロックパルスCL&If御するゲート制御回
路である。COUはゲートGを通過したクロックパルス
CLをカウントするカウンタ、μPは回路全体のシーケ
ンスを司どると共にカウンタCOUの出力を受けて補正
係数を演算し、ゲート制御回路GC及びカウンタCOU
にその補正係数を与えるマイクロプロセッサである。電
圧−時間幅変換回路VTとゲート制御回路GC,ゲート
G、カウンタCOU及びマイクロプロセッサμPにより
被変換のアナログ電圧Exをディジタル信号に変換する
第1のアナログ・ディジタル変換器が構成される。又、
電圧−時間幅変換回路VT’とアイソレータPI、ゲー
ト制御回路GC,ゲートG、カウンタCOU及びマイク
ロプロセッサμPにより被変換のアナログ電圧Ex’ 
を電位的に切離されたディジタル信号に変換する第2の
アナログ・ディジタル変換器が構成される。第1.第2
のアナログ・ディジタル変換器の切換はマイクロプロセ
ッサμPによって制御される切換スイッチSWによって
自動的に行なわれる。
SW is the comparator CP of the voltage-time width conversion circuit VT, VT'
A selector switch that changes the output of CPI and CPI'.
The output of CPI' is directly applied to the changeover switch SW, and the output of CPI' is applied to the changeover switch SW via the isolator PI. CF2 is a comparator, which uses +Es as a reference voltage to convert voltage to time width conversion circuit VT.
Compare the outputs of the integrator ING at . G is gate,
CL is a clock pulse, GC is a comparison! This is a gate control circuit that receives the output of 1cP2 and the output of comparator CPI or CP1' and controls clock pulses CL&If passing through gate G. COU is a counter that counts the clock pulses CL that have passed through the gate G. μP controls the sequence of the entire circuit and calculates a correction coefficient based on the output of the counter COU.
A microprocessor that provides correction coefficients to The voltage-time width conversion circuit VT, the gate control circuit GC, the gate G, the counter COU, and the microprocessor μP constitute a first analog-to-digital converter that converts the analog voltage Ex to be converted into a digital signal. or,
Analog voltage Ex' to be converted by voltage-time width conversion circuit VT', isolator PI, gate control circuit GC, gate G, counter COU, and microprocessor μP
A second analog-to-digital converter is configured to convert the signal into a potential-isolated digital signal. 1st. Second
The switching of the analog-to-digital converter is automatically performed by a changeover switch SW controlled by the microprocessor μP.

SHはサンプル用のスイッチS5とホールド用のコンデ
ンサC8及びバッファ・アンプBAよりなるサンプル・
ホールド回路で、その入力端は電圧−時間幅変換回路V
Tを構成する積分器INGの出力端に接続されている。
SH is a sample switch consisting of a sample switch S5, a hold capacitor C8, and a buffer amplifier BA.
A hold circuit whose input terminal is a voltage-time width conversion circuit V
It is connected to the output terminal of the integrator ING that constitutes T.

サンプル・ホールド回路SHの出力端は出力電圧Eoを
取出す端子○UTに接続されている。このような構成に
係る信号変換器において、先ずアナログ・ディジタル変
換器の動作について第2図を用いて説明すると次の如く
なる。
The output end of the sample-and-hold circuit SH is connected to a terminal UT from which the output voltage Eo is taken out. In the signal converter having such a configuration, the operation of the analog-to-digital converter will first be explained with reference to FIG. 2 as follows.

切換スイッチSWが端子aに接続されることにより電圧
−時間幅変換回路VTがゲート制御回路GCに接続され
る。この場合、ゲート制御回路GCにより比較器CP2
の出力は禁止され、比較器CPIのみが働くようになっ
ている。状態III御信号AS、BSはマイクロプロセ
ッサμPより発生され、スイッチ駆動ロジックSDに与
えられる。
By connecting the changeover switch SW to the terminal a, the voltage-time width conversion circuit VT is connected to the gate control circuit GC. In this case, the comparator CP2 is controlled by the gate control circuit GC.
The output of is prohibited, and only comparator CPI functions. State III control signals AS, BS are generated by the microprocessor μP and applied to the switch drive logic SD.

これにより、スイッチ81〜S3が駆動される。As a result, the switches 81 to S3 are driven.

ここで、第2図において時刻t1で例えば電圧−時間幅
変換回路VTにおけるスイッチS1がオンになることに
より、被変換のアナログ電圧Exは積分器INGに加え
られ、積分器出力は増加する。
Here, at time t1 in FIG. 2, for example, the switch S1 in the voltage-time width conversion circuit VT is turned on, so that the analog voltage Ex to be converted is applied to the integrator ING, and the integrator output increases.

スイッチS1は一定時間T1の期間オンになったのち1
時刻t2においてオフとなる。これと同時にスイッチS
2がオンとなってExとは逆の極性の基準電圧子Esが
積分器INGに加えられて積分され始めると共にゲート
Il′s回路GCの出力によりゲートGが開となり、ク
ロックパルスCLがこのゲートを通ってカウンタCOU
に加えられて計数される。積分器INGの出力は減少し
、その値が零レベルをよぎると比較器CPIはこれを検
出し、ゲートGを閉じる。時刻t2から積分器工NGの
出力が零レベルをよぎる時間t3までの期間T2は周知
の如く被変換のアナログ電圧Exの値に対応するもので
、このT2期間ゲートGを通過するクロックパルスCL
を計数したカウンタC○Uの計数値は被変換のアナログ
電圧Exに対応したものとなる。カウンタCOUの計数
値はマイクロプロセッサμPに取込まれて殊々の演算が
施されたのちこのマイクロプロセッサμPよりディジタ
ル信号として出力される。
After the switch S1 is turned on for a certain period of time T1,
It turns off at time t2. At the same time, switch S
2 is turned on, the reference voltage element Es with the opposite polarity to Ex is applied to the integrator ING and integration begins, and the gate G is opened by the output of the gate Il's circuit GC, and the clock pulse CL is applied to this gate. through the counter COU
is added to and counted. The output of the integrator ING decreases and when its value crosses the zero level, the comparator CPI detects this and closes the gate G. As is well known, the period T2 from time t2 to time t3 when the output of the integrator NG crosses the zero level corresponds to the value of the analog voltage Ex to be converted, and the clock pulse CL passing through the gate G during this T2 period
The counted value of the counter C○U corresponds to the analog voltage Ex to be converted. The counted value of the counter COU is taken into the microprocessor μP, subjected to special calculations, and then outputted from the microprocessor μP as a digital signal.

ここで、電圧−時間幅変換回路VTと、マイクロプロセ
ッサμP等により構成されるディジタル変換部とを絶縁
した状態で被変換のアナログ電圧をディジタル信号に変
換したい場合、切換スイッチSWは端子す側に接続され
る。マイクロプロセッサμPより得られるスイッチの状
態制御信号AS、BSはフォトアイソレータPIを介し
てスイッチ駆動ロジックSD’ に加えられ、かつ比較
器CPI’の出力端はフォトアイソレータPIを介して
切換スイッチSWにより選択されてゲート制御回路GC
に接続される。このような構成において、アナログ・デ
ィジタル変換動作は電圧−時間幅変換回路VTを選択し
たときと全く同じであるが、電圧−時間幅変換回路VT
’が選択された場合、被変換のアナログ電圧Ex’が入
力される電圧−時間幅変換回路VT’ とディジタル変
換部とが電位的に切離されたものとなる。
Here, if you want to convert the analog voltage to be converted into a digital signal while insulating the voltage-time width conversion circuit VT and the digital conversion section composed of a microprocessor μP, etc., set the changeover switch SW to the terminal side. Connected. The switch state control signals AS and BS obtained from the microprocessor μP are applied to the switch drive logic SD' via the photo-isolator PI, and the output terminal of the comparator CPI' is selected by the change-over switch SW via the photo-isolator PI. Gate control circuit GC
connected to. In such a configuration, the analog-to-digital conversion operation is exactly the same as when the voltage-time width conversion circuit VT is selected, but the voltage-time width conversion circuit VT
When ' is selected, the voltage-time width conversion circuit VT' to which the analog voltage Ex' to be converted is input is electrically separated from the digital conversion section.

次に、時間幅−アナログ電圧変換器の動作にっにいて説
明する。この場合、切換スイッチSWは端子a側に接続
されると共に、比較器CP2の禁止が解かれ、CPlと
共に動作する。シーケンスとしては第2図に示す如く、
アナログ・ディジタル変換動作■と時間幅−電圧変換動
作■がくり辺して行なわれる。なお、■の動作中、電圧
−時間幅変換回路VT’はVTと同じ動作をするが特に
問題にならない。スイッチS3を時刻t4でオンにする
と基準電圧(−)Esが積分器INGに加えられ、その
積分器出力は実線の如く零レベルより(+)Esまで増
加する。零レベルは比較器CP1によって検出され、(
+)Esは比較器CP2によって検出される。CPI、
CF2の出力はゲート制御回路GCに加えられ、この期
間ゲートG!l1laにし、クロックパルスCLをカウ
ンタCOUで計数する。カウンタCOUの計数値はマイ
クロプロセッサμPに取込まれる。マイクロプロセッサ
μPは積分器INGの出力が(+)Esに達してから所
定時間経過後にスイッチS4をオンにして積分器ING
をリセットさせたのちそのスイッチをオフにし、再度基
準電圧(−)Esを積分器INGで積分する。
Next, the operation of the time width to analog voltage converter will be explained. In this case, the changeover switch SW is connected to the terminal a side, and the inhibition of the comparator CP2 is released, so that it operates together with CPl. The sequence is as shown in Figure 2.
Analog-to-digital conversion operation (2) and time width-voltage conversion operation (2) are performed in combination. Note that during the operation (2), the voltage-time width conversion circuit VT' operates in the same manner as VT, but this does not pose any particular problem. When the switch S3 is turned on at time t4, the reference voltage (-) Es is applied to the integrator ING, and the integrator output increases from the zero level to (+) Es as shown by the solid line. The zero level is detected by comparator CP1 and (
+)Es is detected by comparator CP2. C.P.I.
The output of CF2 is applied to the gate control circuit GC, and during this period the gate G! l1la, and the clock pulse CL is counted by the counter COU. The count value of counter COU is taken into microprocessor μP. The microprocessor μP turns on the switch S4 after a predetermined time has elapsed since the output of the integrator ING reaches (+)Es, and turns on the integrator ING.
After resetting, the switch is turned off, and the reference voltage (-) Es is integrated again by the integrator ING.

ここで、カウンタCOUのプリセット端子を用いて時間
Toをプリセットしておく。積分器INGはリセット後
再度基準電圧(−)Estc積分するが、その積分時間
がToに達したときスイッチS3をオフにすると共に、
マイクロプロセッサμPはサンプル・ホールド回路SH
のスイッチS5をオンにして積分器INGの出力をサン
プリングし、その値をコンデンサC8でホールドする。
Here, the time To is preset using the preset terminal of the counter COU. The integrator ING integrates the reference voltage (-) Estc again after being reset, but when the integration time reaches To, the switch S3 is turned off and
The microprocessor μP has a sample and hold circuit SH
Switch S5 is turned on to sample the output of integrator ING, and the value is held by capacitor C8.

このホールドした電圧はバッファ・アンプBAを介して
時間幅に対応したアナログ電圧Eoとして取り出される
This held voltage is taken out via the buffer amplifier BA as an analog voltage Eo corresponding to the time width.

この場合、積分器INGの積分時定数C−Rはその値が
変動する可能性があり、その変動は直ちに出力電圧Eo
の誤差となって表われる。第1図の電圧発生器において
はこの変動分を補正することにより、出力電圧Eoは積
分時定数CHの変化に影響されないものとなるが、これ
を説明すると次の如くなる。即ち、積分器INGは第2
図の0部分において実線のように積分出力が零より(+
)Esに達するまで基準電圧(−)E!gを積分するが
、そ°の積分時間Tsは下式で求められる。
In this case, the value of the integration time constant C-R of the integrator ING may fluctuate, and the fluctuation immediately causes the output voltage Eo
This appears as an error. In the voltage generator of FIG. 1, by correcting this variation, the output voltage Eo becomes unaffected by changes in the integration time constant CH. This will be explained as follows. That is, the integrator ING is
In the 0 part of the figure, the integral output is less than zero (+
)Es until the reference voltage (-)E! g is integrated, and the integration time Ts is determined by the following formula.

−(1/CR)f:%(−Es)dt=EsE’s (
Ts/CR)=Es 、”、     T s  = CR・・・(1)二こ
で、前記したようにカウンタCOUで時間To (=K
 (設定値)・Ts・・・μPで演算)をプリセットす
るが、そのTo時間におけるサンプル・ホールド回路S
Hの出力Eoは下式で求められる。
-(1/CR)f:%(-Es)dt=EsE's (
Ts/CR)=Es,'', Ts=CR...(1) Now, as mentioned above, the time To(=K
(setting value)・Ts...calculated by μP) is preset, but the sample/hold circuit S at that To time
The output Eo of H is obtained by the following formula.

E o = −(1/CR) /c#(−E s) d
 t= E s  (T o / CR)      
   ・= (2)(1)式より(2)式は Eo=Es (To/Ts) =に−Es             ・・・(3)(
3)式から明らかなように、出力電圧EOは積分時定数
CHの影響を受けない、第2図の0部分における点線は
これを図で示したもので、積分時定数CRが変動し、T
sがT s ’ になり、T Oh” T o ’にな
っても出力電圧Eoは変動しないものとなる。
E o = −(1/CR) /c#(−E s) d
t= E s (T o / CR)
・= (2) From equation (1), equation (2) becomes Eo=Es (To/Ts) = −Es ・・・(3)(
3) As is clear from the equation, the output voltage EO is not affected by the integral time constant CH. The dotted line at the 0 part in Figure 2 shows this graphically, and as the integral time constant CR fluctuates, T
Even if s becomes T s ′ and T Oh”T o ′, the output voltage Eo remains unchanged.

〔本発明の効果〕[Effects of the present invention]

以上説明したように1本発明においてはA−D変換器と
時間幅−アナログ電圧変換器を用いた装置において、構
成要素を共通化することにより、高精度で、かつほとん
どコストアップ無しに両機能を併せもつことができる。
As explained above, in the present invention, in a device using an A-D converter and a time width-to-analog voltage converter, by using common components, it is possible to achieve both functions with high precision and with almost no increase in cost. It is possible to have both.

又、同時に完全に絶縁されたA−D変換機能が内蔵され
た信号変換器を得ることができる。
Moreover, at the same time, it is possible to obtain a signal converter with a built-in completely isolated A-D conversion function.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る信号変換器の一実施例の接続図、
第2図は第1図の動作を説明する為の図である。 VT、VT’・・・電圧−時間幅変換回路、ING。 ING’・・・積分器、CPI、CPI’、CF2・・
・  。 比較器、SW・・・切換スイッチ、GC・・・ゲート制
御回路、G・・・ゲート、COU・・・カウンタ、μP
・・・マイクロプロセッサ、SH・・・サンプル・ホー
ルド回路。 第2図
FIG. 1 is a connection diagram of an embodiment of a signal converter according to the present invention,
FIG. 2 is a diagram for explaining the operation of FIG. 1. VT, VT'...voltage-time width conversion circuit, ING. ING'...Integrator, CPI, CPI', CF2...
・ . Comparator, SW...changeover switch, GC...gate control circuit, G...gate, COU...counter, μP
...Microprocessor, SH...Sample and hold circuit. Figure 2

Claims (1)

【特許請求の範囲】[Claims] 夫々被変換のアナログ電圧又は正、負の基準電圧をマイ
クロプロセッサより得られる状態制御信号によって駆動
されるスイッチで切換えていずれかを積分器により積分
したのちその積分器出力と零レベルとを比較器により比
較するようにした第1、第2の電圧−時間幅変換回路、
この両電圧−時間幅変換回路の出力を切換える切換スイ
ッチ、前記第1の電圧−時間幅変換回路における積分器
の出力と基準電圧とを比較する第2の比較器、前記一対
の電圧−時間幅変換回路における比較器と第2の比較器
の出力で制御されるゲートを通過したクロックパルスを
計数するカウンタ及びこのカウンタの出力が与えられて
回路全体のシーケンスを制御して補正係数を演算する前
記マイクロプロセッサを含むディジタル変換回路、前記
状態制御信号を絶縁して第2の電圧−時間幅変換回路に
おける各スイッチを駆動させる為のアイソレータ、及び
前記第1の電圧−時間幅変換回路における積分器の出力
をサンプル・ホールドするサンプル・ホールド回路より
なる信号変換器。
The analog voltage to be converted or the positive and negative reference voltages are respectively switched by a switch driven by a state control signal obtained from a microprocessor, and one of them is integrated by an integrator, and then the output of the integrator and the zero level are connected to a comparator. first and second voltage-time width conversion circuits, which are compared by
a changeover switch that switches the outputs of both voltage-time width conversion circuits; a second comparator that compares the output of the integrator in the first voltage-time width conversion circuit with a reference voltage; and the pair of voltage-time width conversion circuits. A comparator in the conversion circuit and a counter that counts clock pulses that have passed through a gate controlled by the output of the second comparator, and the output of this counter is given to control the sequence of the entire circuit and calculate a correction coefficient. A digital conversion circuit including a microprocessor, an isolator for insulating the state control signal and driving each switch in the second voltage-time width conversion circuit, and an integrator in the first voltage-time width conversion circuit. A signal converter consisting of a sample and hold circuit that samples and holds the output.
JP26309987A 1987-10-19 1987-10-19 Signal converter Pending JPH01105614A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26309987A JPH01105614A (en) 1987-10-19 1987-10-19 Signal converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26309987A JPH01105614A (en) 1987-10-19 1987-10-19 Signal converter

Publications (1)

Publication Number Publication Date
JPH01105614A true JPH01105614A (en) 1989-04-24

Family

ID=17384809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26309987A Pending JPH01105614A (en) 1987-10-19 1987-10-19 Signal converter

Country Status (1)

Country Link
JP (1) JPH01105614A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116752A (en) * 1977-03-23 1978-10-12 Yokogawa Hokushin Electric Corp Analogue arithmetic unit
JPS53126240A (en) * 1977-04-11 1978-11-04 Yokogawa Hokushin Electric Corp Arithmetic unit for analog signal
JPS6052115A (en) * 1983-09-01 1985-03-25 Hitachi Ltd Information signal converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53116752A (en) * 1977-03-23 1978-10-12 Yokogawa Hokushin Electric Corp Analogue arithmetic unit
JPS53126240A (en) * 1977-04-11 1978-11-04 Yokogawa Hokushin Electric Corp Arithmetic unit for analog signal
JPS6052115A (en) * 1983-09-01 1985-03-25 Hitachi Ltd Information signal converter

Similar Documents

Publication Publication Date Title
JPS62264728A (en) Analog-digital converter
CA2075127C (en) Integrated circuit sampled-and-hold phase detector with integrated current setting resistor
US5214430A (en) Ladderless true flash analog-to-digital converter with automatic calibration
US6816104B1 (en) Analog-to-digital converter utilizing a timer for increased resolution
JP2509426B2 (en) Delta-Sigma-Analog / Digital Converter
JPS6255734B2 (en)
JPH01105614A (en) Signal converter
JPS6081685A (en) Auto zero integrator
US4661803A (en) Analog/digital converter
JPS63240132A (en) Signal converter
JP2555711B2 (en) Signal converter
JPS5815981B2 (en) analog to digital converter
JPH01296824A (en) A/d converter
JP2792891B2 (en) A / D converter
JPH04200017A (en) Double integral type a/d converter
JPH06273476A (en) Voltage application current measurement circuit
SU1679585A1 (en) Digital device for stabilized converter control
SU1443142A1 (en) Sawtooth voltage shaper
JP2882205B2 (en) Analog-to-digital converter
JPH02104129A (en) Analog/digital converter
JPS59202724A (en) Analog-digital converter
JPS6258180B2 (en)
JPH0218601Y2 (en)
JPS60112101A (en) Process controller
JPH06152422A (en) A/d converter