JPH01101082A - Video signal storage device - Google Patents
Video signal storage deviceInfo
- Publication number
- JPH01101082A JPH01101082A JP62258734A JP25873487A JPH01101082A JP H01101082 A JPH01101082 A JP H01101082A JP 62258734 A JP62258734 A JP 62258734A JP 25873487 A JP25873487 A JP 25873487A JP H01101082 A JPH01101082 A JP H01101082A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal synchronizing
- supplied
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばVTRの再生信号を記憶する映像信号
記憶装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video signal storage device for storing playback signals of, for example, a VTR.
本発明は映像信号記憶装置に関し、再生された水平同期
信号とその補間信号とを切換てメモリ制御回路に供給す
ることにより、VTRの高速サーチ再生等の途中に信号
の欠落のある映像信号についても良好な記憶が行えるよ
うにしたものである。The present invention relates to a video signal storage device, and by switching between a reproduced horizontal synchronizing signal and its interpolation signal and supplying the same to a memory control circuit, the present invention can also be applied to a video signal in which a signal is missing during high-speed search playback of a VTR, etc. This allows for good memory.
例えばVTRにおいて再生された映像信号の任意の1フ
イールドをメモリに記憶し、このメモリを繰り返し読出
して静止画像を得る等の処理を行うことが実用化されて
いる。その場合に用いられる映像信号記憶装置は例えば
第3図に示すように構成されている。For example, it has been put into practical use to store any one field of a video signal reproduced by a VTR in a memory and repeatedly read out the memory to obtain a still image. The video signal storage device used in this case is configured as shown in FIG. 3, for example.
図において入力端子(31)にはヘッド系(図示せず)
からの映像信号が供給され、この信号がAD変換回路(
32)でディジタル信号にされてメモリ(33)に供給
される。また端子(31)からの信号が同期分離回路(
34)に供給されて水平同期信号が分離され、この分離
された水平同期信号がメモリ制御回路(35)に供給さ
れる。そしてこの制御回路(35)において、例えば発
振回路(36)からのクロック信号をカウントするカウ
ンタ(図示せず)が水平同期信号によってリセットされ
、このカウンタのカウント値に従って形成される制御信
号がメモIJ (33)に供給される。In the figure, the input terminal (31) has a head system (not shown).
A video signal is supplied from the , and this signal is sent to the AD conversion circuit (
32), it is converted into a digital signal and supplied to the memory (33). Also, the signal from the terminal (31) is transmitted to the synchronous separation circuit (
34), the horizontal synchronizing signal is separated, and this separated horizontal synchronizing signal is supplied to the memory control circuit (35). In this control circuit (35), a counter (not shown) that counts clock signals from the oscillation circuit (36), for example, is reset by the horizontal synchronization signal, and a control signal formed according to the count value of this counter is transmitted to the memory IJ. (33).
これによってメモリ (33)には映像信号がその水平
同期信号を基準にして記憶され、さらにこの記憶された
信号を例えば発振回路(36)からのクロック信号に従
って読出し、DA*換回路(37)を通じて出力端子(
38)に取出し、例えばこの続出を繰り返し行うことに
よって静止画像を得ることができる。As a result, the video signal is stored in the memory (33) with reference to the horizontal synchronizing signal, and the stored signal is read out according to the clock signal from the oscillation circuit (36), for example, and sent through the DA* conversion circuit (37). Output terminal (
38), and by repeating this process, for example, a still image can be obtained.
ところで例えば民生用のV ’I’ Hにおいてヘリカ
ルスキャン型の2ヘツドのアジマス角を互いに異ならせ
て、第4図に示すようにトラック間のガートバンドを無
くして高密度の記録を行うことが実施されている。その
場合にこのように記録されたテープを高速で移送させる
と共にヘッドの回転は定常と路間等にして、いわゆる高
速サーチ再生を行うことができる。By the way, for example, in the consumer V'I'H, the azimuth angles of the two heads of the helical scan type are made different from each other, and the guard band between tracks is eliminated to perform high-density recording, as shown in Figure 4. has been done. In this case, so-called high-speed search playback can be performed by transporting the tape recorded in this manner at high speed and rotating the head between steady and constant rotation.
ところがこのような高速サーチ再往を行う場合に、ヘッ
ドの走査軌跡は図中に破線で示すようになり、ここで例
えばハツチングを附して示す1本おきのトラックでは、
ヘッドと記録のアジマス角が異なるために、この部分の
再生信号は得ることができず、再生された映像信号は途
中に欠落の生じたものになワている。However, when performing such a high-speed re-search, the scanning locus of the head becomes as shown by a broken line in the figure, and here, for example, every other track is shown with hatching,
Since the azimuth angles of the head and the recording are different, it is not possible to obtain a reproduced signal for this part, and the reproduced video signal has some gaps in the middle.
そしてこのような映像信号を上述の記憶装置に供給した
場合に稈、上述の信号の欠落部では水平同期信号も得ら
れないために、この部分でメモリ制御回路(35)のカ
ウント値がリセットされず、信号の得られている部分の
みでリセットが行われ、メモリ(33)には信号の得ら
れている部分のみが連続して記憶されてしまう。When such a video signal is supplied to the above-mentioned storage device, the count value of the memory control circuit (35) is reset in this part because no horizontal synchronizing signal is obtained in the part where the above-mentioned signal is missing. First, the reset is performed only on the part where the signal is obtained, and only the part where the signal is obtained is continuously stored in the memory (33).
このためこのメモリ (33)を読出して映像信号を形
成すると、これによって表示される画像は例えば第5図
に示すように垂直方向に歪んだものとなり、また画像の
下部には信号が記憶されないためにノイズや以前に記憶
された画像の一部が残留して表示されてしまうなど、種
々の問題が生じていた。Therefore, when this memory (33) is read out to form a video signal, the displayed image will be vertically distorted, as shown in Figure 5, for example, and no signal will be stored at the bottom of the image. Various problems have arisen, such as noise and parts of previously stored images remaining in the display.
C問題点を解決するための手段〕
本発明は、映像信号(入力端子(1))中の水平同期信
号を分111(回路(41)t、、この分離された水平
同期信号をメモリ制御回路(8)に供給し、このメモリ
制御回路の制御によって上記映像信号のメモリ(3)へ
の記憶を行うようにした映像信号記憶装置において、上
記分離された水平同期信号を補間回路(AFC回路(5
))に供給し、この補間された水平同期信号と上記分離
された水平同期信号とを切換て上記メモリ制御回路へ供
給(スイッチ(6))するようにしたことを特徴とする
映像信号記憶装置である。Means for Solving Problem C] The present invention divides the horizontal synchronizing signal in the video signal (input terminal (1)) into a circuit 111 (circuit (41) t), and converts this separated horizontal synchronizing signal into a memory control circuit. (8), and stores the video signal in the memory (3) under the control of this memory control circuit. 5
)), and the interpolated horizontal synchronization signal and the separated horizontal synchronization signal are switched and supplied to the memory control circuit (switch (6)). It is.
(作用〕
これによれば、信号の欠落部では補間された水平同期信
号がメモリ制御回路に供給されるので、この間において
も所定のメモリの制御が行われ、これによって画像の歪
や不要信号の残留等のない良好な映像信号の記憶を行う
ことができる。(Operation) According to this, since the interpolated horizontal synchronization signal is supplied to the memory control circuit in the signal missing part, the predetermined memory control is performed even during this time, and this eliminates image distortion and unnecessary signals. It is possible to store a good video signal without any residue or the like.
(実施例)
第1図において、入力端子(1)にはヘッド系(図示せ
ず)からの映像信号が供給され、この信号がAD変換回
路蓼!でディジタル信号にされてメモリ(3)に供給さ
れる。(Example) In FIG. 1, an input terminal (1) is supplied with a video signal from a head system (not shown), and this signal is sent to the AD conversion circuit! The signal is converted into a digital signal and supplied to the memory (3).
また端子(1)からの信号が同期分離回路、(勾に供給
されて水平同期信号が分離されると共に、この分離回路
(4からの信号がAFC回路(5)に供給されてサーボ
(図示せず)等のための信号処理が行われる。そしてこ
のAFC回路(5)にて、映像信号の欠落部では例えば
自己発振によって水平同期信号の補間が行われている。In addition, the signal from the terminal (1) is supplied to the sync separation circuit (4) to separate the horizontal synchronization signal, and the signal from this separation circuit (4) is supplied to the AFC circuit (5) to control the servo (not shown). In this AFC circuit (5), the horizontal synchronizing signal is interpolated by, for example, self-oscillation at the missing portion of the video signal.
そこでこの補間された信号と分離回路(4)からの水平
同期信号とがスイッチ(6)に供給される。This interpolated signal and the horizontal synchronizing signal from the separation circuit (4) are then supplied to the switch (6).
さらに端子(1)からの信号がエンベロープ検波回路(
7)に供給され、この回路(7)からの例えば信号が有
るときに“lゝになる検波信号がスイッチ(6)に供給
されて、この間にスイッチ(6)が分離回路(41側に
切換られる。Furthermore, the signal from terminal (1) is sent to the envelope detection circuit (
For example, when there is a signal from this circuit (7), a detection signal that becomes "L" is supplied to the switch (6), and during this time the switch (6) switches to the separation circuit (41 side). It will be done.
このスイッチ(6)からの信号がメモリ制御回路(8)
に供給され、この制御回路(8)において例えば発振回
路(9)からのクロック信号をカウントするカウンタ(
図示せず)がスイッチ(6)からの信号によってリセッ
トされ、このカウンタのカウント値に従って形成される
制御信号がメモ1月3)に供給される。The signal from this switch (6) is sent to the memory control circuit (8).
In this control circuit (8), for example, a counter (
(not shown) is reset by a signal from the switch (6), and a control signal formed according to the count value of this counter is supplied to the memo 3).
これによってメモリ(3)には、映像信号が水平同期信
号及びその補間信号を基準にして記憶され、さらにこの
記憶された信号を例えば発振回路(9)からのクロック
信号に従って読出し、DA変換回路(10)を通じて出
力端子(11)に取出し、例えばこの続出を繰り返し行
うことによって静止画像を得ることができる。As a result, the video signal is stored in the memory (3) based on the horizontal synchronization signal and its interpolation signal, and the stored signal is read out in accordance with the clock signal from the oscillation circuit (9), for example, and the DA conversion circuit ( 10) to the output terminal (11), and by repeating this process, for example, a still image can be obtained.
こうして上述の装置によれば、信号の欠落部では補間さ
れた水平同期信号がメモリ制御回路に供給されるので、
この間においても所定のメモリの制御が行われ、これに
よって画像の歪や不要信号の残留等のない良好な映像信
号の記憶を行うことができる。In this way, according to the above-mentioned device, the interpolated horizontal synchronization signal is supplied to the memory control circuit in the signal missing portion, so that
Even during this time, predetermined memory control is performed, thereby making it possible to store a good video signal without image distortion or residual unnecessary signals.
すなわちこの装置によれば、メモリ(3)から読出され
た信号を表示した場合に、例えば第2図に示すような画
像が得られ、欠落部に対応する部分にいわゆるノイズバ
ーは現れるものの、画像の歪や不要信号の残留のない良
好な表示画像を得ることができる。That is, according to this device, when the signal read from the memory (3) is displayed, an image as shown in FIG. 2 is obtained, and although so-called noise bars appear in the portion corresponding to the missing portion, the image is A good display image without residual distortion or unnecessary signals can be obtained.
なお上述の装置において、水平同期信号の補間はA ’
F C回路以外の回路で行ってもよい。In addition, in the above-mentioned device, the interpolation of the horizontal synchronization signal is A'
A circuit other than the FC circuit may be used.
またこのような補間を行った場合に、補間された信号は
元の信号からは多少のずれを生じるおそれがある。そこ
で上述の装置においては、エンベロープを検波する等し
て映像信号の欠落を検出し、この欠落部のみ上述の補間
された信号を用いるようにしている。これによって映像
信号の存在している期間は分離された水平同期信号に従
って記憶が行われ、多少のずれが生じても問題のない欠
落部のみ補間された信号が用られるようにされて、極め
て良好な映像信号の記憶が行われるようにされる。Furthermore, when such interpolation is performed, there is a risk that the interpolated signal will deviate somewhat from the original signal. Therefore, in the above-mentioned apparatus, omissions in the video signal are detected by detecting the envelope, etc., and the above-mentioned interpolated signal is used only for these omissions. As a result, during the period when the video signal exists, storage is performed according to the separated horizontal synchronization signal, and even if there is a slight deviation, the interpolated signal is used only for the missing part, which is not a problem. The storage of video signals is performed.
この発明によれば、信号の欠落部では補間された水平同
期信号がメモリ制御回路に供給されるので、この間にお
いても所定のメモリの制御が行われ、これによって画像
の歪や不要信号の残留等のない良好な映像信号の記憶を
行うことができるようになった。According to this invention, since the interpolated horizontal synchronizing signal is supplied to the memory control circuit in the signal missing portion, predetermined memory control is performed even during this period, and this causes image distortion, residual unnecessary signals, etc. It is now possible to store good video signals without any problems.
第1図は本発明の一例の構成図、第2図はその説明のた
めの図、第3図〜第5図は従来技術の説明のための図で
ある。
(1)は入力端子、(3)はメモリ、(4)は同期分離
回路、(5)はAFC回路、(6)はスイッチ、(8)
はメモリ制御回路である。FIG. 1 is a configuration diagram of an example of the present invention, FIG. 2 is a diagram for explaining the same, and FIGS. 3 to 5 are diagrams for explaining the prior art. (1) is an input terminal, (3) is a memory, (4) is a synchronous separation circuit, (5) is an AFC circuit, (6) is a switch, (8)
is a memory control circuit.
Claims (1)
、 このメモリ制御回路の制御によって上記映像信号のメモ
リへの記憶を行うようにした映像信号記憶装置において
、 上記分離された水平同期信号を補間回路に供給し、 この補間された水平同期信号と上記分離された水平同期
信号とを切換て上記メモリ制御回路へ供給するようにし
たことを特徴とする映像信号記憶装置。[Claims] A horizontal synchronizing signal in a video signal is separated, the separated horizontal synchronizing signal is supplied to a memory control circuit, and the video signal is stored in the memory under the control of the memory control circuit. In the video signal storage device, the separated horizontal synchronizing signal is supplied to an interpolation circuit, and the interpolated horizontal synchronizing signal and the separated horizontal synchronizing signal are switched and supplied to the memory control circuit. A video signal storage device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62258734A JPH01101082A (en) | 1987-10-14 | 1987-10-14 | Video signal storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62258734A JPH01101082A (en) | 1987-10-14 | 1987-10-14 | Video signal storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01101082A true JPH01101082A (en) | 1989-04-19 |
Family
ID=17324347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62258734A Pending JPH01101082A (en) | 1987-10-14 | 1987-10-14 | Video signal storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01101082A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4995455A (en) * | 1989-07-03 | 1991-02-26 | Tranter, Inc. | Plate heat exchanger with glueless gaskets |
AU696123B2 (en) * | 1995-03-29 | 1998-09-03 | Hisaka Works Limited | Plate type heat exchanger |
-
1987
- 1987-10-14 JP JP62258734A patent/JPH01101082A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4995455A (en) * | 1989-07-03 | 1991-02-26 | Tranter, Inc. | Plate heat exchanger with glueless gaskets |
AU696123B2 (en) * | 1995-03-29 | 1998-09-03 | Hisaka Works Limited | Plate type heat exchanger |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4843485A (en) | Multiple format digital video tape record and replay system | |
JPS6358690A (en) | Reproducing device for picture signal | |
US5461487A (en) | Video playback device capable of removing time base errors from video signals | |
KR100240789B1 (en) | Dropout compensation during track jumps | |
JP2531606B2 (en) | Video signal processor | |
JPH01101082A (en) | Video signal storage device | |
US5155600A (en) | Video disk playback apparatus | |
KR100240792B1 (en) | Video signal reproducing apparatus | |
US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
JP2639976B2 (en) | Magnetic recording / reproducing device | |
JPH0482391A (en) | Video signal reproducing device | |
JPH0232834B2 (en) | ||
JP2692128B2 (en) | Image processing circuit | |
JP3241361B2 (en) | Video camera with VTR | |
JP2789594B2 (en) | Digital recording and playback device | |
JPS6339284A (en) | Magnetic recording and reproducing device | |
JP3112078B2 (en) | Image storage device | |
JPS5949756B2 (en) | Video signal synchronization method | |
JP2860988B2 (en) | Image storage device | |
JP2737148B2 (en) | Image storage device | |
JP3082281B2 (en) | Signal processing circuit of video signal playback device | |
JP2681996B2 (en) | Image processing device | |
JPH01147979A (en) | Video signal processor | |
JPS6145939A (en) | Thermography device | |
JPS63309071A (en) | High-speed video camera |